KR200158388Y1 - 비지에이형 반도체 패키지 - Google Patents

비지에이형 반도체 패키지 Download PDF

Info

Publication number
KR200158388Y1
KR200158388Y1 KR2019960044175U KR19960044175U KR200158388Y1 KR 200158388 Y1 KR200158388 Y1 KR 200158388Y1 KR 2019960044175 U KR2019960044175 U KR 2019960044175U KR 19960044175 U KR19960044175 U KR 19960044175U KR 200158388 Y1 KR200158388 Y1 KR 200158388Y1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
package
type semiconductor
semiconductor chip
Prior art date
Application number
KR2019960044175U
Other languages
English (en)
Other versions
KR19980031028U (ko
Inventor
오태헌
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019960044175U priority Critical patent/KR200158388Y1/ko
Publication of KR19980031028U publication Critical patent/KR19980031028U/ko
Application granted granted Critical
Publication of KR200158388Y1 publication Critical patent/KR200158388Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

볼 그리드 어레이(Ball Grid Array)형 반도체 패키지(Package)(이하, BGA형 반도체 패키지라 칭함)에 관한 것으로, 리플로우 공정시 고온과 긴 예열시간에 의한 BGA형 반도체 패키지의 변형과 작업효율이 저하되는 문제점을 해결하기 위하여, 반도체 칩이 상부에 부착된 기판과, 반도체 칩을 외부 환경으로 부터 보호하기 위해 반도체 칩의 노출부위를 포함한 기판 상부의 일정영역에 형성된 패키지 몸체와, 반도체 칩 하부에 있는 기판과 패키지 몸체에 의해 덮히지 않은 기판에 수직방향으로 노출되어 형성되고 리플로우 솔더링 공정에서 발생한 열을 반도체 패키지 외부로 배출하거나 솔더볼에 전달하는 다수개의 열배출구를 포함하여 구성되므로 인쇄회로기판과의 접속시 신뢰성 및 작업 효율을 향상시킬 수 있다.

Description

비지에이형 반도체 패키지
본 고안은 솔더볼(Solder Ball)을 이용하여 외부전극 리드(Lead)를 형성하는 BGA형 반도체 패키지에 관한 것으로써 특히, 열방출이 용이한 볼 그리드 어레이(이하, BGA라 약칭함)형 반도체 패키지에 관한것이다.
일반적으로, BGA형 반도체 패키지는 리플로우 솔더링(Reflow Soldering) 공정에 의해 인쇄 회로기판에 본딩(Bonding)된다. 이때, BGA형 반도체 패키지의 몸체는 몰딩(Molding) 공정에 의해 형성되는데 그 재료로 에폭시가 주로 사용된다. 이렇게 형성된 패키지 몸체는 리플로우 솔더링 공정진행시 발생하는 고온 및 긴 예열시간에 의해 휘어지기 쉽고, 갈라지거나 금이가는 크랙(Crack)현상을 유발할 확률이 높게 된다. 따라서, 이러한 BGA형 반도체 패키지는 각종 신뢰성 테스트를 수행함으로써 BGA형 반도체 패키지의 이상 유무를 확인할 수 있다.
이하, 종래의 기술에 따른 BGA형 반도체 패키지를 첨부한 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 기술에 따른 BGA형 반도체 패키지의 구조를 나타낸 도면으로 제1(a)도는 측단면도이고, 제1(b)도는 배면도이다.
제1(a)도에 나타낸 바와 같이, 종래의 기술에 따른 BGA형 반도체 패키지는 기판(17), 기판(17) 상부의 패드(15)상에 전도성 접착제에 의해 접착 고정된 반도체 칩(13), BGA형 반도체 패키지가 실장될 인쇄 회로기판(도시 생략)과 반도체 칩(13)의 전기적 연결 및 신호 교환을 위한 도전체(16), 반도체 칩(13)을 외부 환경으로부터 보호하기 위해 반도체 칩을 포함한 기판(17) 상부의 일정영역에 몰딩 공정에 의해 형성된 패키지 몸체(14), 패키지 몸체(14)로 덮히지 않은 기판(17)의 수직방향으로 형성되어 도전체(16)를 통해 전송되는 반도체 칩(13)의 신호를 인쇄 회로기판에 전달하는 통로 역할을 하는 시그널 비아 홀(Signal Via Hall)(11), 반도체 칩(13)과 도전체(16)를 연결시키는 와이어(Wire)(12), 기판(17)의 배면에 부착되어 외부 전극 리드로써 사용되는 다수개의 솔더볼(19), 반도체 칩(13) 하부의 기판(17)에 수직 방향으로 형성되어 BGA형 반도체 패키지를 인쇄 회로기판에 본딩 하기 위한 리플로우 공정시 반도체 칩(13)에 가해지는 열을 외부로 배출하는 통로 역할을 하는 다수개의 써멀 비아 홀(Thermal Via Hall)(18)로 구성된다. 이때, 패키지 몸체(14)를 형성하는 몰딩 공정 진행도중 에폭시 등 액상의 몰딩 컴파운드(Compound)가 상기 써멀 비아 홀(18) 및 시그널 비아 홀(11)에 스며들어 굳을 경우 써멀 비아 홀(18) 및 시그널 비아 홀(11)이 막혀 그 역할을 수행하지 못하는 것을 방지하기 위하여 써멀 비아 홀(18) 및 시그널 비아 홀(11)은 반도체 칩(13) 하부에 있는 기판(17)에 형성된다.
제1(b)도에 나타낸 바와 같이, BGA형 반도체 패키지의 배면은 풀 메트릭스(Full Matrix) 형태로 솔더볼(19)이 정렬되어 있다. 따라서, BGA형 반도체 패키지를 인쇄 회로기판에 본딩하기 위한 리플로우 솔더링 공정시 풀 메트릭스 형태로 정렬된 다수개의 솔더볼에 고르게 열이 전달되기 위해서는 높은 온도와 긴 예열 시간이 필요하게 된다.
또한, 몰딩 공정에 의해 형성된 패키지 몸체(14)는 그 재료의 종류에 따라 열에 의해 변형되는 정도가 다르므로 재료의 선택이 중요하고 패키지 몸체(14)의 변형은 그와 본딩되어 있는 기판(17)의 평면성에 영향을 끼치게 된다.
종래의 기술에 따른 BGA형 반도체 패키지는 첫째, 리플로우 솔더링 공정시 패키지 몸체가 차지하는 면적이 크므로 예열시간이 많이 소모되는 문제점이 있다.
둘째, 리플로우 솔더링 공정시 BGA형 반도체 패키지 전체에 가해지는 고온에 의해 기판 전면적의 90% 이상을 덮고 있는 패키지 몸체가 변형을 일으키고 이와 본딩되어 있는 기판의 평면도가 저하되는 문제점이 있다.
따라서, 본 고안은 상기한 종래의 제반 문제점을 해결하기 위하여 안출한 것으로서 패키지 몸체의 사이즈를 최소화하고 리플로우 공정시의 예열시간을 줄일 수 있도록 한 BGA형 반도체 패키지를 제공함에 그 목적이 있다.
제1(a)도 내지 제1(b)도는 종래의 기술에 따른 BGA형 반도체 패키지의 구조를 나타낸 도면이고,
제2도는 본 고안에 따른 BGA형 반도체 패키지의 구조를 나타낸 측 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 시그널 비아 홀 22 : 와이어
23 : 반도체 칩 24 : 패키지 몸체
25 : 패드 26 : 도전체
27 : 기판 28 : 써멀 비아 홀
29 : 솔더 볼
본 고안에 따른 BGA형 반도체 패키지는 반도체 칩이 상부에 부착된 기판과 반도체 칩을 외부 환경으로부터 보호하기 위해 반도체 칩의 노출부위를 포함한 기판 상부의 일정영역에 형성된 패키지 몸체와, 반도체 칩 하부에 있는 기판과 상기 패키지 몸체에 의해 덮히지 않은 기판에 수직방향으로 형성되어 리플로우 솔더링 공정에서 발생한 열을 반도체 패키지 외부로 배출하거나 솔더볼에 전달하는 다수개의 열배출구를 포함하여 구성됨을 특징으로 한다.
이하, 본 고안에 따른 BGA형 반도체 패키지를 첨부한 도면을 참조하여 설명하면 다음과 같다.
제2도는 본 고안에 따른 BGA형 반도체 패키지의 구조를 나타낸 측단면도이다.
제2도에 나타낸 바와 같이, 본 고안에 따른 BGA형 반도체 패키지는 기판(27), 기판(27) 상부의 패드(25)상에 전도성 접착제에 의해 접착 고정된 반도체 칩(23), 반도체 패키지가 실장될 인쇄 회로기판(도시 생략)과 반도체 칩(23)의 전기적 연결을 위한 도전체(26), 반도체 칩(23)을 외부 환경으로 부터 보호하기 위해 반도체 칩(23)의 노출부위를 포함한 기판(27) 상부에 기판(27) 전면적의 50% 이하로 몰딩 컴파운드를 몰딩하여 형성된 패키지 몸체(24), 패키지 몸체(24)로 덮이지 않은 기판(27)의 수직방향으로 형성되고 도전체(26)를 통해 전송되는 반도체 칩(23)의 신호를 인쇄 회로기판에 전달하는 통로 역할을 하는 시그널 비아 홀(21), 반도체 칩(23)과 도전체(26)를 연결시키는 와이어(22), 기판(27)의 배면에 부착되어 외부 전극 리드로 사용되는 다수개의 솔더볼(29), 반도체 칩(23) 하부에 있는 기판(27)과 패키지 몸체(24)로 덮히지 않은 기판(27)의 수직 방향으로 형성되고 반도체 패키지를 인쇄 회로기판에 본딩 하기위한 리플로우 공정시 발생된 열중 반도체 칩(23)에 인가되는 열을 외부로 배출하거나, 솔더볼(29)로 전달하기 위한 통로 역할을 하는 다수개의 써멀 비아 홀(28)로 구성된다. 이때, 패키지 몸체(24)가 점유한 기판(27)의 면적이 감소됨으로 인해 패키지 몸체(24)로 덮히지 않은 기판(27)에 써멀 비아 홀(28)을 추가로 형성하여 종래의 BGA형 반도체 패키지에 비해 써멀 비아 홀(28)의 수가 증가되므로 리플로우 공정시 반도체 패키지에 가해지는 열을 신속하게 솔더볼(29)로 전달할 수 있다.
본 고안에 따른 BGA형 반도체 패키지는 첫째, 패키지 몸체를 최소화하여 리플로우 공정시 패키지에 가해지는 고온에 의한 평면성 저하 등을 방지하므로 인쇄회로기판과의 접속시 신뢰성을 향상시킬 수 있는 효과가 있다.
둘째, 종래의 써멀 비아 홀 외에 열 전달을 위한 써멀 비아 홀을 추가로 구비하고 리플로우 공정시 솔더볼로 신속하게 열을 전달하여 예열시간을 혁신적으로 단축시킬 수 있으므로 작업효율을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체 칩이 상부에 부착된 소정 기판; 상기 반도체 칩을 외부 환경으로 부터 보호하기 위해 반도체 칩의 노출부위를 포함한 기판 상부의 일정영역에 형성된 패키지 몸체; 상기 기판과 상기 패키지 몸체에 의해 덮히지 않은 기판에 수직 방향으로 형성되고 리플로우 솔더링 공정에서 발생한 열을 반도체 패키지 외부로 배출하거나 상기 솔더볼에 전달하는 복수개의 열배출구를 포함하여 구성됨을 특징으로 하는 BGA형 반도체 패키지.
  2. 제1항에 있어서, 상기 패키지 몸체는 상기 기판 전면적의 50% 이하의 면적을 점유함을 특징으로 하는 BGA형 반도체 패키지.
KR2019960044175U 1996-11-30 1996-11-30 비지에이형 반도체 패키지 KR200158388Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960044175U KR200158388Y1 (ko) 1996-11-30 1996-11-30 비지에이형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960044175U KR200158388Y1 (ko) 1996-11-30 1996-11-30 비지에이형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980031028U KR19980031028U (ko) 1998-08-17
KR200158388Y1 true KR200158388Y1 (ko) 1999-10-15

Family

ID=19476376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960044175U KR200158388Y1 (ko) 1996-11-30 1996-11-30 비지에이형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200158388Y1 (ko)

Also Published As

Publication number Publication date
KR19980031028U (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US6603198B2 (en) Semiconductor structure having stacked semiconductor devices
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US5751063A (en) Multi-chip module
US6054759A (en) Semiconductor chip and package with heat dissipation
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US20090091031A1 (en) Semiconductor device
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
US5243497A (en) Chip on board assembly
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
GB2317269A (en) Chip package device mountable on a printed circuit board, and a multi-chip module
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR20040083192A (ko) 솔더 볼 패키지
KR200158388Y1 (ko) 비지에이형 반도체 패키지
US6495910B1 (en) Package structure for accommodating thicker semiconductor unit
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH1093013A (ja) 半導体装置
JP2920750B2 (ja) エリアアレイ半導体装置及びプリント基板
JP2885202B2 (ja) 半導体パッケージ用検査治具
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JP4767556B2 (ja) 半導体装置
JPH1174302A (ja) 樹脂封止型半導体装置
KR200331875Y1 (ko) 반도체볼그리드어레이패키지
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020621

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee