JP2885202B2 - 半導体パッケージ用検査治具 - Google Patents
半導体パッケージ用検査治具Info
- Publication number
- JP2885202B2 JP2885202B2 JP8272518A JP27251896A JP2885202B2 JP 2885202 B2 JP2885202 B2 JP 2885202B2 JP 8272518 A JP8272518 A JP 8272518A JP 27251896 A JP27251896 A JP 27251896A JP 2885202 B2 JP2885202 B2 JP 2885202B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- connection
- inspection
- inspection jig
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に実装さ
れた半導体パッケージの検査用治具に関する。
れた半導体パッケージの検査用治具に関する。
【０００２】
【従来の技術】従来、半導体パッケージの形態として
は、例えば、ＤＩＰ（Dual In-line Package），ＱＦＰ
（Quad Flat Package ），ＰＧＡ（Pin Grid Array）等
の様々な種類のものが存在する。ＤＩＰはチップを収容
するパッケージの対向する２方向からリード線に接続さ
れた外部接続用ピンを導出したものであり、ＱＦＰはパ
ッケージの４方向からリード線に接続された外部接続用
ピンを導出したものである。これらのパッケージでは、
多ピン化するためにはピン間ピッチを狭小化せざるを得
ないため、限られたパッケージサイズでの多ピン化には
限界がある。
は、例えば、ＤＩＰ（Dual In-line Package），ＱＦＰ
（Quad Flat Package ），ＰＧＡ（Pin Grid Array）等
の様々な種類のものが存在する。ＤＩＰはチップを収容
するパッケージの対向する２方向からリード線に接続さ
れた外部接続用ピンを導出したものであり、ＱＦＰはパ
ッケージの４方向からリード線に接続された外部接続用
ピンを導出したものである。これらのパッケージでは、
多ピン化するためにはピン間ピッチを狭小化せざるを得
ないため、限られたパッケージサイズでの多ピン化には
限界がある。
【０００３】このような問題に対して、ＰＧＡはパッケ
ージの下面から外部接続用ピンを導出するように構成さ
れるため、多ピン化しやすく、また、ピン間ピッチもそ
れ程狭小化することがないという利点があり、大規模な
ＬＳＩ（Large Scale Integrated circuit）においては
一般的なパッケージとなっている。しかし、このような
優れた利点を持つＰＧＡも、回路基板に実装する際は、
ピン挿入実装となるため、ＤＩＰやＱＦＰ等における表
面実装と比較して実装面積上の効率が悪く、高密度実装
には適さないという欠点があった。
ージの下面から外部接続用ピンを導出するように構成さ
れるため、多ピン化しやすく、また、ピン間ピッチもそ
れ程狭小化することがないという利点があり、大規模な
ＬＳＩ（Large Scale Integrated circuit）においては
一般的なパッケージとなっている。しかし、このような
優れた利点を持つＰＧＡも、回路基板に実装する際は、
ピン挿入実装となるため、ＤＩＰやＱＦＰ等における表
面実装と比較して実装面積上の効率が悪く、高密度実装
には適さないという欠点があった。
【０００４】そこで、近時においてはＰＧＡの持つ優れ
た利点を生かしつつ、その欠点を解消するために、図３
に示すようなＢＧＡ（Ball Grid Array ）半導体パッケ
ージが開発されている。図３はＢＧＡ半導体パッケージ
を示す図であり、同図（ａ）はＢＧＡ半導体パッケージ
を下面側から見た図、同図（ｂ）はＢＧＡ半導体パッケ
ージの実装状態を示す断面図である。ＢＧＡ半導体パッ
ケージ５０は、図３（ａ）に示すように、ＰＧＡにおけ
る外部接続用ピンの代わりにボール状のハンダバンプ５
１を設けたものである。プリント基板６０にＢＧＡ半導
体パッケージ５０を実装する場合には、図３（ｂ）に示
すように、ハンダバンプ５１を電気的な接続部位とし
て、例えば、リフロー加熱等によってプリント基板６０
上のパッド（図示せず）と電気的に接続する。
た利点を生かしつつ、その欠点を解消するために、図３
に示すようなＢＧＡ（Ball Grid Array ）半導体パッケ
ージが開発されている。図３はＢＧＡ半導体パッケージ
を示す図であり、同図（ａ）はＢＧＡ半導体パッケージ
を下面側から見た図、同図（ｂ）はＢＧＡ半導体パッケ
ージの実装状態を示す断面図である。ＢＧＡ半導体パッ
ケージ５０は、図３（ａ）に示すように、ＰＧＡにおけ
る外部接続用ピンの代わりにボール状のハンダバンプ５
１を設けたものである。プリント基板６０にＢＧＡ半導
体パッケージ５０を実装する場合には、図３（ｂ）に示
すように、ハンダバンプ５１を電気的な接続部位とし
て、例えば、リフロー加熱等によってプリント基板６０
上のパッド（図示せず）と電気的に接続する。
【０００５】ＢＧＡ半導体パッケージ５０は、セラミッ
クやガラスエポキシ等からなる基板５２上にダイパッド
５３およびインナーリード５４を配設し、さらに、ダイ
パッド５３上に所望のパターンが形成されたダイチップ
５５を設けるとともに、ダイチップ５５およびインナー
リード５４をボンディングワイヤ５６で接続し、これら
をエポキシ樹脂等の封入材５７でモールドすることによ
り形成されている。また、基板５２には、基板５２を貫
通するスルーホールヴィア５８が形成されており、スル
ーホールヴィア５８を介してインナーリード５４とハン
ダバンプ５１とが電気的に接続されている。
クやガラスエポキシ等からなる基板５２上にダイパッド
５３およびインナーリード５４を配設し、さらに、ダイ
パッド５３上に所望のパターンが形成されたダイチップ
５５を設けるとともに、ダイチップ５５およびインナー
リード５４をボンディングワイヤ５６で接続し、これら
をエポキシ樹脂等の封入材５７でモールドすることによ
り形成されている。また、基板５２には、基板５２を貫
通するスルーホールヴィア５８が形成されており、スル
ーホールヴィア５８を介してインナーリード５４とハン
ダバンプ５１とが電気的に接続されている。
【０００６】ところで、前述の半導体パッケージでは、
電気的特性の確認や信頼性確保のために、回路基板に実
装した状態で接続検査を行うことが要求され、このよう
な接続検査を行うためには特別な形状の検査用治具が必
要となる。特に、ＢＧＡ半導体パッケージ５０では、ハ
ンダバンプ５１の形状がボール状をしており、ハンダバ
ンプ５１の高さが不揃いとなることで接触不良が生じや
すいため、検査治具も専用のものが必要である。ＢＧＡ
半導体パッケージに用いられることを前提とした検査用
治具としては、例えば、特開平７−３０７５３７号公報
に示すような検査用治具がある。図４は従来の半導体パ
ッケージ用検査治具を示す図であり、同図（ａ）は検査
用治具を上方から見た図、同図（ｂ）は同図（ａ）にお
けるＡ−Ａ' 線断面図である。
電気的特性の確認や信頼性確保のために、回路基板に実
装した状態で接続検査を行うことが要求され、このよう
な接続検査を行うためには特別な形状の検査用治具が必
要となる。特に、ＢＧＡ半導体パッケージ５０では、ハ
ンダバンプ５１の形状がボール状をしており、ハンダバ
ンプ５１の高さが不揃いとなることで接触不良が生じや
すいため、検査治具も専用のものが必要である。ＢＧＡ
半導体パッケージに用いられることを前提とした検査用
治具としては、例えば、特開平７−３０７５３７号公報
に示すような検査用治具がある。図４は従来の半導体パ
ッケージ用検査治具を示す図であり、同図（ａ）は検査
用治具を上方から見た図、同図（ｂ）は同図（ａ）にお
けるＡ−Ａ' 線断面図である。
【０００７】図４に示すように、従来の検査用治具７０
は、金属板７１上に絶縁層７２を介して回路パターンを
形成した導電層７３を有する金属ベース基板７４からな
り、この金属ベース基板７４にプレス成形等により、導
電層７３の一端部分において半球状の凹部７５を形成し
ている。この凹部７５は、ＢＧＡ半導体パッケージ５０
におけるハンダバンプ５１の対向位置に設ける。一方、
導電部７３の他端部分は、外部との接続を行うための接
続パッド７６としている。このように、検査用治具７０
では、ＢＧＡ半導体パッケージ５０の特長でもあるハン
ダバンプ５１の形状に合わせて、このハンダバンプ５１
に接触すべき接点部分を半球状の凹部７５としたため、
ＢＧＡ半導体パッケージ５０における外部接続端子部分
（ハンダバンプ５１）に対し、確実な接触が得られるよ
うに構成されている。
は、金属板７１上に絶縁層７２を介して回路パターンを
形成した導電層７３を有する金属ベース基板７４からな
り、この金属ベース基板７４にプレス成形等により、導
電層７３の一端部分において半球状の凹部７５を形成し
ている。この凹部７５は、ＢＧＡ半導体パッケージ５０
におけるハンダバンプ５１の対向位置に設ける。一方、
導電部７３の他端部分は、外部との接続を行うための接
続パッド７６としている。このように、検査用治具７０
では、ＢＧＡ半導体パッケージ５０の特長でもあるハン
ダバンプ５１の形状に合わせて、このハンダバンプ５１
に接触すべき接点部分を半球状の凹部７５としたため、
ＢＧＡ半導体パッケージ５０における外部接続端子部分
（ハンダバンプ５１）に対し、確実な接触が得られるよ
うに構成されている。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の検査用治具７０にあっては、半導体パッケー
ジの検査を行うために、半導体パッケージの外部接続端
子部分に接触すべき凹部７５から接続パッド７６までの
導電層７３を延伸して形成する必要があったため、従来
の検査用治具７０では、半導体パッケージの外部接続端
子部分から４方向に配線パターンが引き出されることに
よって検査用治具７０の外形サイズが大きくなってしま
うという問題点があった。
うな従来の検査用治具７０にあっては、半導体パッケー
ジの検査を行うために、半導体パッケージの外部接続端
子部分に接触すべき凹部７５から接続パッド７６までの
導電層７３を延伸して形成する必要があったため、従来
の検査用治具７０では、半導体パッケージの外部接続端
子部分から４方向に配線パターンが引き出されることに
よって検査用治具７０の外形サイズが大きくなってしま
うという問題点があった。
【０００９】これは、接続検査の際、検査用治具７０上
にはＢＧＡ半導体パッケージ５０を載置して検査を行う
ため、検査用治具７０のサイズが大きくなるとＢＧＡ半
導体パッケージ５０の周囲には部品を搭載することがで
きなくなり、実装効率が悪化するという問題点も生じる
ことになる。また、ＢＧＡ半導体パッケージ５０に設け
られたハンダバンプ５１は、アレイ状に規則正しく配置
されているが、従来の検査用治具７０にあっては、各ハ
ンダバンプ５１に接触する凹部７５に対応する接続パッ
ド７６は、検査用治具７０の４方向に分散された形で配
置されるため、使い勝手が悪いという問題点もあった。
にはＢＧＡ半導体パッケージ５０を載置して検査を行う
ため、検査用治具７０のサイズが大きくなるとＢＧＡ半
導体パッケージ５０の周囲には部品を搭載することがで
きなくなり、実装効率が悪化するという問題点も生じる
ことになる。また、ＢＧＡ半導体パッケージ５０に設け
られたハンダバンプ５１は、アレイ状に規則正しく配置
されているが、従来の検査用治具７０にあっては、各ハ
ンダバンプ５１に接触する凹部７５に対応する接続パッ
ド７６は、検査用治具７０の４方向に分散された形で配
置されるため、使い勝手が悪いという問題点もあった。
【００１０】本発明の目的は、上記問題点を解決するた
め、小型で使い勝手のよい半導体パッケージ用検査治具
を提供することにある。
め、小型で使い勝手のよい半導体パッケージ用検査治具
を提供することにある。
【００１１】
【課題を解決するための手段】請求項１に記載する半導
体パッケージ用検査治具は、検査すべき半導体パッケー
ジを載置する基板と、基板上の所定領域に、半導体パッ
ケージの外部端子を接続すべく形成された接続用パッド
と、接続用パッドが形成される基板上の同一面に設けら
れ、接続用パッドと電気的に接続される検査用パッド
と、接続用パッドが形成される基板の裏面に設けられ、
接続用パッドと電気的に接続される接続用端子とを備え
るように構成している。これによって、半導体パッケー
ジの検査時には、半導体パッケージ用検査治具上に検査
すべき半導体パッケージを装着した状態で所定の回路基
板に実装可能となる。
体パッケージ用検査治具は、検査すべき半導体パッケー
ジを載置する基板と、基板上の所定領域に、半導体パッ
ケージの外部端子を接続すべく形成された接続用パッド
と、接続用パッドが形成される基板上の同一面に設けら
れ、接続用パッドと電気的に接続される検査用パッド
と、接続用パッドが形成される基板の裏面に設けられ、
接続用パッドと電気的に接続される接続用端子とを備え
るように構成している。これによって、半導体パッケー
ジの検査時には、半導体パッケージ用検査治具上に検査
すべき半導体パッケージを装着した状態で所定の回路基
板に実装可能となる。
【００１２】請求項２に記載する半導体パッケージ用検
査治具は、検査すべき半導体パッケージを載置する基板
上の一方面に、半導体パッケージの外部端子を接続する
複数の接続用パッドを形成し、接続用パッドの形成面と
同一面に、複数の接続用パッドとそれぞれ電気的に接続
する複数の検査用パッドを形成し、基板上の他方面に、
複数の接続用パッドとそれぞれ電気的に接続する複数の
接続用端子を設けるように構成している。これによっ
て、検査すべき半導体パッケージを半導体パッケージ用
検査治具に装着した状態で回路基板上に実装することが
でき、検査用パッドを介して所望の検査を行うことがで
きる。
査治具は、検査すべき半導体パッケージを載置する基板
上の一方面に、半導体パッケージの外部端子を接続する
複数の接続用パッドを形成し、接続用パッドの形成面と
同一面に、複数の接続用パッドとそれぞれ電気的に接続
する複数の検査用パッドを形成し、基板上の他方面に、
複数の接続用パッドとそれぞれ電気的に接続する複数の
接続用端子を設けるように構成している。これによっ
て、検査すべき半導体パッケージを半導体パッケージ用
検査治具に装着した状態で回路基板上に実装することが
でき、検査用パッドを介して所望の検査を行うことがで
きる。
【００１３】この場合、請求項３に記載するように、基
板上における接続用パッドの配設パターンと検査用パッ
ドの配設パターンとを同一パターンとすることが好まし
い。これによって、検査用パッドの配列は半導体パッケ
ージにおける外部端子の端子間配列そのものとなり、半
導体パッケージの外部端子に対して行う操作を検査用パ
ッドに対する操作に置き換えることができる。また、請
求項４に記載するように、接続用パッドの形成領域を矩
形状領域とした場合、接続用パッドの形成領域と検査用
パッドの形成領域とは、接続用パッドの形成領域の一辺
から延伸されたパターン配線によって接続することが好
ましく、これによって、半導体パッケージ用検査治具を
小型化することができる。
板上における接続用パッドの配設パターンと検査用パッ
ドの配設パターンとを同一パターンとすることが好まし
い。これによって、検査用パッドの配列は半導体パッケ
ージにおける外部端子の端子間配列そのものとなり、半
導体パッケージの外部端子に対して行う操作を検査用パ
ッドに対する操作に置き換えることができる。また、請
求項４に記載するように、接続用パッドの形成領域を矩
形状領域とした場合、接続用パッドの形成領域と検査用
パッドの形成領域とは、接続用パッドの形成領域の一辺
から延伸されたパターン配線によって接続することが好
ましく、これによって、半導体パッケージ用検査治具を
小型化することができる。
【００１４】
【発明の実施の形態】以下、図示した一実施例に基づい
て本発明を詳細に説明する。図１は本実施例における半
導体パッケージ用検査治具の要部構成を示す図であり、
同図（ａ）は本半導体パッケージ用検査治具を上方より
見た図、同図（ｂ）は同図（ａ）におけるＢ−Ｂ’線断
面図である。なお、以下の説明において用いられる検査
対象物となるＢＧＡ半導体パッケージには図３に示すＢ
ＧＡ半導体パッケージと同一符号を付している。
て本発明を詳細に説明する。図１は本実施例における半
導体パッケージ用検査治具の要部構成を示す図であり、
同図（ａ）は本半導体パッケージ用検査治具を上方より
見た図、同図（ｂ）は同図（ａ）におけるＢ−Ｂ’線断
面図である。なお、以下の説明において用いられる検査
対象物となるＢＧＡ半導体パッケージには図３に示すＢ
ＧＡ半導体パッケージと同一符号を付している。
【００１５】本実施例における半導体パッケージ用検査
治具１は、図１（ａ）に示すように、ガラスエポキシや
ＢＴレジン等により構成された基板２上の左側領域に、
検査すべきＢＧＡ半導体パッケージ５０のハンダバンプ
５１を接続するためにアレイ状に設けられた複数の接続
用パッド３を形成し、また、接続用パッド３の形成面と
同一面の右側領域に、各接続用パッド３と同数で、か
つ、同一パターンとなる複数の検査用パッド４を形成し
ている。そして、各接続用パッド３と各検査用パッド４
とは、パターン配線５によってそれぞれ１対１で対応付
けられて接続されている。
治具１は、図１（ａ）に示すように、ガラスエポキシや
ＢＴレジン等により構成された基板２上の左側領域に、
検査すべきＢＧＡ半導体パッケージ５０のハンダバンプ
５１を接続するためにアレイ状に設けられた複数の接続
用パッド３を形成し、また、接続用パッド３の形成面と
同一面の右側領域に、各接続用パッド３と同数で、か
つ、同一パターンとなる複数の検査用パッド４を形成し
ている。そして、各接続用パッド３と各検査用パッド４
とは、パターン配線５によってそれぞれ１対１で対応付
けられて接続されている。
【００１６】さらに、接続用パッド３の形成面の裏面側
には、図１（ｂ）に示すように、各接続用パッド３にそ
れぞれ１対１で対応する接続用端子６が設けられてお
り、接続用端子６は、各接続用パッド３とスルーホール
７を介して電気的に接続されている裏面パッド８と、裏
面パッド８毎に固着されているハンダバンプ９とから構
成されている。これによって、基板２の表面に形成され
た接続用パッド３は、基板２の同一表面上に形成された
検査用パッド４および基板２の裏面に設けられた接続用
端子６とそれぞれ電気的に接続されることになる。
には、図１（ｂ）に示すように、各接続用パッド３にそ
れぞれ１対１で対応する接続用端子６が設けられてお
り、接続用端子６は、各接続用パッド３とスルーホール
７を介して電気的に接続されている裏面パッド８と、裏
面パッド８毎に固着されているハンダバンプ９とから構
成されている。これによって、基板２の表面に形成され
た接続用パッド３は、基板２の同一表面上に形成された
検査用パッド４および基板２の裏面に設けられた接続用
端子６とそれぞれ電気的に接続されることになる。
【００１７】次に、上述の実施例における半導体パッケ
ージ用検査治具の作用を図２に基づいて説明する。図２
は、本実施例における半導体パッケージ用検査治具の作
用を説明するための概念図である。検査対象となるＢＧ
Ａ半導体パッケージ５０を所定のプリント基板６０に実
装した状態で検査を行う場合、まず、半導体パッケージ
用検査治具１の接続用パッド３位置にＢＧＡ半導体パッ
ケージ５０のハンダバンプ５１を対応させて載置すると
ともに、プリント基板６０の接続用パッド６１位置に半
導体パッケージ用検査治具１の接続用端子６を対応させ
て載置する。
ージ用検査治具の作用を図２に基づいて説明する。図２
は、本実施例における半導体パッケージ用検査治具の作
用を説明するための概念図である。検査対象となるＢＧ
Ａ半導体パッケージ５０を所定のプリント基板６０に実
装した状態で検査を行う場合、まず、半導体パッケージ
用検査治具１の接続用パッド３位置にＢＧＡ半導体パッ
ケージ５０のハンダバンプ５１を対応させて載置すると
ともに、プリント基板６０の接続用パッド６１位置に半
導体パッケージ用検査治具１の接続用端子６を対応させ
て載置する。
【００１８】この状態で、ハンダリフロー等を行うこと
により、一括してハンダ付けを行う。このハンダ付けを
行うときに、半導体パッケージ用検査治具１がプリント
基板６０に対して傾いた状態では、きちんとハンダ付け
されないおそれがある。この対策としては、プリント基
板６０上に半導体パッケージ用検査治具１を載置したと
き、半導体パッケージ用検査治具１とプリント基板６０
とが互いに平行となるように、例えば、基板２の検査用
パッド４の形成面の裏面位置にスペーサ１０を形成して
おくことが望ましい。
により、一括してハンダ付けを行う。このハンダ付けを
行うときに、半導体パッケージ用検査治具１がプリント
基板６０に対して傾いた状態では、きちんとハンダ付け
されないおそれがある。この対策としては、プリント基
板６０上に半導体パッケージ用検査治具１を載置したと
き、半導体パッケージ用検査治具１とプリント基板６０
とが互いに平行となるように、例えば、基板２の検査用
パッド４の形成面の裏面位置にスペーサ１０を形成して
おくことが望ましい。
【００１９】このようにして組み立てられたＢＧＡ半導
体パッケージ５０およびプリント基板６０は、半導体パ
ッケージ用検査治具１を介して電気的に接続された状態
となり、さらに、半導体パッケージ用検査治具１上の検
査用パッド４は、ＢＧＡ半導体パッケージ５０の外部接
続端子となるハンダバンプ５１と接続された状態となっ
ている。そして、このようにして組み立てられた回路の
検査を行う場合、半導体パッケージ用検査治具１上の検
査用パッド４に、例えば、検査用のプローブ（図示せ
ず）を接触させて所定の電気信号を流すことにより、Ｂ
ＧＡ半導体パッケージ５０の検査を行うことができる。
体パッケージ５０およびプリント基板６０は、半導体パ
ッケージ用検査治具１を介して電気的に接続された状態
となり、さらに、半導体パッケージ用検査治具１上の検
査用パッド４は、ＢＧＡ半導体パッケージ５０の外部接
続端子となるハンダバンプ５１と接続された状態となっ
ている。そして、このようにして組み立てられた回路の
検査を行う場合、半導体パッケージ用検査治具１上の検
査用パッド４に、例えば、検査用のプローブ（図示せ
ず）を接触させて所定の電気信号を流すことにより、Ｂ
ＧＡ半導体パッケージ５０の検査を行うことができる。
【００２０】通常、ＢＧＡ半導体パッケージ５０をプリ
ント基板６０上に実装した場合、ＢＧＡ半導体パッケー
ジ５０のハンダバンプ５１に直接プローブを当てること
は不可能であるが、本実施例では、検査用パッド４にプ
ローブを当てることにより、ハンダバンプ５１に直接プ
ローブを当てるのとほぼ同じ状態を得ることができる。
これによって、実装状態のＢＧＡ半導体パッケージ５０
のプロービングが可能となり、例えば、信号波形等を直
接観測することができる。
ント基板６０上に実装した場合、ＢＧＡ半導体パッケー
ジ５０のハンダバンプ５１に直接プローブを当てること
は不可能であるが、本実施例では、検査用パッド４にプ
ローブを当てることにより、ハンダバンプ５１に直接プ
ローブを当てるのとほぼ同じ状態を得ることができる。
これによって、実装状態のＢＧＡ半導体パッケージ５０
のプロービングが可能となり、例えば、信号波形等を直
接観測することができる。
【００２１】また、本実施例の半導体パッケージ用検査
治具１では、ＢＧＡ半導体パッケージ５０を接続する接
続用パッド３の一方向からのみパターン配線５を引き出
すため、４方向から引き出していた従来例と比較して半
導体パッケージ用検査治具１の外形寸法を小さく抑える
ことができる。このため、半導体パッケージ用検査治具
１をプリント基板６０上に取り付けた状態でも、ＢＧＡ
半導体パッケージ５０の周辺に部品を配置するためのス
ペースが生まれ、実装効率を高めることができる。さら
に、半導体パッケージ用検査治具１における検査用パッ
ド４の配列パターンは、ＢＧＡ半導体パッケージ５０の
端子配列とまったく同じ位置関係となるため、検査用の
プローブ等の制作も容易となり、使い勝手が向上する。
治具１では、ＢＧＡ半導体パッケージ５０を接続する接
続用パッド３の一方向からのみパターン配線５を引き出
すため、４方向から引き出していた従来例と比較して半
導体パッケージ用検査治具１の外形寸法を小さく抑える
ことができる。このため、半導体パッケージ用検査治具
１をプリント基板６０上に取り付けた状態でも、ＢＧＡ
半導体パッケージ５０の周辺に部品を配置するためのス
ペースが生まれ、実装効率を高めることができる。さら
に、半導体パッケージ用検査治具１における検査用パッ
ド４の配列パターンは、ＢＧＡ半導体パッケージ５０の
端子配列とまったく同じ位置関係となるため、検査用の
プローブ等の制作も容易となり、使い勝手が向上する。
【００２２】なお、前述の実施例では、半導体パッケー
ジ用検査治具１における接続用パッド３と検査用パッド
４との配列パターンをまったく同一とした場合を例に採
り説明したが、これに限らず、検査の種類に応じて、よ
り容易な検査が可能となるような種々のパターンに変更
可能であることは言うまでもない。
ジ用検査治具１における接続用パッド３と検査用パッド
４との配列パターンをまったく同一とした場合を例に採
り説明したが、これに限らず、検査の種類に応じて、よ
り容易な検査が可能となるような種々のパターンに変更
可能であることは言うまでもない。
【００２３】また、基板２をフレキシブル基板とした
り、少なくとも接続用パッド３および検査用パッド４の
間を可撓性を有する部材で構成することによって、プリ
ント基板６０上に半導体パッケージ用検査治具１を配置
した状態で、ＢＧＡ半導体パッケージ５０の周辺に新た
な部品を配置し易くすることも有効である。
り、少なくとも接続用パッド３および検査用パッド４の
間を可撓性を有する部材で構成することによって、プリ
ント基板６０上に半導体パッケージ用検査治具１を配置
した状態で、ＢＧＡ半導体パッケージ５０の周辺に新た
な部品を配置し易くすることも有効である。
【００２４】
【発明の効果】以上の説明から明らかなように、請求項
１または２記載の発明では、半導体パッケージの検査時
には、半導体パッケージ用検査治具上に検査すべき半導
体パッケージを装着した状態で所定の回路基板に実装可
能となるので、正確な検査を行うことができる。また、
請求項３記載の発明では、検査用パッドの配列を半導体
パッケージにおける外部端子の端子間配列とすること
で、半導体パッケージの外部端子に対して行う操作と同
一操作で検査用パッドに対する操作ができ、使い勝手が
向上するという効果がある。
１または２記載の発明では、半導体パッケージの検査時
には、半導体パッケージ用検査治具上に検査すべき半導
体パッケージを装着した状態で所定の回路基板に実装可
能となるので、正確な検査を行うことができる。また、
請求項３記載の発明では、検査用パッドの配列を半導体
パッケージにおける外部端子の端子間配列とすること
で、半導体パッケージの外部端子に対して行う操作と同
一操作で検査用パッドに対する操作ができ、使い勝手が
向上するという効果がある。
【００２５】さらに、請求項４記載の発明では、接続用
パッドの形成領域を矩形状領域とした場合、接続用パッ
ドの形成領域と検査用パッドの形状領域とは、接続用パ
ッドの形成領域の一辺から延伸されたパターン配線によ
って接続するため、配線パターンが限定され、結果とし
て、半導体パッケージ用検査治具を小型化することがで
きる。
パッドの形成領域を矩形状領域とした場合、接続用パッ
ドの形成領域と検査用パッドの形状領域とは、接続用パ
ッドの形成領域の一辺から延伸されたパターン配線によ
って接続するため、配線パターンが限定され、結果とし
て、半導体パッケージ用検査治具を小型化することがで
きる。
【図１】本発明一実施例における半導体パッケージ用検
査治具の要部構成を示す図である。
査治具の要部構成を示す図である。
【図２】本発明一実施例における半導体パッケージ用検
査治具の作用を説明するための概念図である。
査治具の作用を説明するための概念図である。
【図３】ＢＧＡ半導体パッケージを示す図である。
【図４】従来の半導体パッケージ用検査治具を示す図で
ある。
ある。
１ 半導体パッケージ用検査治具 ２ 基板 ３ 接続用パッド ４ 検査用パッド ５ パターン配線 ６ 接続用端子 ７ スルーホール ８ 裏面パッド ９ ハンダバンプ １０ スペーサ ５０ ＢＧＡ半導体パッケージ ５１ ハンダバンプ ５２ 基板 ５３ ダイパッド ５４ インナーリード ５５ ダイチップ ５６ ボンディングワイヤ ５７ 封入材 ５８ スルーホールヴィア ６０ プリント基板 ６１ 接続用パッド
Claims (4)
- 【請求項１】 検査すべき半導体パッケージを載置する
基板と、 前記基板上の所定領域に、前記半導体パッケージの外部
端子を接続すべく形成された接続用パッドと、 前記接続用パッドが形成される基板上の同一面に設けら
れ、接続用パッドと電気的に接続される検査用パッド
と、 前記接続用パッドが形成される基板の裏面に設けられ、
接続用パッドと電気的に接続される接続用端子とを具備
することを特徴とする半導体パッケージ用検査治具。 - 【請求項２】 検査すべき半導体パッケージを載置する
基板上の一方面に、半導体パッケージの外部端子を接続
する複数の接続用パッドを形成し、 前記接続用パッドの形成面と同一面に、複数の接続用パ
ッドとそれぞれ電気的に接続する複数の検査用パッドを
形成し、 前記基板上の他方面に、複数の接続用パッドとそれぞれ
電気的に接続する複数の接続用端子を設けてなることを
特徴とする半導体パッケージ用検査治具。 - 【請求項３】 前記基板上における接続用パッドの配設
パターンと検査用パッドの配設パターンとは同一パター
ンであることを特徴とする請求項２記載の半導体パッケ
ージ用検査治具。 - 【請求項４】 前記接続用パッドの形成領域は矩形状領
域であり、前記接続用パッドの形成領域と前記検査用パ
ッドの形成領域とは、前記接続用パッドの形成領域の一
辺から延伸されたパターン配線によって接続してなるこ
とを特徴とする請求項１、２または３記載の半導体パッ
ケージ用検査治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272518A JP2885202B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体パッケージ用検査治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272518A JP2885202B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体パッケージ用検査治具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125740A JPH10125740A (ja) | 1998-05-15 |
| JP2885202B2 true JP2885202B2 (ja) | 1999-04-19 |
Family
ID=17515023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8272518A Expired - Lifetime JP2885202B2 (ja) | 1996-10-15 | 1996-10-15 | 半導体パッケージ用検査治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885202B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4512407B2 (ja) * | 2004-04-26 | 2010-07-28 | 株式会社日立超エル・エス・アイ・システムズ | 半導体装置の動作テスト方法 |
| JP2007064841A (ja) * | 2005-08-31 | 2007-03-15 | Advantest Corp | 電子部品試験装置用のキャリブレーションボード |
| KR101683016B1 (ko) * | 2015-07-03 | 2016-12-07 | 주식회사 오킨스전자 | 테스트 소켓, 및 그 제조 방법 |
-
1996
- 1996-10-15 JP JP8272518A patent/JP2885202B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125740A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617695B1 (en) | Semiconductor device and semiconductor module using the same | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US20030064547A1 (en) | High density modularity for IC's | |
| US5708304A (en) | Semiconductor device | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| KR20050022336A (ko) | 반도체장치 | |
| JPH1144732A (ja) | マルチチップモジュール | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| KR100548803B1 (ko) | 프로브 카드의 프로브 핀 블록 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| JP2901518B2 (ja) | マルチチップ半導体装置 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| KR100349561B1 (ko) | Ｌｓｉ 패키지 및 그 인너리드 배선방법 | |
| KR100196992B1 (ko) | 리드 프레임 및 이를 구비한 칩 스케일 패키지 | |
| JPH11233668A (ja) | Ｌｓｉパッケージ | |
| EP0646963A1 (en) | Multi-chip module and manufacturing method thereof | |
| KR100489476B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 제조방법 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| JPH11220057A (ja) | Ｂｇａパッケージ、及びパッケージ内半導体チップの温度測定方法 | |
| JP3024046B2 (ja) | 半導体パッケージ |