KR100349561B1 - Ｌｓｉ 패키지 및 그 인너리드 배선방법 - Google Patents

Ｌｓｉ 패키지 및 그 인너리드 배선방법 Download PDF

Info

Publication number
KR100349561B1
KR100349561B1 KR1019990010470A KR19990010470A KR100349561B1 KR 100349561 B1 KR100349561 B1 KR 100349561B1 KR 1019990010470 A KR1019990010470 A KR 1019990010470A KR 19990010470 A KR19990010470 A KR 19990010470A KR 100349561 B1 KR100349561 B1 KR 100349561B1
Authority
KR
South Korea
Prior art keywords
lead
terminal
terminals
package
chip
Prior art date
Application number
KR1019990010470A
Other languages
English (en)
Other versions
KR20000016840A (ko
Inventor
이세히사오
다까하시히또시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20000016840A publication Critical patent/KR20000016840A/ko
Application granted granted Critical
Publication of KR100349561B1 publication Critical patent/KR100349561B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩의 사이즈를 변경하여도 핀 호환성을 유지하는 저코스트이고 단기간에 실현 가능한 페이스 업 타입의 BGA 패키지를 제공하는 것을 과제로 한다.
페이스 업 타입의 BGA 패키지(100)는 패키지 기판(10)상에 복수의 단자(7) 및 리드 패드(3)를 가지며, 패키지 기판(10)상에서 단자(7(2), 7(7), 7(8), 7(9))는 비접속 단자(7(3), 7(4), 7(5), 7(6))를 통해서 리드 패드(3(2), 3(7), 3(8), 3(9))에 인너리드(6)로 접속됨으로써, 인너리드(6)끼리의 교착이나 인너리드 (6)의 배선 스페이스 부족의 발생이 방지된다.

Description

ＬＳＩ 패키지 및 그 인너리드 배선방법{LSI PACKAGE AND INNER LEAD WIRING METHOD THEREOF}
본 발명은 LSI 패키지 및 그 인너리드의 배선 방법에 관한 것으로서, 보다 상세하게는 페이스 업 타입의 BGA(Ball Grid Array) 패키지 및 그 인너리드의 배선 방법에 관한 것이다.
근년에 LSI 패키지가 사용되고 있는 전자기기에 대한 소형화, 저코스트화의요구에 따라, LSI 패키지로서 QFP(Quad Flat Package)등의 주변단자형 패키지와 비교하여 실장면적을 보다 축소시킬 수 있고, 실장 작업성도 좋은 BGA 패키지가 사용되고 있다.
이 BGA 패키지 중에서 페이스 업 타입의 BGA 패키지는 복수의 본딩 패드를 가지는 칩과 그 칩을 탑재하는 패키지 기판을 가진다. 이 패키지 기판의 칩을 탑재하는 면상에는 격자상으로 복수의 단자가 배치되고, 또한 복수의 리드 패드가 패키지 기판의 외주를 따라서 배열된다.
그리고 칩상의 복수의 본딩 패드는 각각 대응하는 패키지 기판상의 리드 패드와 본딩 와이어에 의해 접속되고, 또한 복수의 리드 패드는 각각 대응하는 단자와 인너리드에 의해 접속된다.
여기서 본딩 와이어의 길이가 너무 길어지면, 그 저항이나 인덕턴스 성분이 증가하여 칩 특성의 손실이나 BGA 패키지의 조립 수율의 저하를 초래하기 때문에, 본딩 와이어의 길이에는 상한이 있다. 따라서 패키지 기판상에 탑재하는 칩의 사이즈가 작을수록 상기 본딩 와이어의 길이 제한으로 인해, 패키지 기판의 외주를 따라 배열되는 리드 패드 열은 패키지 기판의 중심에 치우쳐서 설치된다.
상기한 바와 같이, 페이스 업 타입의 BGA 패키지는 패키지 기판상에 탑재하는 칩의 사이즈에 따라 리드 패드의 위치가 변하기 때문에, 칩 사이즈의 대소에 관계없이 항상 같은 리드 패드와 단자가 인너리드의 교착 없이 확실히 접속되도록 구성하기가, 즉 소위 핀 호환성을 유지하기가 매우 곤란하다는 성질을 가지고 있다.
그래서 칩 사이즈에 관계 없는 핀 호환성을 가지며, 또한 저코스트로 실현 가능한 페이스 업 타입의 BGA 패키지가 요망되고 있다.
종래의 페이스 업 타입 BGA 패키지는 핀 호환성을 유지하기 위하여 칩 사이즈의 변경에 따라 칩상에 설치되는 본딩 패드의 배치를 변경하거나, 또는 리드 패드와 단자를 접속하는 인너리드의 배선을 다층으로 하고 있었다.
그러나 칩 사이즈에 맞추어서 본딩 패드의 배치를 변경하기 위해서는 칩 자체의 레이 아웃의 변경이 필요하고, 그 때문에 많은 수정시간과 코스트가 소요된다.
또 칩에 대해서 애초에 PGA(Pin Grid Array) 패키지나 QFP 패키지등, 다른 타입의 패키지 종류가 준비되어 있어도, 본딩 패드의 배치를 변경시킴으로써 칩의 레이 아웃이 변경되므로 애초에 준비되어 있던 다른 패키지 종류에 그대로 상기 칩을 적용할 수 없게 되어 버리는 문제가 있었다.
또한 인너리드의 배선을 다층으로 하는 것은 패키지 코스트를 상승시키므로 칩의 축소화에 의한 BGA 패키지의 코스트 감소 효과가 상쇄된다.
그래서 본 발명은 칩 사이즈를 변경하여도 본딩 패드 위치의 변경이 필요 없고, 저코스트이고 단기간에 실현 가능한 핀 호환성을 유지하는 페이스 업 타입의 BGA 패키지를 제공하는 것을 과제로 한다.
또 본 발명은 상기와 같은 BGA 패키지에서의 인너리드의 배선방법을 제공하는 것을 과제로 한다.
도 1은 본 발명의 BGA 패키지의 사시도.
도 2는 본 발명의 BGA 패키지의 횡단면도.
도 3은 사이즈가 큰 칩을 가지는 BGA 패키지의 횡단면도.
도 4는 패키지 기판상의 리드 패드 및 단자의 배열을 나타내는 도면.
도 5는 영역 A내의 인너리드의 배선을 나타내는 도면.
도 6은 비접속 단자가 없는 경우의 영역 A내의 인너리드의 배선을 나타내는 도면.
도 7은 인너리드의 배선 순서를 나타내는 플로 차트.
도 8은 사이즈가 큰 칩을 사용한 경우의 영역 A내의 인너리드의 배선을 나타내는 도면.
도 9는 사이즈가 작은 칩을 사용한 경우의 영역 A내의 인너리드의 배선 문제점을 나타내는 도면.
도 10은 사이즈가 큰 칩을 사용한 경우의 영역 A내의 비접속 단자의 접속 상태를 나타내는 도면.
도 11은 사이즈가 작은 칩을 사용한 경우의 영역 A내의 비접속 단자의 접속 상태를 나타내는 도면.
[부호의 설명]
1 플라스틱 몰드
2, 2a 칩
3 리드 패드
4 본딩 와이어
5 본딩 패드
6 인너리드
7 단자
8 땜납볼
9 절연체
10, 10a 패키지 기판
100 BGA 패키지
상기 과제를 해결하기 위해서, 본 발명에서는 다음에 기술하는 각 수단을 구비한 것을 특징으로 하는 것이다.
청구항 1 기재의 발명에서는,
칩과, 복수의 단자 및 상기 칩과 본딩 와이어로 접속되는 복수의 리드 패드가 설치된 패키지 기판을 가지며, 상기 복수의 리드 패드와 상기 복수의 단자가 상기 패키지 기판면상의 인너리드로 접속되는 LSI 패키지에 있어서, 상기 복수의 단자는 상기 칩과 외부와의 전기적 접속에 불필요한, 대응하는 리드 패드에 인너리드로 접속되지 않는 비접속 단자를 포함하고, 상기 비접속 단자는 상기 패키지 기판상의 상기 리드 패드의 위치에 관계없이 소정의 위치에 있는 것을 특징으로 하는 것이다.
이와 같은 LSI 패키지에서는, 패키지 기판상의 리드 패드의 위치에 관계없이 소정의 위치에 있으며, 칩과 외부와의 전기적 접속이 불필요한 비접속 단자가 인너리드를 갖지 않으므로, 다른 단자의 인너리드용의 배선 스페이스가 넓어진다. 따라서 인너리드끼리의 교착이나 배선 스페이스 부족의 발생을 방지할 수 있어서, 패키지 기판상의 리드 패드의 위치에 관계없이 다른 단자와 대응하는 리드 패드를 항상 동일한 조합으로 1 대 1로 인너리드로 접속할 수 있게 된다. 즉 탑재할 칩의 사이즈의 축소화에 따라 패키지 기판상의 리드 패드의 위치가 변경되어도, 본딩 와이어로 리드 패드에 접속되는 칩의 단자(본딩 패드)와 LSI 패키지의 단자와의 대응 관계에 변화는 없어서, LSI 패키지의 핀 호환성이 유지된다.
또한 이 비접속 단자는 패키지 기판상의 단자의 수와 칩이 가지고 있는 단자(본딩 패드)의 수의 차만큼 설치할 수 있다.
또 청구항 2기재의 발명에서는, 청구항 1기재의 LSI 패키지에 있어서
상기 복수의 단자의 일부는 상기 비접속 단자를 통해서 대응하는 리드 패드에 상기 인너리드로 접속되는 것을 특징으로 하는 것이다.
따라서 이와 같은 LSI 패키지에 의하면, 탑재하는 칩의 사이즈가 축소화되어 패키지 기판상에 있어서 인너리드의 배선 스페이스가 없어진 단자에 대해서, 비접속 단자를 통해서 대응하는 리드 패드에 접속시킬 수가 있다. 그리고 본딩 와이어로 리드 패드에 접속되는 칩의 단자(본딩 패드)와 LSI 패키지의 단자와의 대응 관계를 칩 사이즈를 축소하기 전과 동일하게 할 수 있어서, LSI 패키지의 핀 호환성이 유지된다.
또 청구항 3기재의 발명에서는,
제 1항 또는 2기재의 LSI 패키지는 페이스 업 타입의 BGA 패키지에 인 것을 특징으로 하는 것이다.
따라서 이와 같은 LSI 패키지에 의하면, 핀 호환성을 유지하는 페이스 업 타입의 BGA 패키지를 제공할 수 있다.
청구항 4기재의 발명에서는,
칩과, 복수의 단자 및 상기 칩과 본딩 와이어로 접속되는 복수의 리드 패드가 설치된 패키지 기판을 가지며, 상기 복수의 리드 패드와 상기 복수의 단자가 상기 패키지 기판면상의 인너리드로 접속되는 LSI 패키지의 인너리드 배선방법에 있어서, 상기 패키지 기판상의 상기 리드 패드의 위치에 관계없이 소정의 위치에 있는, 상기 칩과 외부와의 전기적 접속에 불필요한 단자를, 대응하는 리드 패드에 접속되지 않는 비접속 단자로 하는 비접속 단자 결정 공정과, 상기 비접속 단자 결정 공정 후, 상기 비접속 단자 이외의 단자와 대응하는 리드 패드를 상기 인너리드로 접속하는 인너리드 배선 공정을 갖는 것을 특징으로 하는 것이다.
따라서 이와 같은 인너리드 배선방법에 의하면, 비접속 단자 결정 공정에서 칩과 외부와의 전기적 접속에 불필요하고 인너리드끼리의 교착이나 인너리드의 배선 스페이스 부족의 원인이 되는 비접속 단자를 확정하고, 인너리드 배선 공정에서 비접속 단자 이외의 단자는 항상 동일한 조합으로 1 대 1로 리드 패드에 접속되기 때문에, LSI 패키지의 핀 호환성을 유지할 수 있다.
또 청구항 5 기재의 발명에서는, 청구항 4 기재의 인너리드 배선방법에 있어서, 상기 인너리드를 배선할 스페이스가 없는 단자에 대해서, 상기 비접속 단자를 통해서 대응하는 리드 패드에 상기 인너리드로 접속시키는 비접속 단자 접속 공정을 갖는 것을 특징으로 하는 것이다.
따라서 이와 같은 인너리드 배선 방법에 의하면, 탑재하는 칩의 사이즈가 축소되어 인너리드를 배선할 스페이스가 없는 단자가 발생하여도, 비접속 단자 접속 공정에 의하여 상기 단자를, 비접속 단자를 통하여 대응하는 리드 패드에 접속함으로써, LSI 패키지의 핀 호환성을 유지할 수 있다.
[실시예]
본 발명의 원리는 패키지 기판상에 대응하는 리드 패드에 접속하지 않은 비접속 단자를 설치하고, 필요에 따라 비접속 단자를 이용한 인너리드 배선을 행함으로써, 핀 호환성을 유지하는 페이스 업 타입의 BGA 패키지를 제공하는 것이다.
이하 도 1~ 도 9를 사용하여 본 발명의 실시예인 BGA 패키지(100)에 대하여 설명한다.
도 1은 BGA 패키지(100)의 사시도이다. 또 도 2는 BGA 패키지(100)의 횡단면도이다.
도 1 및 도 2에 나타낸 바와 같이, BGA 패키지(100)는 플라스틱 몰드(1), 칩 (2), 리드 패드(3), 본딩 와이어(4), 본딩 패드(5), 인너리드(6), 단자(7), 땜납볼(8), 절연체(9), 패키지 기판(10)등으로 구성된다. 패키지 기판(10)은 예를 들면 BT 수지나 폴리이미드로 되는 절연체이고, 절연체(9)는 예를 들면 에폭시 수지이다.
BGA 패키지(100)는 페이스 업 타입이며, 패키지 기판(10)에서 땜납볼(8)이 배열되는 기판면과는 반대쪽에, 상면에 본딩 패드(5)를 가지는 칩(2)을, 절연체 (9)를 개재하여 장착한다. 본딩 패드(5)는 칩(2)의 주변부에 배열되고, 리드 패드 (3)는 패키지 기판(10)의 주변부에 배열된다. 그리고 본딩 패드(5)와 리드 패드 (3)는 본딩 와이어(4)로 접속되고, 리드 패드(3)와 단자(7)는 인너리드(6)로 접속된다.
도 1 및 도 2로 나타낸 BGA 패키지(100)에 사용되는 칩(2)은 프로세스 기술의 미세화에 의해, 사이즈가 축소되어 코스트 다운이 이루어진 것이다. BGA 패키지(100)에서 본딩 와이어(4)의 길이가 너무 길어지면, 그 저항이나 인덕턴스 성분이 증가하여 칩(2)의 특성의 손실이나 BGA 패키지(100)의 조립 수율의 저하를 초래하기 때문에, 본딩 와이어(4)의 길이에는 상한이 있다.
따라서 사이즈가 축소된 칩(2)이 BGA 패키지(100)에 사용될 때는, 본딩 와이어(5)의 길이 제한으로 인해, 리드 패드(3)는 패키지 기판(10)의 중심에 치우쳐서복수의 단자(7) 사이에 배열된다. 참조로서 도 3에 칩(2)보다 사이즈가 큰 칩(2a)과, 리드 패드(3)가 단자(7)의 외측에 배열된 패키지 기판(10a)을 구비하는 BGA 패키지 (100a)의 횡단면도를 나타낸다.
도 4는 패키지 기판(10)상의 리드 패드(3) 및 단자(7)의 배열을 나타내는 도면이이다.
도 4에 나타낸 바와 같이, 패키지 기판(10)은 144개씩의 리드 패드(3) 및 단자(7)를 갖는다. 144개의 단자(7)는 패키지 기판(10)상에 격자상으로 배치되고 , 144개의 리드 패드(3)는 본딩 와이어(4)의 길이 제한에 따라, 단자(7) 사이에 패키지 기판(10)의 외주와 평행하게 배열된다. 또한 패키지 기판(10)상에 배치되는 리드 패드(3) 및 단자(7)의 수는 144에 국한하지 않는다.
도 5는 도 4에 나타난 영역 A내의 인너리드(6)의 배선 모양을 나타내는 도면이다. 여기서 본 발명의 요부를 설명하기 위하여, 도 5에 나타낸 40개의 리드 패드(3) 및 단자(7)의 일부를 리드 패드(3(1)~3(9)), 단자(7(1)~7(9))로 하여 표시한다. 또한 패키지 기판(10)상에서는, 인접하는 단자(7) 사이의 거리와 인너리드(6)의 굵기의 관계상, 서로 인접하는 단자(7) 사이에 최대 2개의 인너리드(6)의 배선이 가능하다.
도 5에 나타난 바와 같이 단자(7(1))는 인너리드(6)로 직접 리드 패드( 3(1))에 접속된다. 한편 단자(7(2))는 단자(7(3))를 통하여 리드 패드(3(2))에 접속된다. 따라서 단자(7(3))는 칩(2)과 외부의 전기적 접속에 불필요하며, 대응관계에 있는 리드 패드(3(3))에 접속되지 않는 비접속 단자이다. 또 단자(7(3))와 마찬가지로 단자(7(4)), (7(5)), (7(6))도 각각 리드 패드(3(4)), (3(5)), (3(6))에 접속되지 않는 비접속 단자이다. 그리고 단자(7(7)), (7(8)), (7(9))가 각각 비접속 단자(7(4)), (7(5)), (7(6))를 통하여 인너리드(6)에 대응하는 리드 패드 (3(7)), (3(8)), (3(9))에 접속된다.
여기에 가령 단자(7(4)), (7(5)), (7(6))가 비접속 단자가 아니고, 각각 대응하는 리드 패드(3(4)), (3(5)), (3(6))에 접속된다고 하면, 도 6에 나타낸 바와 같은 인너리드(6)의 배선 상태가 된다. 이 때에 단자(7(4)), (7(5)), (7(6))의 주변에서 인너리드(6)끼리가 교착해 버리거나, 예를 들면 단자(7(2))와 리드 패드 (3(2))를 접속하는 인너리드(6)와 같이 아주 좁은 스페이스 내에 인너리드(6)를 배선할 필요가 생기게 된다. 경우에 따라서는, 인너리드(6)를 배선할 스페이스가 없을 때가 있다.
그래서 본 발명의 BGA 패키지(100)와 같이, 인너리드(6)끼리의 교착이나 인너리드(6)의 배선 스페이스 부족등, 인너리드(6)의 배선 문제점의 원인이 된다. 칩 (2)과 외부와의 전기적 접속에 불필요한 단자(7)를 비접속 단자로 하고, 필요에 따라 비접속 단자를 통하여 대응하는 리드 패드(3)로의 접속을 가능케 함으로써, 인너리드(6)의 배선 문제점의 발생이 방지된다.
또 비접속 단자 이외의 단자(7)는 칩(2)의 사이즈에 관계없이, 즉 패키지 기판(10)상의 리드 패드(3)의 배열 위치에 관계없이 같은 리드 패드(3)에 접속되므로, BGA 패키지(100)는 핀 호환성을 갖는다.
이어서 본 발명의 BGA 패키지(100)의 인너리드(6)의 배선방법을 설명한다. 도 7은 인너리드(6)의 배선 순서를 나타낸 플로 차트이다. 또 도 8~11은 도 7에 나타낸 플로 차트의 각 스텝에서의 패키지 기판(10)의 영역 A내의 인너리드(6)를 나타낸 도면이다.
우선 BGA 패키지(100)가, 사이즈가 충분히 큰 칩(2a)과, 리드 패드(3)가 단자 (7)의 외측에 배열되는 패키지 기판(10a), 을 구비할 때의 인너리드(6)의 배선을 결정한다(S1).
도 8은 이 스텝(S1)에서 결정된 인너리드(6)의 배선열을 나타내는 도면이다 .도 8에 나타난 바와 같이, 모든 리드 패드(3)와 단자(7)는 1 대 1로 대응하게 되고, 각각이 인너리드(6)로 접속된다.
다음에 BGA 패키지(100)가 사이즈가 축소된 칩(2)과 리드 패드(3)가 단자(7) 사이에 배열되는 패키지 기판(10)을 구비할 때의 인너리드(6)의 배선을 시뮬레이트 한다(S2). 이 때에 스텝(S1)에서 결정된 리드 패드(3)와 단자(7)의 접속 관계를 유지한 채로 인너리드(6)의 배선 상황을 본다.
스텝(S2)에서의 시뮬레이트의 결과, 인너리드(6)끼리의 교착이나 인너리드 (6)의 배선 스페이스 부족등의 문제점이 발생하지 않은 경우에는 스텝(S1)에서 결정한 인너리드(6)의 배선이 패키지 기판(10)에 적용하게 되어, 인너리드(6)의 배선 순서는 종료한다(S3).
한편 스텝(S2)의 시뮬레이트의 결과, 인너리드(6)끼리의 교착이나 인너리드(6)의 배선 스페이스 부족등의 문제점이 발생한다고 판명한 경우에는, 그러한 문제점의 원인이 되는 단자(7)를 칩(2)과 외부와의 전기적 접속에 불필요한 비접속 단자로 한다(S4).
도 9는 패키지 기판(10)상에 도 8의 리드 패드(3)와 단자(7)의 접속 관계를 유지한 인너리드(6)의 배선을 한 경우의 도면이고, 인너리드(6)끼리의 교착이나 인너리드(6)의 배선 스페이스 부족등의 문제점이 발생하고 있는 모양을 나타낸다. 구체적으로는 단자(7(4))와 단자(7(7)), 단자(7(5))와 단자(7(10)), 단자(7(6))와 단자(7(9))의 인너리드(6)끼리는 교착하고 있다. 또 단자(7(3), 7(5))가 있기 때문에 단자(7(2)), 단자(7(8))의 인너리드(6)의 배선 스페이스가 아주 좁아져 버리고 있다.
따라서 이 경우, 인너리드(6)의 배선 문제점의 원인이 되는 검은 동그라미로 표시한 단자(7(3), 7(4), 7(5), 7(6))가 비접속 단자로 된다. 또한 이 비접속 단자는 패키지 기판(10)의 단자수와 칩(2)의 본딩 패드(5)의 수의 차만큼 설치하는 것이 가능하다.
그리고 비접속 단자를 결정하면, 패키지 기판(10)상의 리드 패드(3)의 배열위치에 따라 인너리드(6)의 배선위치가 결정된다(S5). 이 때에 비접속 단자(7(3) , 7(4), 7(5), 7(6))를 사용하지 않아도 인너리드(6)의 배선 문제점이 발생하지 않을 경우에는, 비접속 단자(7(3), 7(4), 7(5), 7(6)) 이외의 단자(7)는 직접 대응하는 리드 패드(3)에 접속된다. 한편 비접속 단자(7(3), 7(4), 7(5), 7(6)) 중의 모두 또는 일부를 사용하지 않으면, 인너리드(6)의 배선 문제점이 발생할 경우에는 비접속 단자(7(3), 7(4), 7(5), 7(6)) 중에서 필요하게 되는 비접속 단자가 단자(7)와 리드 패드(3)와의 접속에 이용된다.
도 10은 사이즈가 큰 칩(2a)을 탑재하는 패키지 기판(10a)상의 비접속 단자 (7(3), 7(4), 7(5), 7(6))의 접속 상태를 나타내는 도면이다. 도 10에 나타낸 바와 같이, 비접속 단자(7(3), 7(4), 7(5), 7(6))를 사용하지 않아도 인너리드(6)의 배선 문제점이 발생하지 않으므로, 비접속 단자(7(3), 7(4), 7(5), 7(6)) 이외의 단자(7)는 직접 대응하는 리드 패드(3)에 각각 접속된다. 그리고 비접속 단자 (7(3), 7(4), 7(5), 7(6))는 각각 대응하는 리드 패드(3(3), 3(4), 3(5), 3(6))에 접속되지 않는다.
사이즈가 큰 칩(2a)을 구비하는 BGA 패키지(100)에서, 비접속 단자(7(3), 7(4), 7(5), 7(6))에 인너리드(6)가 접속되지 않으므로, 다른 단자(7)를 접속하는 인너리드(6)의 배선 스페이스가 넓어진다.
도 11은 사이즈가 작은 칩(2)을 탑재하는 패키지 기판(10)상의 비접속 단자(7(3), 7(4), 7(5), 7(6))의 접속상태를 나타내는 도면이다. 도 11에 나타낸 바와 같이, 비접속 단자(7(3), 7(4), 7(5), 7(6))는 각각 대응하는 검게 표시한 리드 패드(3(3), 3(4), 3(5), 3(6))에 접속되지 않고, 단자(7(2), 7(7), 7(8), 7(9))가 각각 비접속 단자(7(3), 7(4), 7(5), 7(6))를 통해서 대응하는 리드 패드(3(2), 3(7), 3(8), 3(9))에 접속된다. 따라서 인너리드(6)의 교착이나 인너리드(6)의 배선 스페이스 부족이 해소되고 있다.
또한 단자(7)의 수가 대단히 많은 경우에는, 본 발명에서의 인너리드(6)를 다층 배선으로 하여, BGA 패키지(100)의 핀 호환성을 유지하도록 하여도 좋다.
상기 실시예에서, 도 7의 스텝(S4)이 특허 청구의 범위에 기재한 비접속 단자 결정 공정에 대응한다. 또 도 7의 스텝(S5)이 특허 청구의 범위에 기재한 인너리드 배선 공정 및 비접속 단자 접속 공정에 대응한다.
이상 설명한 바와 같이 청구항 1기재의 발명에 의하면,
대응하여 탑재하는 칩 사이즈가 축소화되거나 패키지 기판상의 리드 패드의 위치가 변경되어도, 본딩 와이어로 리드 패드에 접속되는 칩의 단자(본딩 패드)와 LSI 패키지의 단자와의 대응 관계에 변화는 없고, 핀 호환성을 유지하는 LSI 패키지를 제공할 수 있다. 또 본 발명에 의하면, 패키지 기판상의 리드 패드의 위치가 변경되어도 핀 호환성이 유지되기 때문에, 칩 사이즈에 맞추어서 본딩 패드의 배치를 변경하는 등의 칩 자체의 레이 아웃의 변경이 필요 없고, 그것에 관련되어 있던 수정 시간과 코스트의 삭감을 달성할 수 있다.
또한 청구항 2기재의의 발명에 의하면,
탑재하는 칩의 사이즈가 축소화되어 패키지 기판상에 인너리드의 배선 스페이스가 없어진 단자에 대해서, 비접속 단자를 통해서 대응하는 리드 패드에 접속시킴으로써 핀 호환성을 유지하는 LSI 패키지를 제공할 수 있다.
또 청구항 3기재의 발명에 의하면,
핀 호환성이 유지되는 페이스 업 타입의 BGA 패키지를 제공할 수 있다.
또 청수항 4항의 발명에 의하면,
패키지 기판상의 리드 패드의 위치에 관계없이, 핀 호환성을 유지하는 LSI 패키지의 인너리드 배선방법을 제공할 수 있다.
또 청구항 5기재의 발명에 의하면,
탑재하는 칩 사이즈가 축소화되어 패키지 기판상에서의 인너리드의 배선 스페이스가 없는 LSI 패키지가 핀 호환성을 갖게 하는 인너리드 배선방법을 제공할 수 있다.

Claims (5)

  1. 칩과, 복수의 단자 및 상기 칩과 본딩 와이어로 접속되는 복수의 리드 패드가 설치된 패키지 기판을 구비하고, 상기 복수의 리드 패드와 상기 복수의 단자가 상기 패키지 기판면상의 인너리드에 의해 접속되는 LSI 패키지에 있어서,
    상기 복수의 단자는 상기 칩과 외부와의 전기적 접속에 불필요한, 대응하는 리드 패드에 인너리드에 의해 접속되지 않는 비접속 단자를 포함하고, 상기 비접속 단자는, 상기 패키지 기판상에서 상기 리드 패드의 위치에 관계없이 소정의 위치에 있는 것을 특징으로 하는 LSI 패키지.
  2. 제 1항에 있어서,
    상기 복수 단자의 일부는, 상기 비접속 단자를 거쳐서 대응하는 리드 패드에 상기 인너리드에 의해 접속되는 것을 특징으로 하는 LSI 패키지.
  3. 제 1항 또는 제 2항에 기재된 LSI 패키지는 페이스 업 타입의 BGA 패키지인 것을 특징으로 하는 LSI 패키지.
  4. 칩과, 복수의 단자 및 상기 칩과 본딩 와이어로 접속되는 복수의 리드 패드가 설치된 패키지 기판을 구비하고, 상기 복수의 리드 패드와 상기 복수의 단자가 상기 패키지 기판면상의 인너리드에 의해 접속되는 LSI 패키지의 인너리드 배선 방법에 있어서,
    상기 패키지 기판상에서의 상기 리드 패드의 위치에 관계없이 소정의 위치에 있는, 상기 칩과 외부와의 전기적 접속에 불필요한 단자를, 대응하는 리드 패드에 접속되지 않는 비접속 단자로 하는 비접속 단자 결정 공정과,
    상기 비접속 단자 결정 공정 후, 상기 비접속 단자 이외의 단자와 대응하는 리드 패드를 상기 인너리드에 의해 접속하는 인너리드 배선 공정을 구비하는 것을 특징으로 하는 인너리드 배선 방법.
  5. 제 4항에 있어서,
    상기 인너리드를 배선할 스페이스가 없는 단자에 대해서, 상기 비접속 단자를 거쳐서 대응하는 리드 패드에 상기 인너리드로 접속시키는 비접속 단자 접속 공정을 더 구비하는 것을 특징으로 하는 인너리드 배선 방법.
KR1019990010470A 1998-08-11 1999-03-26 Ｌｓｉ 패키지 및 그 인너리드 배선방법 KR100349561B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-227231 1998-08-11
JP10227231A JP2000058704A (ja) 1998-08-11 1998-08-11 Ｌｓｉパッケージ及びそのインナーリード配線方法

Publications (2)

Publication Number Publication Date
KR20000016840A KR20000016840A (ko) 2000-03-25
KR100349561B1 true KR100349561B1 (ko) 2002-08-21

Family

ID=16857574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010470A KR100349561B1 (ko) 1998-08-11 1999-03-26 Ｌｓｉ 패키지 및 그 인너리드 배선방법

Country Status (3)

Country Link
US (1) US6281580B1 (ko)
JP (1) JP2000058704A (ko)
KR (1) KR100349561B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437227C (zh) * 2004-03-16 2008-11-26 统宝光电股份有限公司 显示面板、接合垫与其制造方法以及接合垫阵列
JP5739705B2 (ja) * 2011-03-28 2015-06-24 株式会社東芝 半導体モジュール、電子機器及び状態判定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870062A (ja) * 1994-08-30 1996-03-12 Matsushita Electric Ind Co Ltd 電子部品
JPH08125051A (ja) * 1994-10-27 1996-05-17 Hitachi Ltd 半導体装置
KR970024035A (ko) * 1995-10-19 1997-05-30 문정환 더미볼을 이용한 비지에이(bga) 패키지 및 그 보수방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870062A (ja) * 1994-08-30 1996-03-12 Matsushita Electric Ind Co Ltd 電子部品
JPH08125051A (ja) * 1994-10-27 1996-05-17 Hitachi Ltd 半導体装置
KR970024035A (ko) * 1995-10-19 1997-05-30 문정환 더미볼을 이용한 비지에이(bga) 패키지 및 그 보수방법

Also Published As

Publication number Publication date
KR20000016840A (ko) 2000-03-25
US6281580B1 (en) 2001-08-28
JP2000058704A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
US6815251B1 (en) High density modularity for IC's
KR100266637B1 (ko) 적층형볼그리드어레이반도체패키지및그의제조방법
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
JP2007027287A (ja) 半導体装置およびその製造方法
KR100400032B1 (ko) 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6566761B1 (en) Electronic device package with high speed signal interconnect between die pad and external substrate pad
US7449364B2 (en) Device and method for including passive components in a chip scale package
KR20040083192A (ko) 솔더 볼 패키지
US5849609A (en) Semiconductor package and a method of manufacturing thereof
KR100349561B1 (ko) Ｌｓｉ 패키지 및 그 인너리드 배선방법
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH1197827A (ja) プリント配線基板および電子部品が実装されたプリント配線基板
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR200231862Y1 (ko) 반도체 패키지
JP2901518B2 (ja) マルチチップ半導体装置
JPH03228356A (ja) Ｉｃパッケージ
KR100639947B1 (ko) 인쇄회로기판과 그 제조 방법
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
KR0145769B1 (ko) 반도체 패키지 및 그 제조방법
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법
KR19980021180A (ko) 양면 실장용 bga 패키지의 제조 방법
KR19990061323A (ko) 반도체 패키지
JPH088298A (ja) 電子部品実装体及び端子配列変換基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee