KR19990055508A - 에리어 어레이 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 에리어 어레이 패키지 및 그 제조방법에 관한 것으로, 상면에 칩패드가 형성되는 반도체 칩과, 내부에 회로선이 내설되는 상부베이스와, 그 상부베이스의 상면에 전도성 접착제로 고정 부착되는 빔리드와, 그 빔리드의 일단부 저면에 형성되는 범프와, 상기 반도체 칩이 접착제로 상면 중앙에 부착되며 상기 회로선과 접촉되도록 다수개의 패턴이 내설된 서브스트레이트와, 상기 반도체 칩과 빔리드를 보호하기 위해 에폭시로 이루어진 몰딩부와, 상기 서브스트레이트의 저면에 부착되어 외부와의 전기적인 연결단자를 이루는 솔더볼로 구성되는 것을 특징으로 하는 에리어 어레이 패키지가 제공됨으로써, 제조공정을 단순화하여 생산성을 향상시킬 수 있고, 적층 가능하도록 구성하여 패키지의 고집적화를 구현할 수 있으며, 열방출이 용이한 효과가 있다.

Description

에리어 어레이 패키지 및 그 제조방법

본 발명은 에리어 어레이 패키지에 관한 것으로, 특히 제조공정을 단순화하고 열방출을 용이하게 할 수 있는 에리어 어레이 패키지 및 그 제조방법에 관한 것이다.

최근들어 반도체 기술의 급격한 발전으로 주어진 면적내에 보다 많은 갯수의 칩(CHIP)을 내장하기 위한 노력을 기울이고 있는 바, 그 일예로서 반도체 칩에 범프를 이용하여 다수개의 인너리드를 각각 부착하고, 그 부착된 인너리드를 다른 인너리드에 용접하여 반도체 패키지를 고집적화하는 방법의 적층형 패키지가 소개되고 있다.

일반적인 에리어 어레이 패키지의 일종으로 일정공간에서 다수개의 솔더볼(SOLDER BALL)을 부착하여 외부단자로 이용하는 비지에이 패키지(BALL GRID ARRAY PACKAGE)가 소개되고 있다.

이와 같은 일반적인 비지에이 패키지는 주어진 면적에서 다핀을 실현할 수 있기 때문에 널리 이용되고 있으며, 비지에이 패키지는 외부단자의 길이가 짧아서 외부의 충격으로부터 휨발생이 방지되고, 전기적인 신호의 전달이 용이하며, 아울러 마더보드(MOTHER BOARD)에 패키지를 실장시 노(FURNACE)에서 일시에 리플로우(REFLOW)시켜서 실장함으로서 실장시 시간이 절감되는 장점이 있다.

도 1은 일반적인 볼 그리드 어레이 패키지(BALL GRID ARRAY PACKAGE; 이하, 비지에이 패키지로 통칭함)를 보인 단면도로서, 이에 도시된 바와 같이, 일반적인 비지에이 패키지는 다층회로기판인 서브스트레이트(SUBSTRATE)(1)의 상면에 접착제(2)를 이용하여 고정 부착되는 반도체 칩(CHIP)(3)과, 그 반도체 칩(3)의 상면에 형성된 다수개의 칩패드(CHIP PAD)(3a)와 상기 서브스트레이트(1)의 상면에 형성된 패턴(미도시)을 각각 연결하는 금속와이어(4)와, 상기 칩(3), 금속와이어(4)를 감싸도록 서브스트레이트(1)의 상면에 에폭시로 몰딩되어 형성되는 몰딩부(5)와, 상기 서브스트레이트(1)의 하면에 부착되며 외부로의 전기적인 연결단자가 되는 다수개의 솔더볼(SOLDER BALL)(6)고 구성되어 있다.

상기와 같이 구성된 종래 볼 그리드 어레이 패키지의 제조방법을 설명하면 다음과 같다.

먼저, 웨이퍼 상태에서 소잉(SAWING)작업을 진행하여 반도체 칩(3)을 낱개로 분리하고, 그 반도체 칩(3)을 서브스트레이트(1)의 상면 중앙에 접착제(2)로 고정 부착하며, 상기 반도체 칩(3)의 상면에 형성된 다수개의 칩패드(3a)와 상기 서브스트레이트(1)의 상면에 형성된 패턴리드(미도시)를 각각 금속와이어(4)로 연결하는 와이어본딩작업을 실시하고, 상기 칩(3), 금속와이어(4)를 감싸도록 서브스트레이트(1)의 상면에 에폭시로 몰딩부(5)를 형성하며, 상기 서브스트레이트(1)의 하면에 외부로의 전기적인 연결단자인 다수개의 솔더볼(6)을 부착하여 패키지를 완성한다.

그러나, 상기와 같은 종래 기술은 와이어본딩과 트리밍 그리고 포밍 등 패키지를 제조하기 위한 공정이 복잡하여 생산성에 한계가 있고, 적층형 패키지를 구현하기 어려워 고집적화하는데 한계가 발생하는 문제점이 있었다.

따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 종래의 와이어본딩 및 트리밍/포밍 공정을 삭제하여 제조공정을 단순화하여 생산성을 향상시키고, 적층 가능하도록 구성하여 패키지의 고집적화를 구현할 수 있는 에리어 어레이 패키지를 제공하는데 그 목적이 있다.

도 1은 일반적인 볼그리드어레이(BGA) 패키지를 보인 단면도.

도 2는 본 발명에 의한 에리어 어레이 패키지를 보인 단면도.

도 3a 내지 3d는 본 발명에 의한 에리어 어레이 패키지의 제조공정을 순차적으로 보인 단면도.

도 4a 내지 4d는 본 발명에 의한 다른 실시예의 제조방법을 순차적으로 보인 단면도.

도 5는 본 발명에 의한 적층구조를 보인 단면도.

<도면의 주요부분에 대한 부호의 설명>

10 : 상부베이스 11 : 회로선

12 : 빔리드 13 : 범프

14 : 전도성 접착제 20 : 반도체 칩

30 : 서브스트레이트 31 : 패턴

32 : 안착부 33 : 몰딩부

34 : 절연성 접착제 35 : 솔더볼

상기와 같은 본 발명의 목적을 달성하기 위하여, 상면에 칩패드가 형성되는 반도체 칩과, 내부에 회로선이 내설되는 상부베이스와, 그 상부베이스의 상면에 전도성 접착제로 고정 부착되는 빔리드와, 그 빔리드의 일단부 저면에 형성되는 범프와, 상기 반도체 칩이 접착제로 상면 중앙에 부착되며 상기 회로선과 접촉되도록 다수개의 패턴이 내설된 서브스트레이트와, 상기 반도체 칩과 빔리드를 보호하기 위해 에폭시로 이루어진 몰딩부와, 상기 서브스트레이트의 저면에 부착되어 외부와의 전기적인 연결단자를 이루는 솔더볼로 구성되는 것을 특징으로 하는 에리어 어레이 패키지가 제공된다.

그리고 상기 에리어 어레이 패키지는 상부베이스의 상면에 접착테이프로 범프가 형성된 빔리드를 부착하는 빔리드본딩단계와, 패턴이 내설된 서브스트레이트에 반도체 칩을 고정 접착하는 다이본딩단계와, 상기 서브스트레이트에 상부베이스를 부착하여 반도체 칩에 형성된 칩 패드에 상부베이스에 부착된 빔리드의 범프를 접촉시키는 범프본딩단계와, 상기 반도체 칩과 빔리드를 보호하기 위해서 서브스트레이트 상면의 일정 면적을 액상의 에폭시 수지로 채우는 몰딩단계와, 상기 상부베이스에 부착된 빔리드의 상면 및 서브스트레이트에 내설되어 있는 다수개의 패턴의 하단부에 외부연결단자로 이용되는 솔더볼을 각각 부착하는 솔더볼마운팅단계로 이루어지는 것을 특징으로 하는 에리어 어레이 패키지의 제조방법에 의해 제조된다.

이하, 본 발명에 의한 적층형 패키지의 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다.

도 2는 본 발명에 의한 에리어 어레이 패키지의 구조를 보인 종단면도로서, 이에 도시된 바와 같이, 본 발명의 에리어 어레이 패키지는 내부에 회로선이 내설되는 상부베이스(10)와, 상면에 다수개의 칩패드(20a)가 형성된 반도체 칩(20)과, 상기 상부베이스(10) 및 반도체 칩(20)이 부착되는 서브스트레이트(30)로 구성된다.

상기 상부베이스(10)에는 일정 간격으로 다수개의 회로선(11)이 형성되고, 상기 상부베이스(10)의 상면에는 빔리드(12)의 일측 단부의 저면에 범프(13)를 형성하여 상기 회로선(11)의 내측으로 위치시키고, 그 타측 단부의 저면에는 전도성 접착제(14)로 상기 상부베이스(10)에 고정 부착한다.

그리고 상기 상부베이스(10)과 접착제(미도시)로 접착 고정되며 상기 회로선(11)과 접촉되도록 다수개의 패턴(31)이 형성된 도전성 또는 비도전성 재료의 서브스트레이트(30)는 다수개의 패턴이 내설되어 있는 다층회로기판으로서, 그 서브스트레이트(30)의 상면 중앙에는 일저 깊이의 장방형 안착부(32)를 형성하고, 그 안착부(32)의 상면에는 칩패드(미도시)가 부착된 반도체 칩(20)을 접착하며, 상기 서브스트레이트의 하면에는 패턴(31)의 하단부에 각각 연결되도록 솔더볼(35)을 부착한다.

그리고 상기 반도체 칩(20)의 상면에 형성된 칩 패드와 상기 상부베이스(10)에 부착된 빔리드(12)의 범프(13)는 서로 접촉되며, 상기 반도체 칩(20)과 빔리드(12)를 보호하기 위해 상기 서브스트레이트(30) 상면의 일정 면적을 에폭시 수지로 몰딩하여 몰딩부(33)를 형성한다.

상기와 같이 구성된 본 발명에 의한 적층형 패키지의 제조방법을 설명하면 다음과 같다.

우선, 일정 간격으로 회로선(11)이 형성된 상부베이스(10)의 상면에 접착테이프(14)로 범프(13)가 형성된 복수개의 빔리드(12)를 부착하는 빔리드본딩공정을 진행한다.

그리고 패턴(31)이 형성된 도전성 또는 비도전성으로 이루어진 서브스트레이트(30)의 중앙에 소정의 안착홈(32)을 형성하고, 그 안착홈(32)에 절연성 접착제(34)를 이용하여 반도체 칩(20)을 고정 접착하는 다이본딩공정을 진행한다.

그리고 상기 서브스트레이트(30)에 상부베이스(10)를 부착하여 반도체 칩(20)에 형성된 칩 패드에 상부베이스(10)에 부착된 빔리드(12)의 끝단에 형성된 범프(13)를 접촉시키고, 상기 반도체 칩(20)과 빔리드(12)를 보호하기 위해 서브스트레이트(30) 상면의 일정 면적을 액상의 에폭시 수지로 채운 후, 일정시간 경과된 후에 경화시키는 몰딩공정을 진행한다.

그후, 상기 상부베이스(10)에 부착된 빔리드(12)의 상면 및 서브스트레이트(30)에 내설되어 있는 다수개의 패턴(31)의 하단부에 외부연결단자로 이용되는 솔더볼(35)을 각각 부착하는 솔더볼마운팅(SOLDER BALL MOUNTING)공정을 실시하여 패키지를 완성한다.

한편, 도 7 내지 도 9는 본 발명에 의한 다른 실시예를 보인 것으로, 본 발명의 다른 실시예는 상부베이스 및 하부베이스가 일체로 형성되는 것을 제외한 일반적인 구성은 제 1실시예와 동일하다.

즉, 제 1실시예의 상부베이스 및 하부베이스가 일체로 형성된 서브스트레이트(10')와, 상기 서브스트레이트(10')의 상면 중앙에 부착되는 반도체 칩(20)과, 상기 서브스트레이트(10')의 양측 상면에 전도성 접착제(12)로 부착되어 상기 반도체 칩(20)의 패드에 연결 접촉하는 다수개의 빔리드(13)와, 상기 반도체 칩(20)과 빔리드(13)를 보호하기 위한 에폭시 수지의 몰딩부(14)와, 상기 서브스트레이트(10)의 패턴(11)이 내설된 부위에 부착되는 다수개의 솔더볼(15)로 구성된다.

상기와 같이 구성된 본 발명의 다른 실시예의 제조방법을 설명하면 다음과 같다.

서브스트레이트(10')의 안착홈에 반도체 칩(20)을 장착하는 다이본딩을 진행하고, 상기 서브스트레이트(10')의 상면에 다수개의 빔리드(13')를 부착하는 빔리드본딩 공정을 진행하여 그 빔리드(13')의 끝단에 형성된 범프(13'a)를 반도체 칩(20)의 패드에 접촉시키는 리드본딩을 진행하며, 상기 반도체 칩(20)과 빔리드(13')의 일정 면적에 에폭시 수지로 채운 후 경화시키는 몰딩공정을 진행하고, 그후 다수개의 패턴(11')이 내설된 서브스트레이트(10')의 저면에 솔더볼(15')을 각각 부착하는 솔더볼마운팅공정을 진행함으로써 에리어 어레이 패키지의 제조가 완성된다.

한편, 도 5에 도시된 바와 같이 본 발명에 의한 제 1실시예 및 제 2실시예는 상기 서브스트레이트(제 1실시예에서는 상부베이스)(10')의 빔리드(13') 상면에 동일한 방법으로 제조된 다른 단품패키지의 서브스트레이트 저면의 솔더볼을 얹어 놓는 방식의 적층이 가능함으로써, 패키지의 고집적화를 구현할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 적층형 패키지는 제조공정을 단순화하여 생산성을 향상시킬 수 있고, 적층 가능하도록 구성하여 패키지의 고집적화를 구현할 수 있으며, 열방출이 용이한 효과가 있다.

Claims (4)

1. 상면에 칩패드가 형성되는 반도체 칩과, 내부에 회로선이 내설되는 상부베이스와, 그 상부베이스의 상면에 전도성 접착제로 고정 부착되는 빔리드와, 그 빔리드의 일단부 저면에 형성되는 범프와, 상기 반도체 칩이 접착제로 상면 중앙에 부착되며 상기 회로선과 접촉되도록 다수개의 패턴이 내설된 서브스트레이트와, 상기 반도체 칩과 빔리드를 보호하기 위해 에폭시로 이루어진 몰딩부와, 상기 서브스트레이트의 저면에 부착되어 외부와의 전기적인 연결단자를 이루는 솔더볼로 구성되는 것을 특징으로 하는 에리어 어레이 패키지.
2. 상부베이스의 상면에 접착테이프로 범프가 형성된 빔리드를 부착하는 빔리드본딩단계와, 패턴이 내설된 서브스트레이트에 반도체 칩을 고정 접착하는 다이본딩단계와, 상기 서브스트레이트에 상부베이스를 부착하여 반도체 칩에 형성된 칩 패드에 상부베이스에 부착된 빔리드의 범프를 접촉시키는 범프본딩단계와, 상기 반도체 칩과 빔리드를 보호하기 위해 서브스트레이트 상면의 일정 면적을 액상의 에폭시 수지로 채우는 몰딩단계와, 상기 상부베이스에 부착된 빔리드의 상면 및 서브스트레이트에 내설되어 있는 다수개의 패턴의 하단부에 외부연결단자로 이용되는 솔더볼을 각각 부착하는 솔더볼마운팅단계로 이루어지는 것을 특징으로 하는 에리어 어레이 패키지의 제조방법.
3. 서브스트레이트와, 상기 서브스트레이트의 상면 중앙에 부착된 반도체 칩과, 상기 서브스트레이트의 양측 상면에 전도성 접착제로 부착되어 상기 반도체 칩의 패드에 연결 접촉되는 다수개의 빔리드와, 상기 반도체 칩과 빔리드를 보호하기 위한 에폭시 수지의 몰딩부와, 상기 서브스트레이트의 저면에 부착되는 솔더볼로 구성되는 것을 특징으로 하는 에리어 어레이 패키지.
4. 서브스트레이트에 반도체 칩을 장착하는 다이본딩단계와, 상기 서브스트레이트의 상면에 다수개의 빔프가 부착된 빔리드를 부착하는 빔리드본딩단계와, 그 빔리드의 끝단에 형성된 범프를 상기 반도체 칩의 패드에 접촉시키는 리드본딩단계와, 상기 반도체 칩과 빔리드의 일정 면적에 에폭시 수지로 채운 후 경화시키는 몰딩단계와, 상기 서브스트레이트의 저면에 솔더볼을 부착하는 솔더볼마운팅단계로 이루어지는 것을 특징으로 하는 에리어 어레이 패키지의 제조방법.