KR100351922B1 - 반도체 패키지 및 그의 제조 방법 - Google Patents

반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100351922B1
KR100351922B1 KR1019990041559A KR19990041559A KR100351922B1 KR 100351922 B1 KR100351922 B1 KR 100351922B1 KR 1019990041559 A KR1019990041559 A KR 1019990041559A KR 19990041559 A KR19990041559 A KR 19990041559A KR 100351922 B1 KR100351922 B1 KR 100351922B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor
opening
connection means
Prior art date
Application number
KR1019990041559A
Other languages
English (en)
Other versions
KR20010028992A (ko
Inventor
신정환
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019990041559A priority Critical patent/KR100351922B1/ko
Publication of KR20010028992A publication Critical patent/KR20010028992A/ko
Application granted granted Critical
Publication of KR100351922B1 publication Critical patent/KR100351922B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 적층형 반도체 패키지에 관한 것으로, 특히 플립칩 본딩을 이용하여 하나의 패키지 내에 복수개의 반도체 칩을 구성하므로써 경박단소한 반도체 패키지 및 그의 제조 방법을 제공하도록 한 것이다.
이를 위한 본 발명의 실시예에 따른 반도체 패키지는 개구부가 형성된 기판, 상기 개구부내에 제 1 내부 연결 수단을 이용하여 부착된 제 1 반도체 칩, 상기 기판의 표면에 제 2 내부 연결 수단을 이용하여 부착된 제 2 반도체 칩, 상기 기판의 저면에 형성된 솔더 볼을 포함하여 이루어짐을 특징으로하고, 또한 그의 제조 방법은 기판의 개구부 표면에 제 1 내부 연결 수단을 형성하는 단계, 상기 제 1 내부 연결 수단상에 제 1 반도체 칩을 부착하는 단계, 상기 개구부를 제외한 기판의 표면상에 제 2 내부 연결 수단을 형성하는 단계, 상기 제 2 내부 연결 수단상에 제 2 반도체 칩을 부착하는 단계, 상기 제 2 반도체 칩을 포함한 기판의 소정부분을 봉지하는 단계, 상기 기판의 저면에 솔더 볼을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 패키지 및 그의 제조 방법{SEMICONDUCTOR PACKAGE AMD METHOD OF MANUFACTURING THE SAME}
본 발명은 적층형 반도체 패키지에 관한 것으로, 특히 플립칩 본딩(Flip chip bonding)을 이용하여 2 개 이상의 칩을 적층한 반도체 패키지 및 그의 제조 방법에 관한 것이다.
최근 반도체 집적회로 소자의 집적도 증가에 따라 점차 입출력 핀 수가 증가되고 있기 때문에 그 실장면적을 최소한으로 이룰 수 있도록 하는 패키지의 소형화가 더불어 요구되고 있다.
이에 따라 개발된 반도체 캐피지에는 BGA(Ball Grid Array) 패키지가 있고, 상기 BGA 패키지는 리드 프레임을 이용한 통상적인 반도체 패키지에 비하여 외부 기판에 실장될 때의 실장 면적이 대폭 축소될 수 있으며, 전기적 특성이 우수한 장점이 있다.
그리고 상기 BGA패키지는 반도체 칩과 외부 기판 간의 전기적 연결이 리드 프레임 대신에 회로 배선과 외부 연결 단자인 솔더볼(solder ball)이 형성된 회로 기판에 의하여 구현된다.
이로 인해 반도체 칩이 부착되는 회로 기판의 반대면에 외부 연결 단자들이 형성되므로, 종래의 반도체 패키지에 비하여 실장 면적이 감소된다.
한편 최근에는 반도체 칩의 용량을 확대하거나, 패키지의 크기 축소등의 목적으로 반도체 칩을 2개 이상 적층하여 하나의 패키지로 제조하는 기술이 증가하고 있다.
이하 첨부도면을 참조하여 일반적인 적층형 반도체 패키지에 대해 설명하면 다음과 같다.
도 1 은 종래기술에 따른 적층형 반도체 패키지의 구조 단면도로서, PCB 기판(1)의 표면에 접착부재로서 에폭시 수지(2)를 이용하여 부착된 제 1 반도체 칩(3)과, 상기 제 1 반도체 칩(3)의 상면에 접착부재로서 에폭시 수지(2a)를 이용하여 부착된 제 2 반도체칩(4)과, 상기 제 1, 2 반도체 칩(3,4)의 패드(도시 생략)에 연결된 와이어(5,6)와, 상기 반도체 칩들(3,4)을 외부 단자와 전기적으로 연결하기 위해 상기 PCB 기판(1)의 저면에 형성된 솔더볼(7)을 포함하여 구성된다.
그리고 상기 제 1, 2 반도체 칩(3,4)을 포함한 와이어(5,6)는 몰드재(8)에 의해 몰딩되어 있고, 상기 제 2 반도체 칩(4)은 상기 제 1 반도체 칩(3)보다 일정폭 작은 칩을 이용하여 접착부재에 의해 적층한다.
상기와 같이 형성된 반도체 패키지의 제조 방법을 설명하면, 먼저 회로 패턴이 형성된 PCB 기판(1)상에 접착부재로서 에폭시 수지(2)를 이용하여 제 1 반도체 칩(3)을 부착한다.
이어 상기 제 1 반도체 칩(3)상에 에폭시 수지(2a)를 이용하여 제 2 반도체 칩(4)을 부착하고, 상기 PCB 기판(1)의 와이어 본딩부(도시 생략)와 상기 반도체 칩들(3,4)의 표면에 구성된 칩패드(도시 생략), 즉 본딩 패드를 전기적으로 연결하도록 와이어 (5,6) 본딩을 실시한다.
그리고 상기 반도체 칩들(3,4)이 외부 단자와 전기적으로 연결되도록 상기 기판(1)의 저면에 다수개의 솔더볼(7)을 형성한다.
이처럼 종래기술에 따른 반도체 패키지의 제조 방법은 PCB 기판(1)상에 복수개의 칩들(3,4)을 접착부재를 이용하여 한 패키지내에 적층한다.
그러나 상기와 같은 종래기술의 반도체 패키지 및 그의 제조 방법은 다수의 반도체 칩을 적층하게 되면 패키지의 메모리 용량은 증가하는 반면, 패키지의 높이가 증가하는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 특히 플립칩 본딩을 이용하여 하나의 패키지 내에 복수개의 반도체 칩을 구성하므로써 패키지 내 메모리 용량을 증가시키고 경박단소한 반도체 패키지 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체 패키지의 수직 단면도
도 2 는 본 발명의 제 1 실시예에 따른 반도체 패키지의 수직 단면도
도 3a 내지 도 3c 는 도 2 에 따른 제조 공정 단면도
도 4 는 본 발명의 제 2 실시예에 따른 반도체 패키지의 수직 단면도
도 5 는 본 발명의 제 3 실시예에 따른 반도체 패키지의 수직 단면도
도면의 주요 부분에 대한 부호의 설명
21 : PCB 22 : 제 1 반도체 칩
23,23a : 제 1, 2 볼 범프 24 : 제 2 반도체 칩
25 : 솔더 볼
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는 개구부가 형성된 기판, 상기 개구부내에 제 1 내부 연결 수단을 이용하여 부착된 제 1 반도체 칩, 상기 기판의 표면에 제 2 내부 연결 수단을 이용하여 부착된 제 2 반도체 칩, 상기 기판의 저면에 형성된 솔더 볼을 포함하여 이루어지고 또한 그의 제조 방법은 기판의 개구부 표면에 제 1 내부 연결 수단을 형성하는 단계, 상기 제 1 내부 연결 수단상에 제 1 반도체 칩을 부착하는 단계, 상기 개구부를 제외한 기판의 표면상에 제 2 내부 연결 수단을 형성하는 단계, 상기 제 2 내부 연결 수단상에 제 2 반도체 칩을 부착하는 단계, 상기 제 2 반도체 칩을 포함한 기판의 소정부분을 봉지하는 단계, 상기 기판의 저면에 솔더 볼을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하 본 발명의 실시예에 따른 반도체 패키지 및 그의 제조 방법에 대해서 첨부도면을 참조하여 설명하면 다음과 같다.
도 2 는 본 발명의 제 1 실시예에 따른 반도체 패키지의 구조 단면도이고, 도 3a 내지 도 3c 는 도 2 에 따른 제조 공정 단면도이다.
그리고, 도 4 는 본 발명의 제 2 실시예에 따른 반도체 패키지의 구조 단면도이며, 도 5 는 본 발명의 제 3 실시예에 따른 반도체 패키지의 구조 단면도이다.
즉 본 발명의 실시예에 따른 반도체 패키지는 칩의 패드와 기판의 본딩 영역을 전도성 범프를 이용하여 전기적으로 연결한다.
도 2 에 도시된 바와 같이, PCB기판(21)의 개구부(A) 내에 제 1 반도체 칩 (22)이 부착되어 있다.
이 때 상기 제 1 반도체 칩(22)의 저면에 플립칩 본딩을 이용하여 형성된 다수개의 제 1 볼 범프(23)가 PCB(21)에 부착되어, 상기 제 1 반도체 칩(22)이 PCB (21)를 통해 외부 단자와 전기적으로 연결되도록 한다.
이어 상기 PCB(21)의 저면에는 다수의 솔더볼(25)이 융착된 상태로 연결되어 반도체 패키지를 마더 보드(mother board)와 같은 외부 단자와 전기적으로 연결될 수 있도록 한다.
또한 상기 제 1 반도체 칩(22)의 상면에 상기 제 1 반도체 칩(22)보다 크기가 더 큰 제 2 반도체 칩(24)이 부착되어 있고, 상기 제 2 반도체 칩(24)은 제 1 반도체 칩(22)이 형성된 개구부(A)를 제외한 PCB(21)의 표면에 제 2 볼 범프(23a)를 이용하여 부착된다.
여기서 상기 제 1, 2 볼 범프(23,23a)는 플립 칩 범프(flip chip bump)이고, 상기 제 1 ,2 반도체 칩(22,24)이 PCB(21)를 통해 외부 단자와 전기적으로 연결되도록 한다.
여기서 상기 제 1 반도체 칩(22)을 포함한 개구부(A)는 봉지재에 의해 봉지되어 있고, 상기 제 2 반도체 칩(24)을 포함한 PCB(21)의 상면 일정 부분은 수지 봉지재(26)에 의해 봉지되어 있다.
또한 상기 제 1 볼 범프(23)에 부착된 제 1 반도체 칩(22)의 높이는 상기 제 2 볼 범프(23a)의 높이를 벗어나지 않는다.
즉 상기 제 2 반도체 칩(24)은 먼저 부착된 제 1 반도체 칩(22)에 의해 제한을 받지 않는다.
전술한 바와 같은 반도체 패키지의 제조 방법에 대해 첨부도면 도 3a 내지 도 3c를 참조하여 설명하면 다음과 같다.
도 3a 에 도시된 바와 같이, PCB기판(21)의 개구부(A)의 표면에 플립칩 본딩(flip chip bonding)을 이용하여 다수개의 도전성 제 1 내부 연결 수단 즉 제 1 볼 범프(23)를 형성한다.
도 3b 에 도시된 바와 같이, 상기 개구부(A)의 표면에 형성된 제 1 볼 범프 (23)상에 제 1 반도체 칩(22)을 부착한다.
여기서 상기 제 1 볼 범프(23)를 포함한 제 1 반도체 칩(22)의 두께는 상기 개구부(A)의 깊이와 동일하거나 더 작다.
이어 상기 제 1 반도체 칩(22)이 형성된 개구부내에 수지 봉지재를 봉지한다.
이어 상기 제 1 반도체 칩(22)이 구성된 개구부(A)를 제외한 PCB(21)의 표면에 제 2 내부 연결 수단 즉, 다수개의 제 2 볼 범프(23a)를 형성한다.
이 때 상기 제 2 볼 범프(23a)는 제 1 반도체 칩(22)과 부착된 제 1 볼범프(23)의 직경이 동일하다.
도 3c 에 도시된 바와 같이, 상기 제 2 볼 범프(23a) 상에 제 2 반도체 칩 (24)을 부착하고, 상기 제 2 반도체 칩(24)을 포함한 PCB(21)의 일정 부분을 몰드재(26)를 이용하여 몰드한다.
이어 상기 PCB(21)의 저면에 상기 제 1, 2 반도체 칩(22,24)의 표면에 부착된 제 1, 2 볼 범프(23,23a)가 외부 단자와 전기적으로 연결되도록 다수개의 솔더 볼(25)을 형성한다.
전술한 바와 같이, 본 발명의 제 1 실시예에 따른 반도체 패키지는 PCB의 일정부분을 식각하여 개구부를 형성하고, 상기 개구부내에 하나의 반도체 칩을 구성하므로써 완성된 패키지의 크기에 있어서 개구부만큼의 두께 여유를 증가시킬 수 있음은 이해 가능하다.
도 4 는 본 발명의 제 2 실시예에 따른 반도체 패키지의 구조 단면도로서, 일정 폭과 깊이를 갖는 개구부가 형성된 PCB(31)의 저면에 제 1 반도체 칩(32)이 형성된다.
또한 상기 제 1 반도체 칩(32)의 상면(도면의 상측)에 플립칩 본딩을 이용하여 형성된 다수개의 도전성 볼 범프(33)가 부착되어 PCB(31)에 연결되고, 상기 제 1 반도체 칩(32)을 포함한 개구부는 수지 봉지재(36)에 의해 봉지되어 있다.
그리고 상기 PCB(31)의 상면에 상기 제 1 반도체 칩(32)보다 일정 폭 더 큰 제 2 반도체 칩(34)이 플립칩 본딩을 이용하여 형성된 다수개의 도전성 볼 범프 (33a)에 의해 상기 PCB(31)에 부착되어 있다.
또한 상기 제 2 반도체 칩(34)을 포함한 PCB(31)의 일정 부분은 수지 봉지재 (35)에 의해 몰딩되어 있다.
한편 상기 제 1 반도체 칩(32)이 형성된 PCB(31)의 저면에는 상기 제 1, 2 반도체 칩(32,34)이 외부 단자와 전기적으로 연결되도록 다수개의 솔더 볼(37)이 형성되어 있다.
이 때 상기 솔더볼(37)은 상기 제 1 반도체 칩(32)이 봉지된 봉지재(36)의 높이보다 더 높게 형성된다.
도 5 는 본 발명의 제 3 실시예에 따른 반도체 패키지의 구조 단면도로서, PCB(41)의 저면 내에 형성된 개구부에 제 1 반도체 칩(42)이 형성되어 있다.
그리고 상기 제 1 반도체 칩(42)의 상면에 플립칩 본딩을 이용하여 형성된 다수개의 볼 범프(43)가 부착되어 PCB(41)에 연결되고, 상기 제 1 반도체 칩(42)은 수지 봉지재(44)에 의해 봉지되어 있다.
그리고 상기 PCB(41)의 상면에 상기 제 1 반도체 칩(42)보다 일정 폭 더 큰 제 2 반도체 칩(46)이 PCB(41)에 접착부재로서 에폭시 수지(45)를 이용하여 부착되어 있다.
그리고 상기 제 2 반도체 칩(46)을 상기 제 1 반도체 칩(42)과 외부 단자와 전기적으로 연결하기 위해 상기 PCB(41)의 상면에 와이어 본딩부(도시 생략)가 형성되어 있다.
또한 상기 제 2 반도체 칩(46)은 PCB(41)의 표면에 형성된 와이어 본딩부와 와이어(47)로 연결되어 있으며. 상기 제 2 반도체 칩(46)과 와이어 본딩부는 와이어(47)를 포함하여 수지 봉지재(48)에 의해 봉지되어 있다.
여기서 상기 PCB(41)의 저면에 다수개의 솔더볼(48)이 부착되어 있고, 상기 제 1 반도체 칩(42)을 봉지한 봉지재(44)의 높이는 상기 솔더볼(48) 직경의 2/3이상을 넘지 않는다.
이상과 같이 본 발명에 따른 반도체 패키지 및 그의 제조 방법은 개구부가 형성된 PCB 내에 반도체 칩을 구성할 수 있으므로 경박단소한 패키지를 구현할 수 있으며, 대용량 패키지 생산을 위한 몰딩 공정등 패키지 제조 공정을 단순화할 수 있는 효과가 있다.

Claims (7)

  1. 개구부가 형성된 기판,
    상기 개구부내에 제 1 내부 연결 수단을 이용하여 부착된 제 1 반도체 칩,
    상기 기판의 표면에 제 2 내부 연결 수단을 이용하여 부착된 제 2 반도체 칩,
    상기 기판의 저면에 형성된 솔더 볼을 포함하여 이루어짐을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1, 2 내부 연결 수단은 플립칩 범프인것을 특징으로 하는 반도체 패키지.
  3. 기판의 개구부 표면에 제 1 내부 연결 수단을 형성하는 단계,
    상기 제 1 내부 연결 수단상에 제 1 반도체 칩을 부착하는 단계,
    상기 개구부를 제외한 기판의 표면상에 제 2 내부 연결 수단을 형성하는 단계,
    상기 제 2 내부 연결 수단상에 제 2 반도체 칩을 부착하는 단계,
    상기 제 2 반도체 칩을 포함한 기판의 소정부분을 봉지하는 단계,
    상기 기판의 저면에 솔더 볼을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제 3 항에 있어서,
    상기 개구부는 상기 기판의 저면에 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 3 항에 있어서,
    상기 제 2 반도체 칩은 상기 개구부를 제외한 기판의 표면에 부착되는 것을특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 3 항에 있어서,
    상기 제 2 반도체 칩은 상기 개구부가 형성된 기판의 타면에 부착되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제 3 항에 있어서,
    상기 개구부는 상기 기판의 저면에 상기 제 1 반도체 칩을 포함하여 봉지되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1019990041559A 1999-09-28 1999-09-28 반도체 패키지 및 그의 제조 방법 KR100351922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990041559A KR100351922B1 (ko) 1999-09-28 1999-09-28 반도체 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990041559A KR100351922B1 (ko) 1999-09-28 1999-09-28 반도체 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010028992A KR20010028992A (ko) 2001-04-06
KR100351922B1 true KR100351922B1 (ko) 2002-09-12

Family

ID=19613066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041559A KR100351922B1 (ko) 1999-09-28 1999-09-28 반도체 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100351922B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444175B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 볼그리드 어레이 적층칩 패키지
KR100817091B1 (ko) * 2007-03-02 2008-03-26 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
KR101247342B1 (ko) * 2011-09-30 2013-03-26 에스티에스반도체통신 주식회사 패키지 온 패키지 제조방법
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들

Also Published As

Publication number Publication date
KR20010028992A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6984544B2 (en) Die to die connection method and assemblies and packages including dice so connected
KR100260997B1 (ko) 반도체패키지
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20090045497A1 (en) Semiconductor device and method of manufacturing the same
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR20030018204A (ko) 스페이서를 갖는 멀티 칩 패키지
US20060284298A1 (en) Chip stack package having same length bonding leads
US20040188818A1 (en) Multi-chips module package
JP2001156251A (ja) 半導体装置
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법
KR100578660B1 (ko) 반도체 패키지의 구조 및 그 제조방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100788340B1 (ko) 반도체 패키지
KR100351925B1 (ko) 적층형 반도체 패키지
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR100359791B1 (ko) 단차부가 형성된 리드를 구비한 칩 적층형 반도체 패키지
KR100370851B1 (ko) 반도체패키지
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지
KR19990056764A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 18