KR100650770B1 - 플립 칩 더블 다이 패키지 - Google Patents

플립 칩 더블 다이 패키지 Download PDF

Info

Publication number
KR100650770B1
KR100650770B1 KR1020050119658A KR20050119658A KR100650770B1 KR 100650770 B1 KR100650770 B1 KR 100650770B1 KR 1020050119658 A KR1020050119658 A KR 1020050119658A KR 20050119658 A KR20050119658 A KR 20050119658A KR 100650770 B1 KR100650770 B1 KR 100650770B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
bump
pattern tape
chip
Prior art date
Application number
KR1020050119658A
Other languages
English (en)
Inventor
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050119658A priority Critical patent/KR100650770B1/ko
Application granted granted Critical
Publication of KR100650770B1 publication Critical patent/KR100650770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 칩의 센터 및 에지 부분 모두에 파워/그라운드 패드를 설치할 수 있어서 노이즈로 인한 오동작을 최소화할 수 있는 플립 칩 더블 다이 패키지를 개시한다. 개시된 본 발명의 플립 칩 더블 다이 패키지는, 상면에 배치된 본드핑거 및 하면에 배치된 볼랜드를 포함한 회로패턴이 형성된 기판; 상기 기판 상에 페이스-다운 타입으로 부착되며 센터 및 에지 부분 모두에 본딩패드가 형성된 제1반도체칩; 상기 제1반도체칩의 본딩패드와 기판의 본드핑거 사이에 개재되어 상기 제1반도체칩과 기판간 전기적 연결 및 물리적 연결이 이루어지도록 기능하는 제1범프; 상기 제1반도체칩 상에 부착되며 범프패드를 구비한 패턴 테이프; 상기 패턴 테이프 상에 페이스-다운 타입으로 부착되며 센터 및 에지 부분 모두에 본딩패드가 형성된 제2반도체칩; 상기 제2반도체칩의 본딩패드와 패턴 테이프의 범프패드 사이에 개재되어 상기 제2반도체칩과 패턴 테이프간 전기적 연결 및 물리적 연결이 이루어지도록 기능하는 제2범프; 상기 패턴 테이프의 범프패드와 기판의 본드핑거간을 전기적으로 연결시키는 본딩와이어; 및 상기 기판의 볼랜드에 부착된 솔더 볼;을 포함하는 것을 특징으로 한다.

Description

플립 칩 더블 다이 패키지{Flip chip double die package}
도 1은 종래의 더블 다이 패키지를 도시한 단면도.
도 2는 본 발명에 따른 플립 칩 더블 다이 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 기판 21a,21b,21c : 본드핑거
22 : 볼랜드 24 : 제1반도체칩
25 : 본딩패드 26 : 제1범프
27 : 제1봉지제 28 : 접착제
29 : 패턴 테이프 30 : 범프패드
32 : 제2반도체칩 33 : 본딩패드
34 : 제2범프 35 : 본딩와이어
36 : 제2봉지제 37 : 제3봉지제
38 : 솔더볼
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 칩의 센터 및 에 지 부분 모두에 파워/그라운드(Power/Ground) 패드를 설치할 수 있어서 노이즈로 인한 오동작을 최소화할 수 있는 플립 칩 더블 다이 패키지에 관한 것이다.
전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 칩 스택(chip stack) 기술이 제안되었다.
상기 칩 스택 기술은 적어도 2개 이상의 반도체칩을 수직으로 쌓아 올리는 것으로서, 이러한 칩 스택 기술을 이용한 패키지는 메모리 용량 증대는 물론 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점이 있다.
이하에서는 2개의 반도체칩을 스택하여 제작한 종래의 더블 다이 패키지(Double Die Package)를 도 1을 참조하여 설명하도록 한다.
도 1을 참조하면, 본드핑거(2a, 2b)와 볼랜드(3)를 포함한 회로패턴이 구비되고, 중앙부에 캐버티(cavity)를 구비한 기판(1)이 마련된다. 센터패드형의 제1반도체칩(4)이 접착제(6)에 의해 페이스-다운(face-down) 타입으로 상기 기판(1)의 상면에 부착된다. 상기 제1반도체칩(4)의 본딩패드(5)와 기판(1)의 제1본드핑거(2a)가 제1본딩와이어(7)에 의해 전기적으로 연결된다.
센터패드형의 제2반도체칩(8)이 접착제(10)에 의해 페이스-업(face-up) 타입으로 제1반도체칩(4) 상에 부착된다. 제2반도체칩(8)의 본딩패드(9)와 기판(1)의 제2본드핑거(2b)가 제2본딩와이어(11)에 의해 전기적으로 연결된다. 상기 제2본딩와이어(11)를 보호함과 아울러 이웃하는 와이어들간의 쇼트를 방지하기 위해 제2반도체칩(8) 상에 절연층(12)이 형성된다.
상기 제1및 제2반도체칩(4, 8)과 제2본딩와이어(11)를 포함한 기판(1)의 상부영역과 제1본딩와이어(7)를 포함한 기판(1)의 캐버티가 EMC로 이루어진 봉지제(13)에 의해 몰딩된다. 외부회로와의 전기적 연결을 이루는 솔더 볼(13)이 상기 기판(1) 저면의 볼랜드(3)에 부착된다.
그러나, 전술한 종래의 더블 다이 패키지는 다음과 같은 문제점이 있다.
제품의 동작속도가 증가됨에 따라 노이즈(noise)로 인한 제품 오동작을 최소화하기 위해서는 파워/그라운드(Power/Ground)를 보강하여야 하며, 이를 위해, 칩 상에 파워/그라운드를 메쉬(mesh) 형태로 추가 형성하여야 한다. 따라서, 메모리 소자의 경우는 칩의 센터와 에지 부분 모두에 파워/그라운드 패드를 형성하여야만 한다.
그런데, 칩의 센터와 에지 부분 모두에 파워/그라운드 패드가 존재할 경우, 종래 기술로는 구현이 불가능하다. 즉, 종래 기술의 경우, 도 1에 도시된 바와 같이, 본딩패드(5, 9)가 칩의 센터에 위치한 2개의 칩(4, 8)을 가지고 하부의 제1반도체칩(4)은 페이스-다운 타입으로, 상부의 제2반도체칩(8)은 페이스-업 타입으로 스택하여 더블 다이 패키지를 구현한 것인데, 칩의 센터와 에지 부분 모두에 파워/ 그라운드 패드를 형성한 경우라면, 상부에 위치한 제2반도체칩(8)에서는 센터패드와 본딩된 본딩와이어와 에지패드와 본딩된 와이어간 쇼트가 발생될 수 있으며, 그리고, 하부에 위치한 제1반도체칩(4)에 있어서는 기판에 별도의 윈도우 홀(window hole)을 형성해주기 전에는 에지패드와 기판의 본드핑거간 본딩을 실시할 수 없다.
그러므로, 종래 기술로는 칩의 센터 및 에지 부분에 파워/그라운드 패드를 모두 형성할 수 없는 바, 실질적으로 고속동작이 요구되는 제품을 구현할 수 없다.
따라서, 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 안출된 것으로서, 칩의 센터 및 에지 부분 모두에 파워/그라운드 패드를 형성할 수 있도록 한 플립 칩 더블 다이 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 칩의 센터 및 에지 부분 모두에 파워/그라운드 패드를 형성할 수 있음으로 인해 노이즈로 인한 오동작을 최소화되도록 한 플립 칩 더블 다이 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 상면에 배치된 본드핑거 및 하면에 배치된 볼랜드를 포함한 회로패턴이 형성된 기판; 상기 기판 상에 페이스-다운 타입으로 부착되며 센터 및 에지 부분 모두에 본딩패드가 형성된 제1반도체칩; 상기 제1반도체칩의 본딩패드와 기판의 본드핑거 사이에 개재되어 상기 제1반도체칩과 기판간 전기적 연결 및 물리적 연결이 이루어지도록 기능하는 제1범프; 상기 제1반도체칩 상에 부착되며 범프패드를 구비한 패턴 테이프; 상기 패턴 테이 프 상에 페이스-다운 타입으로 부착되며 센터 및 에지 부분 모두에 본딩패드가 형성된 제2반도체칩; 상기 제2반도체칩의 본딩패드와 패턴 테이프의 범프패드 사이에 개재되어 상기 제2반도체칩과 패턴 테이프간 전기적 연결 및 물리적 연결이 이루어지도록 기능하는 제2범프; 상기 패턴 테이프의 범프패드와 기판의 본드핑거간을 전기적으로 연결시키는 본딩와이어; 및 상기 기판의 볼랜드에 부착된 솔더 볼;을 포함하는 플립 칩 더블 다이 패키지를 제공한다.
여기서, 상기 패턴 테이프는 접착제에 의해 제1반도체칩 상에 부착된다.
상기한 본 발명의 플립 칩 더블 다이 패키지는 기판과 제1반도체칩 사이 공간에 충진된 제1봉지제를 더 포함한다.
또한, 상기한 본 발명의 플립 칩 더블 다이 패키지는 본딩와이어를 포함한 제2반도체칩과 패턴 테이프 사이 공간에 충진된 제2봉지제를 더 포함한다.
게다가, 상기한 본 발명의 플립 칩 더블 다이 패키지는 제1반도체칩, 패턴 테이프, 제2반도체칩 및 본딩와이어를 포함한 기판 상부면을 덮도록 형성된 제3봉지제를 더 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 플립 칩 더블 다이 패키지를 도시한 단면도이다.
도시된 바와 같이, 고속 동작을 위해 센터 및 에지 부분 모두에 본딩패드들(25)이 형성된 제1반도체칩(24) 및 제2반도체칩(32)이 마련되고, 도전 물질로 이루 어진 제1범프(26) 및 제2범프(34)가 상기 제1반도체칩(24) 및 제2반도체칩(32)의 각 본딩패드(25) 상에 볼 형태로 형성된다. 여기서, 이후에 설명되겠지만, 상기 제1범프(26) 및 제2범프(34)는 상기 제1반도체칩(24)과 기판(20)간, 그리고, 제2반도체칩(32)과 패턴 테이프(29)간 전기적 연결 및 물리적 연결이 이루어지도록 기능한다.
상기 제1범프(26)를 매개로 제1반도체칩(24)이 본드핑거(21a, 21b, 21c) 및 볼랜드(22)를 포함하는 회로패턴이 구비된 기판(20) 상에 페이스-다운 타입으로 부착된다. 이때, 상기 제1반도체칩(24)은 그의 본딩패드(25)와 기판(20)의 본드핑거(21a, 21b)가 제1범프(26)에 의해 전기적으로 연결되며, 따라서, 상기 제1반도체칩(24)은 기판(20)에 플립 칩 본딩된다. 상기 플립 칩 본딩된 제1반도체칩(24)과 기판(20) 사이의 공간이 제1범프(26)를 외부 스트레스로부터 보호하기 위해 EMC와 같은 제1봉지제(27)로 충진된다.
상기에서, 기판(20)은 제1반도체칩(24)의 센터 및 에지 부분에 형성된 본딩패드들(25) 모두와 대응하는 위치에 본드핑거(21a, 21b)가 구비되며, 또한, 제1반도체칩(24)의 에지 부분에 대응해서 구비되는 본드핑거(21b)의 경우는 제1반도체칩(24) 상에 배치되는 제2반도체칩(26)과의 전기적 연결을 위한 본드핑거(21c)와 일체형으로 구비된다.
상기 제1반도체칩(24) 상에 범프패드(30)를 구비한 패턴 테이프(29)가 접착제(28)에 의해 부착된다. 상기 범프패드(30)는 제2반도체칩(32) 및 기판(20)과의 전기적 연결을 위해 구비되는 것으로, 상기 제2반도체칩(32)의 센터 및 에지 부분 모두에 구비되는 본딩패드들(33)과 대응하는 위치에 배치되며, 아울러, 기판(20)과의 용이한 전기적 연결을 위해 양측 가장자리로 인출된다.
제2반도체칩(32)이 그의 본딩패드(33) 상에 형성된 제2범프(34)에 의해 페이스-다운 타입으로 패턴 테이프(29) 상에 부착된다. 상기 제2반도체칩(32)은 그의 본딩패드(33)가 패턴 테이프(29)의 범프패드(30)와 제2범프(34)에 의해 전기적으로 연결되며, 따라서, 상기 제2반도체칩(32)은 패턴 테이프(29)에 플립 칩 본딩된다.
패턴 테이프(29)의 범프패드(30)와 기판(20)의 본드핑거(21c)가 본딩와이어(35)로 연결된다. 상기 플립 칩 본딩된 제2반도체 칩(32)과 패턴 테이프(29) 사이 공간이 상기 본딩와이어(35)를 포함하여 제2범프(34)를 외부 스트레스로부터 보호하기 위해 EMC와 같은 제2봉지제(35)로 충진된다.
적층된 제1반도체칩(24), 패턴 테이프(29) 및 제2반도체칩(32)과 본딩와이어(35)를 포함한 기판(20)의 상부 영역이 EMC와 같은 제3봉지제(37)로 밀봉된다. 그리고, 상기 기판(20)의 하면에 배치된 볼랜드(22)에 외부회로에의 실장 수단인 솔더볼(38)이 부착되고, 이 결과로서, 본 발명에 따른 플립 칩 더블 다이 패키지가 구성된다.
전술한 바와 같이, 본 발명에 따른 플립 칩 더블 다이 패키지는 제1반도체칩과 제2반도체칩을 플립 칩 본딩 기술을 이용해서 기판 및 패턴 테이프와 전기적 연결을 이루기 때문에 칩의 센터 및 에지 부분 모두에 파워/그라운드 패드를 형성할 수 있다. 따라서, 본 발명의 플립 칩 더블 다이 패키지는 고속 동작이 요구되는 제품에 적용 가능하다.
이하에서는 전술한 바와 같은 본 발명에 따른 플립 칩 더블 다이 패키지의 제조방법을 간략하게 설명하도록 한다.
먼저, 센터 및 에지 부분 모두에 본딩패드가 형성되도록 반도체 제조 공정이 완료된 웨이퍼내 각 반도체칩의 본딩패드들 상에 볼 형태로 범프를 형성한다. 그런다음, 상기 웨이퍼에 대해 쏘잉(sawing) 공정을 진행하여 다수의 반도체칩들로 분리시키고, 이로부터, 제1반도체칩 및 제2반도체칩을 얻는다.
그 다음, 상부에 배치되는 제2반도체칩과의 전기적 연결을 위한 범프패드가 구비된 패턴 테이프를 마련하고, 아울러, 상기 제2반도체칩을 포함하여 제1반도체칩과의 전기적 연결을 위한 본드핑거와 볼랜드를 포함하는 회로패턴이 구비된 기판을 마련한다.
다음으로, 상기 기판 상에 제1반도체칩을 그의 본딩패드 상에 형성된 제1범프를 이용해서 페이스-다운 타입으로 플립 칩 본딩하고, 이어서, 상기 제1범프가 외부 스트레스로부터 보호되도록 기판과 제1반도체칩의 사이 공간에 제1봉지제를 충진시킨다.
이어서, 상기 제1반도체칩 상에 접착제를 이용해서 패턴 테이프를 부착한다. 그런다음, 상기 패턴 테이프 상에 제2범프를 이용해서 제2반도체칩을 페이스-다운 타입으로 플립 칩 본딩하고, 이어서, 상기 패턴 테이프의 범프패드와 기판의 본드핑거간을 본딩와이어로 연결시킨 다음, 상기 제2범프가 외부 스트레스로부터 보호되도록 하면서 본딩와이어의 연결 부분이 손상되는 것을 방지하기 위해 상기 패턴 테이프와 제2반도체칩의 사이 공간을 제2봉지제로 충진시킨다.
계속해서, 제1반도체칩과 패턴 테이프 및 제2반도체칩과 본딩와이어를 외부 스트레스로부터 보호하기 위하여 기판의 상부 영역을 제3봉지제로 밀봉한다.
그리고나서, 외부회로와의 전기적인 연결을 위해 기판 하면에 배치된 볼랜드에 솔더볼을 부착하여 본 발명에 따른 플립 칩 더블 다이 패키지의 제조를 완성한다.
이상에서와 같이, 본 발명은 플립 칩 본딩 방식을 이용해 더블 다이 패키지를 구성함으로써 센터 및 에지 부분 모두에 메쉬 형태로 파워/그라운드 패드를 형성한 반도체칩에 대하여 더블 다이 패키지를 구현할 수 있으며, 그래서, 본 발명은 고속 동작이 요구되는 제품의 구현을 가능하게 할 수 잇다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (5)

  1. 상면에 배치된 본드핑거 및 하면에 배치된 볼랜드를 포함한 회로패턴이 형성된 기판;
    상기 기판 상에 페이스-다운 타입으로 부착되며 센터 및 에지 부분 모두에 본딩패드가 형성된 제1반도체칩;
    상기 제1반도체칩의 본딩패드와 기판의 본드핑거 사이에 개재되어 상기 제1반도체칩과 기판간 전기적 연결 및 물리적 연결이 이루어지도록 기능하는 제1범프;
    상기 제1반도체칩 상에 부착되며 범프패드를 구비한 패턴 테이프;
    상기 패턴 테이프 상에 페이스-다운 타입으로 부착되며 센터 및 에지 부분 모두에 본딩패드가 형성된 제2반도체칩;
    상기 제2반도체칩의 본딩패드와 패턴 테이프의 범프패드 사이에 개재되어 상기 제2반도체칩과 패턴 테이프간 전기적 연결 및 물리적 연결이 이루어지도록 기능하는 제2범프;
    상기 패턴 테이프의 범프패드와 기판의 본드핑거간을 전기적으로 연결시키는 본딩와이어; 및
    상기 기판의 볼랜드에 부착된 솔더 볼;
    을 포함하는 것을 특징으로 하는 플립 칩 더블 다이 패키지.
  2. 제 1 항에 있어서,
    상기 기판과 제1반도체칩 사이 공간에 충진된 제1봉지제를 더 포함하는 것을 특징으로 하는 플립 칩 더블 다이 패키지.
  3. 제 1 항에 있어서,
    상기 패턴 테이프는 접착제에 의해 제1반도체칩 상에 부착된 것을 특징으로 하는 플립 칩 더블 다이 패키지.
  4. 제 1 항에 있어서,
    상기 본딩와이어를 포함한 제2반도체칩과 패턴 테이프 사이 공간에 충진된 제2봉지제를 더 포함하는 것을 특징으로 하는 플립 칩 더블 다이 패키지.
  5. 제 1 항에 있어서,
    상기 제1반도체칩, 패턴 테이프, 제2반도체칩 및 본딩와이어를 포함한 기판 상부면을 덮도록 형성된 제3봉지제를 더 포함하는 것을 특징으로 하는 플립 칩 더블 다이 패키지.
KR1020050119658A 2005-12-08 2005-12-08 플립 칩 더블 다이 패키지 KR100650770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050119658A KR100650770B1 (ko) 2005-12-08 2005-12-08 플립 칩 더블 다이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050119658A KR100650770B1 (ko) 2005-12-08 2005-12-08 플립 칩 더블 다이 패키지

Publications (1)

Publication Number Publication Date
KR100650770B1 true KR100650770B1 (ko) 2006-11-27

Family

ID=37713923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119658A KR100650770B1 (ko) 2005-12-08 2005-12-08 플립 칩 더블 다이 패키지

Country Status (1)

Country Link
KR (1) KR100650770B1 (ko)

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7119427B2 (en) Stacked BGA packages
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US20060284298A1 (en) Chip stack package having same length bonding leads
US20070052082A1 (en) Multi-chip package structure
CN108807361B (zh) 一种芯片堆栈立体封装结构
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
US6856027B2 (en) Multi-chips stacked package
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US20080164620A1 (en) Multi-chip package and method of fabricating the same
KR100808582B1 (ko) 칩 적층 패키지
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR101111921B1 (ko) 반도체 패키지
KR101078734B1 (ko) 반도체 패키지 및 그 제조방법과, 이를 이용한 스택 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR20010027266A (ko) 적층 패키지
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20060075073A (ko) 웨이퍼 레벨 패키지의 제조방법
KR20060074714A (ko) 칩 스택 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR20120004877A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee