KR100639947B1 - 인쇄회로기판과 그 제조 방법 - Google Patents

Abstract

본 발명은 파인 피치(fine pitch)의 표면실장형 반도체 소자가 실장되는 인쇄회로기판과 그 제조 방법에 관한 것이다. 종래에 인쇄회로기판이 파인 피치화에 따른 실장 패드의 폭을 확보하지 못하여 반도체 소자의 실장시 단락(short) 및 냉납/미납 등 반도체 소자의 실장 불량이 발생하였던 바, 본 발명의 인쇄회로기판은 이의 해결을 위하여 반도체 소자가 실장되는 실장 패드의 폭을 증가시켜 확장 영역을 갖도록 하고 그 실장 패드의 확장 영역이 개방된 부분을 갖도록 하여 실장 패드의 사이와 회로배선 및 실장 패드의 확장 영역을 덮는 PSR층이 형성된 것을 특징으로 한다. 또한, 본 발명에 따른 인쇄회로기판의 제조 방법은 ⒜ 패드 영역과 확장 영역을 갖는 복수의 실장 패드가 형성된 베이스 기판을 준비하는 단계와, ⒝ 상기 실장 패드를 덮는 포토 솔더 레지스트층을 형성하는 단계 및 ⒞ 상기 실장 패드의 패드 영역을 개방시키는 단계를 포함하도록 하는 것을 특징으로 한다. 이에 따르면, 파인 피치의 반도체 제품을 실장할 경우에 실장 패드 사이의 영역에 PSR층을 형성할 수 있고 실장 패드의 형태와 배치를 자유로이 변경할 수 있어 땜납에 의한 단락의 발생을 방지하고, 동시에 미납 또는 냉납 불량을 방지할 수 있다.

파인 피치(fine pitch), 인쇄회로기판, 실장패드, 표면실장, 반도체 기판

Description

인쇄회로기판과 그 제조 방법{Printed circuit board and manufacturing method thereof}

도 1은 종래 기술에 따른 인쇄회로기판의 일부를 절단하여 나타낸 사시도,

도 2a는 종래 기술에 따른 인쇄회로기판에 반도체 칩 패키지가 정상적으로 실장되어 있는 상태를 나타낸 단면도,

도 2b는 종래 기술에 따른 인쇄회로기판에 외부리드가 들떠있는 상태를 나타낸 단면도,

도 3a와 도 3b는 인쇄회로기판의 실장 패드 일부분의 폭이 증가된 상태를 나타낸 평면도,

도 4는 본 발명에 따른 인쇄회로기판의 일부분을 나타낸 단면 사시도,

도 5a 내지 도 5c는 본 발명에 따른 인쇄회로기판의 제조 방법에 의해 공정이 진행되는 과정을 나타낸 상태도,

도 6a 내지 도 6c는 본 발명에 따른 인쇄회로기판의 다른 실시예를 나타낸 평면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10; 인쇄회로기판 11; 베이스 기판

13; 회로배선 15; 실장 패드

17; PSR층 30; 반도체 칩 패키지

31; 리드 33; 솔더

본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 파인 피치(fine pitch)의 외부 접속 단자를 갖는 표면실장형 반도체 소자가 실장될 수 있는 인쇄회로기판과 그 제조 방법에 관한 것이다.

전기 회로를 구성하기 위한 회로배선이 형성된 인쇄회로기판은 반도체 소자의 제조와 제조된 반도체 소자의 실장에 많이 이용된다. 인쇄회로기판은 핀 수의 증가와 크기의 축소에 유리한 BGA 패키지 구조에서 반도체 칩의 실장 수단으로 사용되거나, 메모리 소자의 용량을 증가시키기 위하여 단위 메모리 반도체 소자를 하나의 인쇄회로기판에 여러 개 실장하여 제조되는 메모리 모듈에 사용되는 등 그 적용 범위는 넓다.

보통 인쇄회로기판의 제조 기술은 반도체 소자의 제조 기술과 동반하여 발전되어왔다. 현재 인쇄회로기판은 회로배선이 기판 윗면과 기판 밑면에 형성된 단순한 형태의 것으로부터 다층으로 형성되어 있는 것 등 다양한 형태의 것들이 있다.

도 1은 종래 기술에 따른 인쇄회로기판의 일부를 절단하여 나타낸 사시도이고, 도 2a는 반도체 칩 패키지가 정상적으로 실장되어 있는 상태를 나타내며, 도 2b는 외부리드가 들떠있는 상태를 나타낸다.

도 1내지 도 2b를 참조하면, 여기에 도시된 종래의 인쇄회로기판(110)은 베이스 기판(111)의 일면에 소정의 회로를 구성하는 회로배선(113)이 형성되어 있는 형태로서, 단면 메모리 모듈의 제조에 사용되는 인쇄회로기판이다. 회로배선(113)이 형성된 동일한 면에는 그 회로배선(113)과 연결되어 형성되며 표면실장형 반도체 칩 패키지(130)의 리드(133) 부착에 적합한 크기의 직사각형 형상으로 실장 패드(115)가 형성되어 있는 구조를 가지고 있다. 회로배선(113)이 형성된 면에는 실장 패드(115)를 제외하고 포토 솔더 레지스트(PSR; Photo Solder Resist, 이하 "PSR"이라 한다)층(117)이 형성되어 인쇄회로기판(110)의 보호 및 단락의 발생을 방지한다.

그런데, 최근의 반도체 제품이 대용량화, 고속 동작화, 다기능화, 소형화 및 저소비전력화를 위하여 파인 피치 및 다핀화됨에 따라서 종래의 인쇄회로기판은 QFP(Quad Flat Package), SOP(Small Outline Package), 커넥터(connector), QFN(Quad Flat Non-lead) 패키지, SON(Small Outline Non-lead) 패키지 등 다수의 미세 피치 리드군을 가진 반도체 제품들의 리플로우 솔더링(soldering)시 리드의 휨 및 납량 부족 등에 의한 미납/냉납, 미납/냉납 불량 방지를 위한 용해된 땜납이 리드 뒷부분으로 몰림에 의해 보이지 않는 뒷부분에서 단락(또는 브릿지) 등의 불량이 많이 발생된다.

정상적인 반도체 제품의 실장 상태는 도 2a에 도시된 것과 같이 반도체 칩 패키지(130)의 리드(133)가 땜납(140)에 의해 실장 패드(115)에 접합되는 형태이다. 그러나, 파인 피치화에 따라 땜납(140)이 리드(133)의 뒤쪽으로 결집되므로 땜 납(140)의 양이 조금만 많아도 실장 패드(115)의 뒤쪽 부분에서 단락이 발생될 수 있으며, 땜납(140)의 양이 부족하거나 리드(133)가 휘어진 경우에 도 2b와 같이 반도체 제품이 들떠 있는 상태가 된다. 이러한 문제를 개선하기 위하여 도 3a와 도 3b에 도시된 것과 같이 인쇄회로기판의 실장 패드 형태 및 배치 구성을 변경하는 방안을 생각해 볼 수 있다.

도 3a와 도 3b는 인쇄회로기판의 실장 패드 일부분의 폭이 증가된 상태를 나타낸 평면도이다.

도 3a에서와 같이 실장 패드(215)에서 패드 영역(215a)의 일부분의 폭을 증가시켜 라운드 형태의 확장 영역(215b)을 형성하고 그 확장 영역(215b)이 엇갈리게 배치되도록 하거나, 도 3b에서와 같이 실장 패드(315)에서 패드 영역(315a)의 일부분의 폭을 증가시켜 사각 형태의 확장 영역(315b)을 형성하여 도 3c에서와 같이 솔더링시 땜납(240)이 집중되어 들떠있는 리드(233)에 부분 접합되도록 하여 냉납/미납 등의 불량 발생을 방지할 수 있다. 그러나, 이와 같은 경우에 PSR층을 형성하기가 어려워 단락 불량이 발생될 수 있다는 문제가 발생된다. 또한, 0,5㎜ 피치 이하에는 인쇄회로기판 제조상 실장 패드 사이에 PSR층을 형성할 수 없다는 문제를 가지고 있다. 이에 따라, 제조 공정의 진행 중에 단락(short) 불량이 빈번하게 발생되며, PSR층을 형성한다고 해도 확장 영역을 설계치 그대로 살릴 수 없고 도 3d에서와 같이 PSR층(217)이 패드 확장 영역(215b)을 덮어 실장 패드(215) 형태 변경의 본래 목적을 달성 할 수 없다.

본 발명의 목적은 파인 피치 반도체 제품의 실장시에도 단락의 발생을 방지함과 동시에 냉납/미납의 발생을 방지할 수 있는 인쇄회로기판 및 그 제조 방법을 제공하는 데에 있다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판은, 베이스 기판; 상기 베이스 기판의 상부에 소정의 회로를 구성하는 회로패턴; 상기 회로패턴과 전기적으로 연결되며, 반도체 소자의 실장에 기본적으로 필요한 패드 영역과, 그 패드 영역에서 폭이 증가되어 형성된 확장 영역을 갖고 있는 실장패드; 및 상기 실장 패드의 확장 영역이 개방된 부분을 갖도록 하여 상기 실장 패드의 사이와 상기 회로배선 및 상기 실장 패드의 확장 영역을 덮는 PSR층;을 포함하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판의 제조 방법은 ⒜ 패드 영역과 확장 영역을 갖는 복수의 실장 패드가 형성된 베이스 기판을 준비하는 단계와, ⒝ 상기 실장 패드를 덮는 포토 솔더 레지스트층을 형성하는 단계 및 ⒞ 상기 실장 패드의 패드 영역을 개방시키는 단계를 포함한다. 여기서, ⒞단계는 솔더 레지스트층이 실장 패드의 패드 영역과 확장 영역의 일부를 개방시키도록 하는 것이 바람직하며, 패드 영역으로부터 다양한 형태로 확장 영역을 개방시킬 수 있으며, 개방되는 확장 영역이 서로 엇갈리도록 하는 것이 더욱 바람직하다.

이하 첨부 도면을 참조하여 본 발명에 따른 인쇄회로기판과 그 제조 방법을 보다 상세하게 설명하고자 한다.

도 4는 본 발명에 따른 인쇄회로기판의 일부분을 나타낸 단면 사시도이다. 도 4를 참조하면, 본 발명에 따른 인쇄회로기판(10)은 베이스 기판(11)의 상부에 소정의 회로를 구성하는 회로패턴(13)과 그 회로패턴과 연결되어 표면실장형 반도체 칩 패키지와 같은 반도체 소자의 실장을 위한 실장 패드(15)가 형성되어 있다. 여기서, 실장 패드(15)는 기본적으로 필요한 패드 영역(15a)과 땜납이 집중될 수 있도록 폭이 증가된 부분인 확장 영역(15b)을 갖는다. 그리고, 실장 패드(15)의 사이를 포함하여 회로배선(13)을 덮도록 PSR층(17)이 형성된다. 실장 패드(15)들 사이에는 PSR층(17)이 형성되어 장벽 역할을 한다. 이때, 실장 패드(15)의 패드 영역(15a)과 확장 영역(15b)의 일부분이 라운드 형태로 노출되며, 노출되는 실장 패드(15)들의 확장 영역(15b)은 서로 엇갈리게 배치되도록 형성되어 있다.

이와 같은 구조를 갖는 본 발명에 따른 인쇄회로기판은 PSR층이 실장 패드 사이에서 장벽 역할을 하여 반도체 제품이 실장될 때 리드의 실장 패드의 접합에 사용되는 땜납이 이웃하는 실장 패드에까지 흐르는 것을 방지하여 단락의 발생이 방지된다. 이는 각 실장 패드의 확장 영역이 엇갈리게 배치될 수 있어 더욱 효과적이다. 또한, 실장 패드 사이에 PSR층이 존재하기 때문에 전기적인 간섭을 방지할 수 있어 피치를 더욱 감소시키는 것이 가능하다. 이에 따라, 실장 패드는 0.5㎜ 이하의 파인 피치를 갖도록 하는 것이 가능하다. 이와 같은 인쇄회로기판은 다음과 같은 공정에 의해 제조될 수 있다.

도 5a 내지 도 5c는 본 발명에 따른 인쇄회로기판의 제조 방법에 의해 공정이 진행되는 과정을 나타낸 상태도이다.

먼저, 도 5a에 도시된 것과 같이 소정의 회로를 구성하는 회로배선(13)과 그와 연결되어 형성된 복수의 실장 패드(15)를 갖는 베이스 기판(11)을 준비한다. 여기서, 실장 패드(15)는 패드 영역(15a)과 확장 영역(15b)을 갖는 것이다. 패드 영역(15a)은 반도체 칩 패키지의 리드 접합을 위하여 기본적으로 요구되는 폭을 가지며, 확장 영역(15b)은 땜납의 집중을 위하여 그 패드 영역(15a)의 외측으로 확보된 영역이다. 즉, 실장 패드(15)는 그 폭이 리드의 접합에 필요한 패드 영역의 폭에 확장 영역의 폭을 더한 값을 갖도록 형성된다. 여기서, 베이스 기판(11)은 이미 잘 알려진 바와 같이 에폭시계 수지나 BT 수지 등 다양한 재질이 적용될 수 있다.

다음에 도 5b에 도시된 것과 같이 실장 패드(15)를 덮는 PSR층(17)을 형성하는 단계를 진행한다. PSR을 회로배선(13)과 실장 패드(15)를 완전히 덮도록 베이스 기판(11)의 상면에 도포하여 PSR층(17)을 형성한다. 이때, 실장 패드(15)들 사이에도 PSR층(17)이 형성된다. 여기서, PSR층(17)의 두께는 실장 패드(15)의 두께보다 두껍게 형성되도록 한다.

그 다음으로 도 5c에 도시된 것과 같이 실장 패드(15)의 패드 영역(15a)과 확장 영역(15b)의 일부분을 개방시키는 단계를 진행한다. 감광 마스크를 사용하여 실장 패드의 패드 영역(15a)과 확장 영역(15b)의 일부분을 덮고 있는 PSR층(17)을 제거한다. 이때, 개방되는 확장 영역(15a)은 라운드 형태가 되도록 하고, 개방된 각각의 실장 패드(15)의 확장 영역(15a)이 엇갈리게 배치되도록 한다. 개방되는 확장 영역(15b)은 라운드 형태가 아닌 직사각 형태 등 다양한 형태로 형성하는 것도 가능하다. 실장 패드(15)를 덮고 있는 PSR층(17)이 제거되면 인쇄회로기판(10)의 제조가 완료된다.

이렇게 제조된 인쇄회로기판은 PSR층이 실장 패드의 사이에 형성될 수 있기 때문에 실장 패드를 원하는 폭보다 넓게 형성할 수 있고, 실장 패드간 피치를 좁게 가져갈 수 있다.

본 발명에 따른 인쇄회로기판과 그 제조 방법은 전술한 실시예에 한정되지 않는다. 즉, 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양한 변형 실시가 가능하다. 변형 예를 소개하기로 한다.

도 6a 내지 도 6c는 본 발명에 따른 인쇄회로기판의 다른 실시예를 나타낸 평면도이다. 도 6a에 도시된 인쇄회로기판(40)은 실장 패드(45)의 패드 영역(45a)이 개방되고 우측 확장 영역(45b)이 라운드 형태로 개방되도록 형성된 예이며, 도 6b에 도시된 인쇄회로기판(50)은 실장 패드(55)의 패드 영역(55a) 외에 좌측과 우측의 확장 영역(55b)이 각각 직사각 형태로 개방되도록 형성된 예이다. 그리고, 도 6c에 도시된 인쇄회로기판(60)은 실장 패드(65)의 패드 영역(65a) 외에 좌측 확장 영역(65b)이 직사각 형태로 개방되도록 형성된 예이다.

이상과 같이 본 발명에 의한 인쇄회로기판과 그 제조 방법에 따르면, 파인 피치의 반도체 제품을 실장할 경우에 실장 패드 사이의 영역에 PSR층을 형성할 수 있고 실장 패드의 형태와 배치를 자유로이 변경할 수 있어 땜납에 의한 단락의 발생을 방지하고, 동시에 미납 또는 냉납 불량을 방지할 수 있다.

Claims (5)

1. 베이스 기판;

   상기 베이스 기판의 상부에 소정의 회로를 구성하는 회로패턴;

   상기 회로패턴과 전기적으로 연결되며, 반도체 소자의 실장에 기본적으로 필요한 패드 영역과, 그 패드 영역에서 폭이 증가되어 형성된 확장 영역을 갖고 있는 실장패드; 및

   상기 실장 패드의 확장 영역이 개방된 부분을 갖도록 하여 상기 실장 패드의 사이와 상기 회로배선 및 상기 실장 패드의 확장 영역을 덮는 PSR층;

   을 포함하는 것을 특징으로 하는 인쇄회로기판.
2. 제 1항에 있어서, 상기 확장 영역의 개방된 부분이 서로 엇갈리게 배치되는 것을 특징으로 하는 인쇄회로기판.
3. ⒜ 패드 영역과 확장 영역을 갖는 복수의 실장 패드가 형성된 베이스 기판을 준비하는 단계;

   ⒝ 상기 실장 패드를 덮는 포토 솔더 레지스트층을 형성하는 단계; 및

   ⒞ 상기 실장 패드의 패드 영역을 개방시키는 단계;

   를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
4. 제 3항에 있어서, 상기 ⒞단계는 실장 패드의 패드 영역 외에 확장 영역의 일부를 개방시키는 것을 특징으로 하는 인쇄회로기판 제조 방법.
5. 제 4항에 있어서, 상기 개방되는 확장 영역은 서로 엇갈리게 배치되어 있는 것을 특징으로 하는 인쇄회로기판 제조 방법.

Images