JPH1092965A - 面実装型半導体パッケージ - Google Patents
面実装型半導体パッケージInfo
- Publication number
- JPH1092965A JPH1092965A JP8247790A JP24779096A JPH1092965A JP H1092965 A JPH1092965 A JP H1092965A JP 8247790 A JP8247790 A JP 8247790A JP 24779096 A JP24779096 A JP 24779096A JP H1092965 A JPH1092965 A JP H1092965A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- solder
- semiconductor package
- solder balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】パッケージ本体の反り変形により発生する半田
付け不良を防止することができ、信頼性に優れた面実装
型半導体パッケージを得ることにある。 【解決手段】矩形状をなしＩＣチップ１７を収容するパ
ッケージ本体１５の裏面１６ｂに、半田層によって被覆
された多数の半田ボール２２をマトリクス状に並べて配
置し、これら半田ボール２２をプリント配線板２のパッ
ド８に半田付けする面実装型半導体パッケージ３におい
て、半田ボール２２の配置エリア７の少なくとも隅部１
５ａ〜１５ｄに配置された半田ボール２２ａは、ＩＣチ
ップ１７とは接続されていないダミーボールである。
付け不良を防止することができ、信頼性に優れた面実装
型半導体パッケージを得ることにある。 【解決手段】矩形状をなしＩＣチップ１７を収容するパ
ッケージ本体１５の裏面１６ｂに、半田層によって被覆
された多数の半田ボール２２をマトリクス状に並べて配
置し、これら半田ボール２２をプリント配線板２のパッ
ド８に半田付けする面実装型半導体パッケージ３におい
て、半田ボール２２の配置エリア７の少なくとも隅部１
５ａ〜１５ｄに配置された半田ボール２２ａは、ＩＣチ
ップ１７とは接続されていないダミーボールである。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップに接続
された多数の半田ボールを有する面実装型半導体パッケ
ージに関する。
された多数の半田ボールを有する面実装型半導体パッケ
ージに関する。
【０００２】
【従来の技術】面実装型半導体パッケージの１つとし
て、ボールグリッドアレイ型（以下、「ＢＧＡ型」と称
す）の半導体パッケージが知られている。この種の半導
体パッケージは、ＩＣチップが合成樹脂製のモールド材
でモールドされたプラスチックＢＧＡ、パッケージ基材
がセラミック等からなるセラミックＢＧＡおよびパッケ
ージ基材がフィルム状の部材からなるテープＢＧＡ等が
知られている。
て、ボールグリッドアレイ型（以下、「ＢＧＡ型」と称
す）の半導体パッケージが知られている。この種の半導
体パッケージは、ＩＣチップが合成樹脂製のモールド材
でモールドされたプラスチックＢＧＡ、パッケージ基材
がセラミック等からなるセラミックＢＧＡおよびパッケ
ージ基材がフィルム状の部材からなるテープＢＧＡ等が
知られている。
【０００３】これらＢＧＡのうち、上記プラスチックＢ
ＧＡは、ＩＣチップがボンディングされた回路基板と、
上記ＩＣチップをモールドする合成樹脂製のモールド材
とを有し、上記回路基板の裏面には、多数の半田ボール
がマトリクス状に並べて配置されている。半田ボール
は、半導体パッケージの外部端子として機能するもので
あり、上記回路基板の裏面に半田付けされている。
ＧＡは、ＩＣチップがボンディングされた回路基板と、
上記ＩＣチップをモールドする合成樹脂製のモールド材
とを有し、上記回路基板の裏面には、多数の半田ボール
がマトリクス状に並べて配置されている。半田ボール
は、半導体パッケージの外部端子として機能するもので
あり、上記回路基板の裏面に半田付けされている。
【０００４】このようなＢＧＡ型の半導体パッケージ
は、プリント配線板に実装され、モジュール基板を構成
している。プリント配線板は、半導体パッケージが実装
される実装面を有し、この実装面には、多数のパッドが
マトリクス状に並べて配置されている。また、パッド
は、プリント配線板の導体パターンに電気的に接続され
ており、これらパッドに半導体パッケージの半田ボール
が接合されるようになっている。
は、プリント配線板に実装され、モジュール基板を構成
している。プリント配線板は、半導体パッケージが実装
される実装面を有し、この実装面には、多数のパッドが
マトリクス状に並べて配置されている。また、パッド
は、プリント配線板の導体パターンに電気的に接続され
ており、これらパッドに半導体パッケージの半田ボール
が接合されるようになっている。
【０００５】ところで、上記構成の半導体パッケージ
は、例えばリフロー・半田付け方式によりプリント配線
板に実装されている。この半導体パッケージをプリント
配線板に実装するには、まず、プリント配線板のパッド
の上に半田ペーストを印刷する。次に、プリント配線板
上に半導体パッケージを装着し、そのパッケージ本体の
半田ボールをパッドに接触させる。この状態でプリント
配線板をリフロー炉に収容し、プリント配線板および半
導体パッケージを加熱することにより、上記半田ペース
トを溶融させる。このことにより、半田ボールとパッド
とが互いに接合され、半導体パッケージがプリント配線
板に電気的かつ機械的に接続される。
は、例えばリフロー・半田付け方式によりプリント配線
板に実装されている。この半導体パッケージをプリント
配線板に実装するには、まず、プリント配線板のパッド
の上に半田ペーストを印刷する。次に、プリント配線板
上に半導体パッケージを装着し、そのパッケージ本体の
半田ボールをパッドに接触させる。この状態でプリント
配線板をリフロー炉に収容し、プリント配線板および半
導体パッケージを加熱することにより、上記半田ペース
トを溶融させる。このことにより、半田ボールとパッド
とが互いに接合され、半導体パッケージがプリント配線
板に電気的かつ機械的に接続される。
【０００６】
【発明が解決しようとする課題】ところが、ＢＧＡ型の
半導体パッケージをプリント配線板に半田付けする際、
この半導体パッケージは、プリント配線板と共に加熱さ
れるために、パッケージ本体の熱膨張係数とプリント配
線板との熱膨張係数とが相違していると、回路基板を含
むパッケージ本体の外周部がプリント配線板の実装面か
ら遠ざかる方向に反るように変形する場合がある。そし
て、このパッケージ本体の反り量は、パッケージ本体が
大型化する程に増大する傾向にある。
半導体パッケージをプリント配線板に半田付けする際、
この半導体パッケージは、プリント配線板と共に加熱さ
れるために、パッケージ本体の熱膨張係数とプリント配
線板との熱膨張係数とが相違していると、回路基板を含
むパッケージ本体の外周部がプリント配線板の実装面か
ら遠ざかる方向に反るように変形する場合がある。そし
て、このパッケージ本体の反り量は、パッケージ本体が
大型化する程に増大する傾向にある。
【０００７】そのため、マトリクス状に配置された半田
ボールのうち、特にパッケージ本体の隅部に近い半田ボ
ールとパッドの半田付け部が離間し、半田付けが不良と
なる場合がある。特にＢＧＡ型の半導体パッケージで
は、半田ボールとパッドとの半田付け部が、パッケージ
本体とプリント配線板との間の微細な隙間に入り込んで
いるため、通常の面実装型のＩＣ部品のように、半田付
け部に異常があるか否かを外観的に検査することができ
ない。
ボールのうち、特にパッケージ本体の隅部に近い半田ボ
ールとパッドの半田付け部が離間し、半田付けが不良と
なる場合がある。特にＢＧＡ型の半導体パッケージで
は、半田ボールとパッドとの半田付け部が、パッケージ
本体とプリント配線板との間の微細な隙間に入り込んで
いるため、通常の面実装型のＩＣ部品のように、半田付
け部に異常があるか否かを外観的に検査することができ
ない。
【０００８】本発明は、このような事情にもとづいてな
されたもので、その目的は、パッケージ本体の反り変形
により発生する半田付け不良を防止することができ、信
頼性に優れた面実装型半導体パッケージを得ることにあ
る。
されたもので、その目的は、パッケージ本体の反り変形
により発生する半田付け不良を防止することができ、信
頼性に優れた面実装型半導体パッケージを得ることにあ
る。
【０００９】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明は、矩形状をなし半導体素子を
収容するパッケージ本体の裏面に、半田層によって被覆
された多数の半田ボールをマトリクス状に並べて配置
し、これら半田ボールをプリント配線板のパッドに半田
付けする面実装型半導体パッケージにおいて、上記半田
ボールの配置エリアの少なくとも隅部に配置された半田
ボールは、上記半導体素子とは接続されていないダミー
ボールとした。
達成するために、本発明は、矩形状をなし半導体素子を
収容するパッケージ本体の裏面に、半田層によって被覆
された多数の半田ボールをマトリクス状に並べて配置
し、これら半田ボールをプリント配線板のパッドに半田
付けする面実装型半導体パッケージにおいて、上記半田
ボールの配置エリアの少なくとも隅部に配置された半田
ボールは、上記半導体素子とは接続されていないダミー
ボールとした。
【００１０】上記手段を講じた結果、次のような作用が
生じる。すなわち、リフロー・半田付け等の加熱時にパ
ッケージ本体に反りが発生し、パッケージ本体とプリン
ト配線板との半田付け部に負荷が作用した場合、この負
荷の多くは、ダミーボールとこのダミーボールに対応す
るパッドとの半田付け部が荷担することになる。このた
め、他のダミーボールではない半田ボールとこの半田ボ
ールに対応するパッドの半田付け部に上記負荷が直接作
用するのを防止でき、これら半田ボールとパッドとの半
田付け部に不良が発生し難くなる。
生じる。すなわち、リフロー・半田付け等の加熱時にパ
ッケージ本体に反りが発生し、パッケージ本体とプリン
ト配線板との半田付け部に負荷が作用した場合、この負
荷の多くは、ダミーボールとこのダミーボールに対応す
るパッドとの半田付け部が荷担することになる。このた
め、他のダミーボールではない半田ボールとこの半田ボ
ールに対応するパッドの半田付け部に上記負荷が直接作
用するのを防止でき、これら半田ボールとパッドとの半
田付け部に不良が発生し難くなる。
【００１１】また、配置エリアの隅部以外に配置された
半田ボールに半導体素子を接続することになるので、半
田ボールと半導体素子との配線距離を短くなり、高速信
号の扱いが可能となる。
半田ボールに半導体素子を接続することになるので、半
田ボールと半導体素子との配線距離を短くなり、高速信
号の扱いが可能となる。
【００１２】
【発明の実施の形態】以下本発明の実施の形態を、図１
乃至図３に基づいて説明する。図１は本発明に係る面実
装型半導体パッケージの１つであるＢＧＡ型の半導体パ
ッケージが組込まれたモジュール基板を示す縦断面図で
ある。また、図２は半導体パッケージの底面図、図３の
（ａ），（ｂ）は要部を拡大して示す断面図である。
乃至図３に基づいて説明する。図１は本発明に係る面実
装型半導体パッケージの１つであるＢＧＡ型の半導体パ
ッケージが組込まれたモジュール基板を示す縦断面図で
ある。また、図２は半導体パッケージの底面図、図３の
（ａ），（ｂ）は要部を拡大して示す断面図である。
【００１３】図１に示すように、モジュール基板１は、
プリント配線板２と、このプリント配線板２に実装され
たＢＧＡ型の半導体パッケージ３とを備えている。プリ
ント配線板２は、図３の（ａ）に示すように例えばポリ
イミド等により形成された絶縁基板５と、この絶縁基板
５上に形成された導体パターン６とを有している。絶縁
基板５の表面は、平坦な実装面５ａをなしている。実装
面５ａの配置エリア７には、多数のパッド８がマトリク
ス状に並べて配置されている。パッド８は、上記導体パ
ターン６に電気的に接続されている。パッド８は、夫々
円形の平面形状を有し、これらパッド８の形状は、互い
に同一となっている。そして、パッド８の表面は、半田
層９によって覆われており、この半田層９は、パッド８
の表面に半田ペーストを印刷することにより構成されて
いる。
プリント配線板２と、このプリント配線板２に実装され
たＢＧＡ型の半導体パッケージ３とを備えている。プリ
ント配線板２は、図３の（ａ）に示すように例えばポリ
イミド等により形成された絶縁基板５と、この絶縁基板
５上に形成された導体パターン６とを有している。絶縁
基板５の表面は、平坦な実装面５ａをなしている。実装
面５ａの配置エリア７には、多数のパッド８がマトリク
ス状に並べて配置されている。パッド８は、上記導体パ
ターン６に電気的に接続されている。パッド８は、夫々
円形の平面形状を有し、これらパッド８の形状は、互い
に同一となっている。そして、パッド８の表面は、半田
層９によって覆われており、この半田層９は、パッド８
の表面に半田ペーストを印刷することにより構成されて
いる。
【００１４】絶縁基板５は、ソルダレジスト層１１によ
って覆われている。このソルダレジスト層１１は、上記
パッド８に対応した部分において除去されている。その
ため、パッド８は、上記プリント配線板２の外方に露出
されている。
って覆われている。このソルダレジスト層１１は、上記
パッド８に対応した部分において除去されている。その
ため、パッド８は、上記プリント配線板２の外方に露出
されている。
【００１５】一方、図１や図２に示すように、上記半導
体パッケージ３は、パッケージ本体１５を有している。
パッケージ本体１５は、四つの隅部１５ａ〜１５ｄを有
する偏平な矩形状をなしている。このパッケージ本体１
５は、パッケージ基材としてのプリント配線基板１６
と、このプリント配線基板１６の表面１６ａに実装され
たＩＣチップ（半導体素子）１７と、このＩＣチップ１
７をプリント配線基板１６上にモールドする合成樹脂あ
るいはセラミック製のモールド材１８とを備えている。
ＩＣチップ１７は、プリント配線基板１６にモールドさ
れる以前に、このプリント配線基板１６の表面１６ａの
配線パターン１９にワイヤーボンディングされている。
体パッケージ３は、パッケージ本体１５を有している。
パッケージ本体１５は、四つの隅部１５ａ〜１５ｄを有
する偏平な矩形状をなしている。このパッケージ本体１
５は、パッケージ基材としてのプリント配線基板１６
と、このプリント配線基板１６の表面１６ａに実装され
たＩＣチップ（半導体素子）１７と、このＩＣチップ１
７をプリント配線基板１６上にモールドする合成樹脂あ
るいはセラミック製のモールド材１８とを備えている。
ＩＣチップ１７は、プリント配線基板１６にモールドさ
れる以前に、このプリント配線基板１６の表面１６ａの
配線パターン１９にワイヤーボンディングされている。
【００１６】図３に示すように、プリント配線基板１６
の裏面１６ｂは、モールド材１８によって覆われること
なく露出されている。この裏面１６ｂには、多数の接続
パッド２０がマトリクス状に並べて配置されている。接
続パッド２０は、上記導体パターン１９に導通されてい
る。
の裏面１６ｂは、モールド材１８によって覆われること
なく露出されている。この裏面１６ｂには、多数の接続
パッド２０がマトリクス状に並べて配置されている。接
続パッド２０は、上記導体パターン１９に導通されてい
る。
【００１７】プリント配線基板１６の接続パッド２０に
は、夫々球形の半田ボール２２が接合されている。半田
ボール２２は、半導体パッケージ３の外部端子として機
能するものであり、上記プリント配線板２のパッド８と
対応するように、上記プリント配線基板１６の裏面１６
ｂにおいてマトリクス状に並べて配置されている。これ
ら半田ボール２２は、半田層２３を介して接続パッド２
０に接合されており、各半田ボール２２の外周面は、上
記半田層２３によって覆われている。
は、夫々球形の半田ボール２２が接合されている。半田
ボール２２は、半導体パッケージ３の外部端子として機
能するものであり、上記プリント配線板２のパッド８と
対応するように、上記プリント配線基板１６の裏面１６
ｂにおいてマトリクス状に並べて配置されている。これ
ら半田ボール２２は、半田層２３を介して接続パッド２
０に接合されており、各半田ボール２２の外周面は、上
記半田層２３によって覆われている。
【００１８】図２および図３に示すように、上記マトリ
クス状に配置された半田ボール２２のうち、その半導体
パッケージ１５の隅部１５ａ〜１５ｄに位置する半田ボ
ール２２ａは、上記ＩＣチップ１７と接続されていない
ダミーボールとなっている。
クス状に配置された半田ボール２２のうち、その半導体
パッケージ１５の隅部１５ａ〜１５ｄに位置する半田ボ
ール２２ａは、上記ＩＣチップ１７と接続されていない
ダミーボールとなっている。
【００１９】一方、二点鎖線Ｇの範囲は、ＧＮＤ端子が
接続されている。このため、ＩＣチップ１７との距離を
短くすることができ、インダクタンスの増加等の悪影響
を最小限に抑えることができる。
接続されている。このため、ＩＣチップ１７との距離を
短くすることができ、インダクタンスの増加等の悪影響
を最小限に抑えることができる。
【００２０】二点鎖線Ｅの範囲は、電源端子が接続され
ている。このため、ＩＣチップ１７との距離を短くする
ことができ、インダクタンスの増加等の悪影響を最小限
に抑えることができる。
ている。このため、ＩＣチップ１７との距離を短くする
ことができ、インダクタンスの増加等の悪影響を最小限
に抑えることができる。
【００２１】なお、ＧＮＤ端子及び電源端子が接続され
る範囲は上記範囲に限られず、二点鎖線Ｇの範囲に、電
源端子を接続し、二点鎖線Ｅの範囲にＧＮＤ端子を接続
してもよい。また、二点鎖線Ｇの範囲にＧＮＤ端子及び
電源端子を接続するようにしてもよい。
る範囲は上記範囲に限られず、二点鎖線Ｇの範囲に、電
源端子を接続し、二点鎖線Ｅの範囲にＧＮＤ端子を接続
してもよい。また、二点鎖線Ｇの範囲にＧＮＤ端子及び
電源端子を接続するようにしてもよい。
【００２２】このような構成の半導体パッケージ３は、
リフロー・半田付け方式によりプリント配線板２に実装
されている。すなわち、この半導体パッケージ３をプリ
ント配線板２に実装するには、各半田ボール２２，２２
ａが所望のパッド８上に位置するように、半導体パッケ
ージ３をプリント配線板２の実装面５ａに装着する。こ
の後、この状態で半導体パッケージ３が装着されたプリ
ント配線板２をリフロー炉に収容し、プリント配線板２
および半導体パッケージ３全体を加熱する。この加熱温
度は、半田層９，２３を溶融させるに充分な温度であれ
ば良く、上記半田ボール２２，２２ａの融点よりも低く
定められている。
リフロー・半田付け方式によりプリント配線板２に実装
されている。すなわち、この半導体パッケージ３をプリ
ント配線板２に実装するには、各半田ボール２２，２２
ａが所望のパッド８上に位置するように、半導体パッケ
ージ３をプリント配線板２の実装面５ａに装着する。こ
の後、この状態で半導体パッケージ３が装着されたプリ
ント配線板２をリフロー炉に収容し、プリント配線板２
および半導体パッケージ３全体を加熱する。この加熱温
度は、半田層９，２３を溶融させるに充分な温度であれ
ば良く、上記半田ボール２２，２２ａの融点よりも低く
定められている。
【００２３】この加熱により、半田層９，２３が溶融し
て一体化され、これら半田層９，２３を介して半田ボー
ル２２，２２ａとパッド８とが接合される。この結果、
半導体パッケージ３は、パッド８に電気的に接続される
とともに、プリント配線板２に固着される。
て一体化され、これら半田層９，２３を介して半田ボー
ル２２，２２ａとパッド８とが接合される。この結果、
半導体パッケージ３は、パッド８に電気的に接続される
とともに、プリント配線板２に固着される。
【００２４】一方、加熱した際には、パッケージ本体１
５の隅部１５ａ〜１５ｄがプリント配線板２の絶縁基板
５の表面５ａから遠ざかるように反り変形する。リフロ
ー・半田付け時に、パッケージ本体１５とプリント配線
板２との熱膨張係数の相違に起因する負荷がパッケージ
本体１５とプリント配線板２との半田付け部に作用した
場合、この負荷の多くは、上記ダミーボール２２ａとダ
ミーパッドとの半田付け部が荷担することになる。
５の隅部１５ａ〜１５ｄがプリント配線板２の絶縁基板
５の表面５ａから遠ざかるように反り変形する。リフロ
ー・半田付け時に、パッケージ本体１５とプリント配線
板２との熱膨張係数の相違に起因する負荷がパッケージ
本体１５とプリント配線板２との半田付け部に作用した
場合、この負荷の多くは、上記ダミーボール２２ａとダ
ミーパッドとの半田付け部が荷担することになる。
【００２５】このため、パッド８と半田ボール２２との
半田付け部に上記負荷が直接作用するのを防止でき、こ
れらパッド８と半田ボール２２との半田付け部に不良が
発生し難くなる。
半田付け部に上記負荷が直接作用するのを防止でき、こ
れらパッド８と半田ボール２２との半田付け部に不良が
発生し難くなる。
【００２６】また、ダミーボールではない半田ボールと
ＩＣチップ１７との配線距離を短くすることができるの
で、高速信号の扱いが可能となる。一方、本実施の形態
に係る半導体パッケージ３では、例えば半田ボール２２
の配置エリアの外側に負荷を作用させるためのダミーボ
ールを設けた場合に比べて、パッケージ本体１５の大き
さを小さくすることができる。また、同じ大きさのパッ
ケージ本体１５を用いた場合にあっては、より端子数の
多いＩＣチップ１７を用いることができる。したがっ
て、半導体パッケージの高性能化を図ることができる。
ＩＣチップ１７との配線距離を短くすることができるの
で、高速信号の扱いが可能となる。一方、本実施の形態
に係る半導体パッケージ３では、例えば半田ボール２２
の配置エリアの外側に負荷を作用させるためのダミーボ
ールを設けた場合に比べて、パッケージ本体１５の大き
さを小さくすることができる。また、同じ大きさのパッ
ケージ本体１５を用いた場合にあっては、より端子数の
多いＩＣチップ１７を用いることができる。したがっ
て、半導体パッケージの高性能化を図ることができる。
【００２７】図４は本実施の形態の第１〜第４の変形例
を示す図である。なお、本変形例は、半田ボール２２ａ
の配置が上記実施の形態と相違しており、それ以外の構
成は、上記実施の形態と同様の構成となっている。
を示す図である。なお、本変形例は、半田ボール２２ａ
の配置が上記実施の形態と相違しており、それ以外の構
成は、上記実施の形態と同様の構成となっている。
【００２８】第１の変形例では、図４中二点鎖線Ｒ１で
示す範囲、すなわち半導体パッケージ１５の中心位置か
らの距離がｒ１を越える範囲を隅部３１とし、この隅部
３１に配置された半田ボールをダミーボールとしてい
る。
示す範囲、すなわち半導体パッケージ１５の中心位置か
らの距離がｒ１を越える範囲を隅部３１とし、この隅部
３１に配置された半田ボールをダミーボールとしてい
る。
【００２９】第２の変形例では、図４中二点鎖線Ｒ２で
示す範囲、すなわち半導体パッケージ１５の中心位置か
らの距離がｒ２を越える範囲を隅部３２とし、この隅部
３２に配置された半田ボールをダミーボールとしてい
る。
示す範囲、すなわち半導体パッケージ１５の中心位置か
らの距離がｒ２を越える範囲を隅部３２とし、この隅部
３２に配置された半田ボールをダミーボールとしてい
る。
【００３０】第３の変形例では、図４中二点鎖線Ｈで囲
まれた範囲を隅部３３とし、この隅部３３に配置された
半田ボールをダミーボールとしている。第４の変形例で
は、第３の変形例における範囲の対角線Ｈａよりも外側
の範囲を隅部３４とし、この隅部３４に配置された半田
ボールをダミーボールとしている。
まれた範囲を隅部３３とし、この隅部３３に配置された
半田ボールをダミーボールとしている。第４の変形例で
は、第３の変形例における範囲の対角線Ｈａよりも外側
の範囲を隅部３４とし、この隅部３４に配置された半田
ボールをダミーボールとしている。
【００３１】これら第１〜第４の変形例においても、前
述した実施の形態と同様の効果を得ることができる。な
お、本発明は上述した各実施の形態に限定されるもので
はない。すなわち上記実施の形態では、半導体パッケー
ジのパッケージ基材としてプリント配線基板を用いた
が、パッケージ基材を柔軟なフィルムあるいはセラミッ
クにて構成してもよい。また、配置エリアの隅部は上述
した例に限られない。このほか本発明の要旨を逸脱しな
い範囲で種々変形実施可能であるのは勿論である。
述した実施の形態と同様の効果を得ることができる。な
お、本発明は上述した各実施の形態に限定されるもので
はない。すなわち上記実施の形態では、半導体パッケー
ジのパッケージ基材としてプリント配線基板を用いた
が、パッケージ基材を柔軟なフィルムあるいはセラミッ
クにて構成してもよい。また、配置エリアの隅部は上述
した例に限られない。このほか本発明の要旨を逸脱しな
い範囲で種々変形実施可能であるのは勿論である。
【００３２】
【発明の効果】本発明によれば、リフロー・半田付け等
の加熱時にパッケージ本体に反りが発生し、パッケージ
本体とプリント配線板との半田付け部に負荷が作用した
場合、この負荷の多くは、ダミーボールとこのダミーボ
ールに対応するパッドとの半田付け部が荷担することに
なる。このため、他のダミーボールではない半田ボール
とこの半田ボールに対応するパッドの半田付け部に上記
負荷が直接作用するのを防止でき、これら半田ボールと
パッドとの半田付け部に不良が発生し難くなる。したが
って、製品歩留まりを向上させることが可能である。
の加熱時にパッケージ本体に反りが発生し、パッケージ
本体とプリント配線板との半田付け部に負荷が作用した
場合、この負荷の多くは、ダミーボールとこのダミーボ
ールに対応するパッドとの半田付け部が荷担することに
なる。このため、他のダミーボールではない半田ボール
とこの半田ボールに対応するパッドの半田付け部に上記
負荷が直接作用するのを防止でき、これら半田ボールと
パッドとの半田付け部に不良が発生し難くなる。したが
って、製品歩留まりを向上させることが可能である。
【００３３】また、配置エリアの隅部以外に配置された
半田ボールに半導体素子を接続することになるので、半
田ボールと半導体素子との配線距離を短くなり、高速信
号の扱いが可能となる。したがって、半導体パッケージ
の高性能化を図ることができる。
半田ボールに半導体素子を接続することになるので、半
田ボールと半導体素子との配線距離を短くなり、高速信
号の扱いが可能となる。したがって、半導体パッケージ
の高性能化を図ることができる。
【図１】本発明の実施の形態に係る半導体パッケージが
組込まれたモジュール基板を示す縦断面図。
組込まれたモジュール基板を示す縦断面図。
【図２】同半導体パッケージの断面図。
【図３】同半導体パッケージの要部を拡大して示す断面
図。
図。
【図４】同半導体パッケージの変形例を示す底面図。
１…モジュール基板 ２…プリント配線板 ３…半導体パッケージ ５…絶縁基板 ５ａ…実装面 ７…配置エリア ８…パッド ９…半田層 １５…パッケージ本体 ２２，２２ａ…半田ボール ２３…半田層
Claims (1)
- 【請求項１】矩形状をなし半導体素子を収容するパッケ
ージ本体の裏面に、半田層によって被覆された多数の半
田ボールをマトリクス状に並べて配置し、これら半田ボ
ールをプリント配線板のパッドに半田付けする面実装型
半導体パッケージにおいて、 上記半田ボールの配置エリアの少なくとも隅部に配置さ
れた半田ボールは、上記半導体素子とは接続されていな
いダミーボールであることを特徴とする面実装型半導体
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247790A JPH1092965A (ja) | 1996-09-19 | 1996-09-19 | 面実装型半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247790A JPH1092965A (ja) | 1996-09-19 | 1996-09-19 | 面実装型半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092965A true JPH1092965A (ja) | 1998-04-10 |
Family
ID=17168694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247790A Pending JPH1092965A (ja) | 1996-09-19 | 1996-09-19 | 面実装型半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1092965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001462A3 (en) * | 1998-11-10 | 2000-12-13 | Nec Corporation | Semiconductor device with connection terminals in the form of a grid array |
| KR100333386B1 (ko) * | 1999-06-29 | 2002-04-18 | 박종섭 | 칩 스캐일 패키지 |
| KR100541397B1 (ko) * | 1998-06-25 | 2006-05-09 | 삼성전자주식회사 | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 |
| KR100691488B1 (ko) | 2004-12-28 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 패키지 |
-
1996
- 1996-09-19 JP JP8247790A patent/JPH1092965A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541397B1 (ko) * | 1998-06-25 | 2006-05-09 | 삼성전자주식회사 | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 |
| EP1001462A3 (en) * | 1998-11-10 | 2000-12-13 | Nec Corporation | Semiconductor device with connection terminals in the form of a grid array |
| US6459161B1 (en) | 1998-11-10 | 2002-10-01 | Nec Corporation | Semiconductor device with connection terminals in the form of a grid array |
| KR100333386B1 (ko) * | 1999-06-29 | 2002-04-18 | 박종섭 | 칩 스캐일 패키지 |
| KR100691488B1 (ko) | 2004-12-28 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353508B2 (ja) | プリント配線板とこれを用いた電子装置 | |
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPH1174404A (ja) | ボールグリッドアレイ型半導体装置 | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JPH1167947A (ja) | ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| KR20010070124A (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
| JPH09307022A (ja) | 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板 | |
| JP2768315B2 (ja) | 半導体装置 | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP3337820B2 (ja) | 半導体素子パッケージ | |
| JPH11345831A (ja) | 半導体装置、実装基板および実装方法 | |
| JP2002164471A (ja) | 薄型半導体装置及びその製造方法 | |
| JP2001319943A (ja) | 半導体装置 | |
| KR100225238B1 (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 |