JP3353508B2 - プリント配線板とこれを用いた電子装置 - Google Patents

プリント配線板とこれを用いた電子装置

Info

Publication number
JP3353508B2
JP3353508B2 JP31617794A JP31617794A JP3353508B2 JP 3353508 B2 JP3353508 B2 JP 3353508B2 JP 31617794 A JP31617794 A JP 31617794A JP 31617794 A JP31617794 A JP 31617794A JP 3353508 B2 JP3353508 B2 JP 3353508B2
Authority
JP
Japan
Prior art keywords
pattern
wiring board
land
printed wiring
protection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31617794A
Other languages
English (en)
Other versions
JPH08172143A (ja
Inventor
博之 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31617794A priority Critical patent/JP3353508B2/ja
Priority to US08/622,873 priority patent/US5844782A/en
Publication of JPH08172143A publication Critical patent/JPH08172143A/ja
Application granted granted Critical
Publication of JP3353508B2 publication Critical patent/JP3353508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一方の面に外部電極形
成用のランドを有し、種々の電子部品が搭載されるプリ
ント配線板とこれを用いた電子装置に関するものであ
る。
【０００２】
【従来の技術】現在、この種の電子装置としては、ＢＧ
Ａ（ボール・グリッド・アレイ）と呼ばれる半導体装置
がその代表的なものとして知られている。これは、図３
に示すように、有機系材料や無機系材料からなる厚さ１
ｍｍ程度のプリント配線板１を用いて、その一方の面
（上面）に半導体素子２を実装し、もう一方の面（下
面）に突状の外部電極３を所定の配列、例えばマトリク
ス状に配置したものである。この中で、能動部品となる
半導体素子２は、金線等のボンディングワイヤ４を介し
て基板上の配線パターンに接続されており、この状態で
モールド樹脂５によりボンディングワイヤ４と一体に封
止されている。
【０００３】ところで、外部電極３の下地構造を拡大し
てみると、そこには図４（ａ）に示すように、銅箔等の
導体材料で形成された円形のランド６が存在し、このラ
ンド６の部分を露出させた状態でソルダレジスト等のパ
ターン保護膜７が積層されている。そして、マザー基板
等への接続電極となる外部電極３は、半導体素子２をモ
ールド樹脂５にて封止したのち、ランド６上に供給した
はんだ粒やはんだペースト等を加熱溶融することで突状
に形成される。
【０００４】
【発明が解決しようとする課題】しかしながら従来のプ
リント配線板１においては、ランド６の周縁部までパタ
ーン保護膜７が乗っており、ランド６上に外部電極３を
形成した際には、その外部電極３とパターン保護膜７と
が接触した状態となる。そのため、マザー基板への実装
時や温度サイクル試験等を行ったときに、外部電極３と
パターン保護膜７との熱膨張係数差によって外部電極３
の付け根部分に熱応力が加わり、そこに例えば図４
（ｂ）のごとくクラック（マイクロクラック）３ａが発
生するという問題があった。その結果、クラック発生に
よってプリント配線板１から外部電極３が脱落し、マザ
ー基板との間で電気的な接続状態が得られなくなった
り、クラック内部が酸化して電気的な抵抗値が高くな
り、装置特性に悪影響を与えるなど、電子装置としての
致命的な欠陥を招いていた。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、その目的は、ランド上に形成される外部電
極の付け根部分におけるクラックの発生を確実に防止す
ることにある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、配線パターンと、外部電
極の形成位置にて開口した開口部を有するパターン保護
膜とを有するプリント配線板であって、前記外部電極の
形成位置に対応して前記配線パターン中に区画形成され
るとともに、周辺のパターン部との間に隙間が形成さ
れ、前記隙間において前記周辺のパターン部に連結パタ
ーンにより接続されたランドを備え、前記パターン保護
膜の前記開口部の開口径が前記ランドの外径よりも所定
の寸法だけ大きく設定されたものである。
【０００７】
【作用】本発明のプリント配線板においては、パターン
保護膜における開口部の口径がランドの外径よりも大き
く設定されているため、このランド上に突状の外部電極
を形成するにあたっては、パターン保護膜と外部電極と
の間に適度な隙間が確保される。したがって、温度変化
による熱膨張や熱収縮が起こっても、パターン保護膜と
外部電極とが常に非接触の状態に保持されるため、外部
電極の付け根部分への熱応力が回避され、クラックの発
生が防止される。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わるプリント
配線板とこれを用いた電子装置の一実施例を説明する図
である。なお、本実施例においては、その適用対象とな
る電子装置としてＢＧＡタイプの半導体装置を例示する
とともに、上記従来例と同様の構成部分については同一
の符号を付して説明する。
【０００９】先ず、図１（ａ）は、有機材料や無機材料
を基材としたプリント配線板１の表面（図例では上面）
にチップ状の半導体素子（不図示）を搭載し、これをワ
イヤボンディングにて基板上の配線パターンに接続した
のち、モールド樹脂５にて封止した状態を示している。
プリント配線板１の表裏面には銅箔等の導体材料にて配
線パターンが形成されている。そのうち、プリント配線
板１の裏面（図例では下面）には後述する外部電極の形
成位置に対応してランド６が形成されている。こうした
ランド６は、プリント配線板１の電極形成数に応じて多
数設けられており、基板の裏面側においては例えばマト
リクス状に配置されている。
【００１０】また、プリント配線板１の配線パターン上
には、例えばソリダーレジスト等の絶縁材料からなるパ
ターン保護膜７が積層されている。このパターン保護膜
７は、基板上に形成された配線パターンの保護ととも
に、はんだブリッジによるショート等を防止するための
もので、上述したランド６の形成位置、つまり外部電極
（後述）の形成位置にて開口した開口部７ａを有してい
る。
【００１１】ここで、従来の基板構造においては、図４
に示したようにランド６の周縁部にパターン保護膜７が
乗っていたが、本実施例のプリント配線板１において
は、パターン保護膜７の開口部７ａの口径Ｄ１がランド
６の外径Ｄ２よりも所定の寸法（後述）だけ大きく設定
され（Ｄ１＞Ｄ２）、これによりランド６とパターン保
護膜７との間に適度な隙間が確保されている。
【００１２】この場合は、ランド６の外径Ｄ２が所望す
る外部電極の大きさによって規定されるため、これを基
準にパターン保護膜７の開口径Ｄ１が設定されることに
なる。すなわち、パターン保護膜７の開口径Ｄ１は、ラ
ンド６上に外部電極を形成した際にその外部電極とパタ
ーン保護膜７との間に僅かな隙間が確保される様、ラン
ド６の外径Ｄ２や外部電極の大きさ等に応じて適宜設定
される。ちなみに本実施例の場合には、外径Ｄ２が０．
６ｍｍ程度のランド６に対し、パターン保護膜７の開口
径Ｄ１を０．７５ｍｍ程度に設定することで、双方の間
に０．０５ｍｍ以上の隙間を確保するようにした。
【００１３】これにより、プリント配線板１を用いて構
成される電子装置、例えば本実施例で開示しているＢＧ
Ａタイプの半導体装置にあっては、図１（ｂ）に示すよ
うに、はんだ粒やはんだペースト等の加熱溶融にてラン
ド６上に形成された外部電極３とその周辺のパターン保
護膜７との間に必ず隙間が形成されるようになる。この
ため、温度サイクル試験等を行った場合でも、熱膨張係
数の格差が大きい外部電極３とパターン保護膜７とが常
に非接触の状態に保持されるため、従来のように外部電
極３の付け根部分に熱応力が加わることがない。その結
果、クラック等の発生が確実に回避されるため、外部電
極３の脱落やクラック内部の酸化に起因した種々の不具
合を解消することができる。
【００１４】ところで、プリント配線板１上のランド形
態としては、配線パターンの終端部に形成する以外に
も、電子部品（半導体素子等）の電気的な接続状態の安
定化を図るべく、ある程度の広い面積で形成された銅箔
部分（以下、ベタパターンと記す）にパターン保護膜７
の開口部７ａをもってランド６を形成する場合がある。
そうした場合、配線パターンの終端部に形成されたラン
ド６に対しては先述の電極下地構造をそのまま採用でき
るが、ベタパターン中にパターン保護膜７によって形成
されたランド６に対してはその外径Ｄ２が保護膜の開口
径Ｄ１によって規定されてしまうため、何らかの工夫が
必要となる。
【００１５】そこで本実施例においては、ベタパターン
中に形成されたランドに対しても本発明の基板構造を採
用できるように、以下のような電極下地構造をもって好
適に対応している。図２は本発明の他の実施態様を説明
する図であり、図中（ａ）はその電極下地構造を示す要
部側面図、（ｂ）はそれを平面的に展開した模式図であ
る。先ず、図２（ａ）において、１はプリント配線板、
５は図示せぬ半導体素子を封止してなるモールド樹脂、
６はベタパターン中に形成されたランド、７はソルダレ
ジスト等からなるパターン保護膜である。また、図２
（ｂ）においては、銅箔等のパターン領域がハッチング
部分で示されており、その上に被着されたパターン保護
膜７が細かな点状部分で示されている。
【００１６】図２に示すように、ベタパターン中に形成
されたランド６は所定の外径、すなわち所望する外部電
極の大きさに対応した外径Ｄ２をもってほぼ円形に区画
形成されている。このランド６の周縁部からは、例えば
対角線上に４本の連結パターン６ａが導出されており、
これらの連結パターン６ａを介してランド６がその周辺
のベタパターン６ｂに接続されている。
【００１７】これに対してパターン保護膜７は、ランド
６の周辺のベタパターン６ｂを全て覆う状態で被着され
ている。また、ベタパターン６ｂ中におけるパターン保
護膜７の開口径Ｄ１は、先述の実施例と同様にランド６
の外径Ｄ２よりも所定の寸法だけ大きく、すなわちラン
ド６上に形成される外部電極（不図示）がパターン保護
膜７に接触しない程度に大きく設定されている。ちなみ
に本例では、ランド６とその周辺のベタパターン６ｂと
の間に０．１ｍｍ程度の隙間を確保するとともに、その
隙間の中間部分にパターン保護膜７の開口部７ａが位置
するように開口径Ｄ１を設定することで、先の実施例と
同様にランド６とパターン保護膜７との間に０．０５ｍ
ｍ以上の隙間を確保するようにした。
【００１８】こうした基板構造を採用することにより、
ベタパターン６ｂ中に形成されたランド６であっても、
その上に形成される外部電極（不図示）とパターン保護
膜７との接触を回避することができる。したがって、こ
れを用いた電子装置にあっては、先の実施例と同様に外
部電極の付け根部分に熱応力が加わることがないため、
クラック等の発生を確実に防止することが可能となる。
【００１９】なお、上記実施例の構成においては、電子
装置の一例としてＢＧＡタイプの半導体装置を開示した
が、本発明はこれに限定されることなく、外部電極形成
用のランドを有するプリント配線板１の表裏面のうち、
少なくともいずれか一方の面に上述した半導体素子以外
の能動部品、例えばトランジスタ等を搭載したものや、
インダクタ等の受動部品を搭載したものなど、種々の電
子装置に対して広く適用できるものである。
【００２０】
【発明の効果】以上、説明したように本発明によれば、
プリント配線板に形成された外部電極形成用のランド外
径よりもパターン保護膜の開口径の方が大きく設定され
ていることから、ランド上に外部電極を形成した際には
パターン保護膜と外部電極との間に隙間が確保されるよ
うになるため、材料の熱膨張係数差による熱応力が外部
電極の付け根部分に加わることがなくなり、これによっ
て電極付け根部分のクラック発生を確実に防止すること
が可能となる。その結果、クラック発生に起因した種々
の不具合、例えば外部電極の脱落やクラック内部の酸化
による抵抗値の変動等を解消することができるため、電
子装置としての信頼性向上にも大いに寄与する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明する図である。
【図２】本発明の他の実施態様を説明する図である。
【図３】電子装置の一例を示す図である。
【図４】従来の電極部分の構造を説明する図である。
【符号の説明】
１ プリント配線板 ３ 外部電極 ６ ランド ７ パターン保護膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線パターンと、外部電極の形成位置に
    て開口した開口部を有するパターン保護膜とを有するプ
    リント配線板であって、 前記外部電極の形成位置に対応して前記配線パターン中
    に区画形成されるとともに、周辺のパターン部との間に
    隙間が形成され、前記隙間において前記周辺のパターン
    部に連結パターンにより接続されたランドを備え、 前記パターン保護膜の前記開口部の開口径が前記ランド
    の外径よりも所定の寸法だけ大きく設定されたことを特
    徴とするプリント配線板。
  2. 【請求項２】 請求項１記載のプリント配線板を用いた
    電子装置であって、 前記ランド上に形成された突状の外部電極と、前記プリント配線板に搭載され 且つ前記配線パターンを
    介して前記外部電極に電気的に接続された電子部品とを
    備えたことを特徴とする電子装置。
JP31617794A 1994-12-20 1994-12-20 プリント配線板とこれを用いた電子装置 Expired - Lifetime JP3353508B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31617794A JP3353508B2 (ja) 1994-12-20 1994-12-20 プリント配線板とこれを用いた電子装置
US08/622,873 US5844782A (en) 1994-12-20 1996-03-29 Printed wiring board and electronic device using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31617794A JP3353508B2 (ja) 1994-12-20 1994-12-20 プリント配線板とこれを用いた電子装置
US08/622,873 US5844782A (en) 1994-12-20 1996-03-29 Printed wiring board and electronic device using same

Publications (2)

Publication Number Publication Date
JPH08172143A JPH08172143A (ja) 1996-07-02
JP3353508B2 true JP3353508B2 (ja) 2002-12-03

Family

ID=26568570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31617794A Expired - Lifetime JP3353508B2 (ja) 1994-12-20 1994-12-20 プリント配線板とこれを用いた電子装置

Country Status (2)

Country Link
US (1) US5844782A (ja)
JP (1) JP3353508B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303878B1 (en) 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JPH11297889A (ja) 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6271107B1 (en) 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
AU5109900A (en) * 1999-06-15 2001-01-02 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
KR100817646B1 (ko) 2000-03-10 2008-03-27 스태츠 칩팩, 엘티디. 플립칩 상호연결 구조물
US6800815B1 (en) * 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US20060163729A1 (en) * 2001-04-18 2006-07-27 Mou-Shiung Lin Structure and manufacturing method of a chip scale package
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
US7098408B1 (en) * 2003-10-14 2006-08-29 Cisco Technology, Inc. Techniques for mounting an area array package to a circuit board using an improved pad layout
DE10352349B4 (de) * 2003-11-06 2006-11-16 Infineon Technologies Ag Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
WO2005048307A2 (en) * 2003-11-08 2005-05-26 Chippac, Inc. Flip chip interconnection pad layout
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
TWI534915B (zh) 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
CN100372104C (zh) * 2004-09-07 2008-02-27 日月光半导体制造股份有限公司 具有焊垫强化结构的基板
DE102005005749A1 (de) * 2005-02-07 2006-08-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zur Herstellung desselben
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP2007273564A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント回路板、半導体パッケージ、および電子機器
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) * 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100206829A1 (en) * 2009-02-13 2010-08-19 L&P Property Management Company Product display
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
CN101916753A (zh) * 2010-08-04 2010-12-15 联发软体设计(深圳)有限公司 用于多列四方扁平无引脚封装芯片的印刷电路板
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
US4970571A (en) * 1987-09-24 1990-11-13 Kabushiki Kaisha Toshiba Bump and method of manufacturing the same
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition

Also Published As

Publication number Publication date
US5844782A (en) 1998-12-01
JPH08172143A (ja) 1996-07-02

Similar Documents

Publication Publication Date Title
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
US6448504B1 (en) Printed circuit board and semiconductor package using the same
JP3536023B2 (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
US8013443B2 (en) Electronic carrier board and package structure thereof
US5973931A (en) Printed wiring board and electronic device using same
US20060154533A1 (en) Printed-circuit board and circuit unit incorporating the circuit board
JPH1167947A (ja) ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JPH04188886A (ja) プリント配線板
US6437430B2 (en) Semiconductor apparatus and frame used for fabricating the same
JP3394479B2 (ja) 半導体装置
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2670505B2 (ja) 電子部品搭載用基板
JP3271500B2 (ja) 半導体装置
JPH1092965A (ja) 面実装型半導体パッケージ
JP2002232104A (ja) 配線モジュール
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
JPH0536300Y2 (ja)
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH10112514A (ja) 半導体装置及びその製造方法
JPH11233670A (ja) 回路基板構造体
JP2777664B2 (ja) 電子部品搭載用基板
WO1998048602A1 (en) Ball grid array package assembly including stand-offs
JPS59138394A (ja) 電子回路部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term