JPH05326814A - 電子回路素子搭載用リードフレーム - Google Patents

電子回路素子搭載用リードフレーム

Info

Publication number
JPH05326814A
JPH05326814A JP13110792A JP13110792A JPH05326814A JP H05326814 A JPH05326814 A JP H05326814A JP 13110792 A JP13110792 A JP 13110792A JP 13110792 A JP13110792 A JP 13110792A JP H05326814 A JPH05326814 A JP H05326814A
Authority
JP
Japan
Prior art keywords
lead frame
electronic circuit
substrate
circuit element
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13110792A
Other languages
English (en)
Inventor
Chikao Ikenaga
知加雄 池永
Hiroshi Yagi
▲ひろし▼ 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP13110792A priority Critical patent/JPH05326814A/ja
Publication of JPH05326814A publication Critical patent/JPH05326814A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】電子回路素子とダイパッドを構成する基板の素
材との熱膨張係数の違いによるダイボンディングの信頼
性低下を防止して、パッケージクラックを防止すると共
に、リードフレームの製造を簡略化し、かつコストを削
減する。 【構成】半導体素子搭載用基板１２は、シリコン基板１
３に絶縁性フィルム１４を貼り合わせることにより形成
されている。絶縁性フィルム１４は、絶縁層１５の一方
の片面に熱可塑性のポリイミドフィルム層１６と更にそ
の外側に独立電極１７とがラミネートされ、また他方の
片面に高耐熱性の接着剤１８がラミネートされた積層フ
ィルムから形成されている。そして、熱可塑性ポリイミ
ドフィルム層１６上に基板支持用リード１１ａを熱圧着
することにより、半導体素子搭載用リードフレーム１０
が形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば半導体装置等の
電子機器の組立用部材であるリードフレームに関する。
【０００２】
【従来の技術】従来より、半導体装置の組立用部材とし
てリードフレームが用いられている。このリードフレー
ムとして、例えば図４に示すＱＦＰ（Quad Flat Packag
e）型リードフレームまたは図５に示すＤＩＰ（Dual In
line Package）型リードフレームがあり、これらのリー
ドフレームＡは平板状に形成されており、半導体素子
（以下単に素子ともいう）を取り付けるためのダイパッ
ド１と、その周辺に配設され、素子との結線を行うため
の所定数のリード２ａを有するインナーリード２と、該
インナーリード２に連続するアウターリード３とを備え
ている。
【０００３】リードフレームＡは、通常、コバール、４
２合金、銅系合金等の、導電性に優れ且つ強度が大きい
金属板を、フォトエッチング法やスタンピング法等によ
り前記ダイパッド１、インナーリード２及びアウターリ
ード３を有する形状に加工して製造されるものである。
【０００４】また図６に示すように、リードフレームＡ
は、ダイパッド１に半導体素子４を取り付けると共に、
素子４のボンディングパッド（図示せず）とインナーリ
ード２とを金等からなるワイヤ５により電気的に接続し
て用いられる。従って、インナーリード２のボンディン
グ位置に金や銀等の貴金属をめっきして、ワイヤボンデ
ィングが確実に行えるようになされている。
【０００５】近年、半導体素子が高集積化され、入出力
（Ｉ／Ｏ）端子の数が増加するに伴い、素子のサイズが
増大している。その一方では、半導体装置の小型・軽量
化が強く求められており、この要求に応えるために半導
体パッケージのより一層の小型化及び同一サイズ内での
多ピン化が進行している。この半導体パッケージの多ピ
ン化にあたり、リードフレームに対しても加工サイズの
微細化が求められている。
【０００６】従来のリードフレームＡにおいては、イン
ナーリード２の各リード２ａ、２ａ…がダイパッド１の
方へ大きく突出するように形成されている。従って、フ
ォトエッチング法及びスタンピング法によってこのリー
ドフレームＡを製造する場合には、各リード２ａが互い
に他のリード２ａと接触することのないようにして形成
しなければならない。しかしながら、このように各リー
ド２ａどうしが接触しないように形成することは極めて
困難であり、このためインナーリード２の各リード２ａ
を所定の寸法内に無制限に形成することはできなく、そ
の加工に限界が生じている。その上、前述の多ピン化の
要求に応えようとすると、各リード２ａの線も細くしな
ければならなく、リードフレームＡの製造がより一層難
しくなる。このため、リードフレームに対する加工サイ
ズの微細化の要求に確実にかつ十分に応えることができ
ない。
【０００７】また、仮により多くのインナーリード２が
形成されたリードフレームＡを製造することができたと
しても、リードフレームＡを輸送したり、取り扱ったり
しているうちにインナーリード２が曲がって互いに接触
してしまい、信頼性が損なわれる。そこで、この接触を
防止するために、従来は図４に示すように各リード２ａ
をテープ６によりテーピングして、リード２ａの強度を
上げるようにしている。しかし、テーピング作業のため
に余計な労力が必要となってしまう。
【０００８】一方、半導体パッケージを製造する際に、
前述したようにインナーリード２とダイパッド１上の素
子４の電極とをワイヤ５によって連結するワイヤボンデ
ィングが行われている。しかし、前述のように一定の範
囲内に形成可能なインナーリード２のリード２ａ数には
限界があるので、素子４を多ピン化するには、インナー
リード形成部分を大きくする必要がある。そこで、イン
ナーリード形成部分の範囲を大きくすると、インナーリ
ード２とダイパッド１との距離が大きくなってしまう。
このため、必然的にワイヤ５の長さも長くなって、樹脂
封止時にワイヤ５どうしが接触してしまう。従って、こ
の方法によっても、依然として素子４の多ピン化に十分
にかつ確実に対応することができない。
【０００９】このようなことから、素子４の超多ピン化
に対応するために、加工サイズの微細化を簡単にできる
ようにすると共に、信頼性を向上することのできる半導
体素子搭載用リードフレームの開発が必要となってい
る。
【００１０】このようなリードフレームにおいては、搭
載する素子サイズを変更せず、しかもインナーリード２
にボンディングするワイヤ長をも延長することなく超多
ピン化を可能にする必要があるが、そのためには素子４
とインナーリード２とを直接結線しないようにすること
が考えられる。
【００１１】そこで、素子４とインナーリード２との電
気的接続を中継する、所定数の独立電極７からなるター
ミナル部Ｔと樹脂フィルム８とを有する絶縁性基板９を
作製し、この絶縁性基板９を、図７に示すリードフレー
ム部材１１のダイパッド１に、あるいは図８に示すダイ
パッドレスリードフレーム部材１１の基板支持用リード
１１ａに、絶縁耐熱性接着剤か、またはポリイミド等か
らなるテープの両面に耐熱性接着剤の塗布された両面テ
ープかを用いて専用の熱圧着治具で貼り合わせることに
より、インナーリード２を素子４のボンディングパッド
から離在させることを可能としてインナーリード２の形
成領域を広げ、結果としてインナーリード２の数を増設
することを可能としたターミナルリードフレームＢが考
えられている。
【００１２】
【発明が解決しようとする課題】しかしながら、半導体
素子４の高密度・多ピン化に伴い、素子４からの発熱量
が増大するようになり、この素子４の発熱により、図７
に示すようなリードフレームＢでは、ダイパッド１が金
属板であるかあるいは半導体素子搭載用配線基板の素材
そのものであるかのいずれかであるため、素子４とダイ
パッド１との熱膨張係数の違いにより素子４とダイパッ
ド１との間に発生する熱応力が大きくなる。この熱応力
により、ダイパッド１が反ったり、ダイボンディングの
信頼性が著しく低下したりし、ともするとパッケージ後
にクラックを生じるおそれがある。
【００１３】また従来のリードフレームにおいては、独
立電極７を絶縁性基板９に搭載するために、独立電極７
を形成する材料に耐熱性接着剤を塗布するか、あるいは
耐熱性両面接着テープを貼り付けなければならない。こ
のため、独立電極７を形成する材料に耐熱性接着剤を塗
布する工程、あるいは独立電極７を形成する材料に耐熱
性両面接着テープを貼り付ける工程が必要となるばかり
でなく、これらの工程は煩雑でしかも多大の時間と費用
を要してしまうという問題がある。
【００１４】本発明は、このような問題に鑑みてなされ
たものであり、その目的は、電子回路素子とダイパッド
を構成する基板の素材との熱膨張係数の違いによるダイ
ボンディングの信頼性低下を防止するとともに、この信
頼性低下に伴うパッケージクラックを防止し、かつ超多
ピン素子の搭載が可能な電子回路素子搭載用リードフレ
ームを提供することである。
【００１５】また、本発明の他の目的はリードフレーム
の製造を簡略化するとともに、コストを削減することの
できる電子回路素子搭載用リードフレームを提供するこ
とである。
【００１６】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明は、電子回路素子を搭載するため
のダイパッドを有しないリードフレーム部材に所定数の
基板支持用リードが設けられ、これらの基板支持用リー
ドに、電子回路素子を所定数搭載する電子回路素子搭載
用基板を接続することにより構成されるリードフレーム
であって、前記電子回路素子搭載用基板が前記電子回路
素子の電極とワイヤボンディングにより電気的に導通可
能な独立電極を備えている電子回路素子搭載用リードフ
レームにおいて、前記電子回路素子搭載用基板が、少な
くとも搭載される電子回路素子の熱膨張係数と等しいか
またはほぼ等しい熱膨張係数を有する等熱膨張係数材料
から形成されている等熱膨張係数基板を備え、この等熱
膨張係数基板に前記独立電極が設けられていることを特
徴としている。
【００１７】また請求項２の発明は、等熱膨張係数基板
はシリコン系基板から構成されていること特徴としてい
る。更に請求項３の発明は、前記シリコン系基板に熱可
塑性ポリイミド樹脂等の熱可塑性絶縁耐熱性樹脂層が形
成されていると共に、この熱可塑性絶縁耐熱性樹脂層上
に前記独立電極が形成されていることを特徴としてい
る。
【００１８】更に請求項４の発明は、前記電子回路素子
搭載用基板が、前記熱可塑性絶縁耐熱性樹脂によって前
記基板支持リードに直接熱圧着されていることを特徴と
している。
【００１９】
【作用】このように構成された本発明の電子回路素子搭
載用リードフレームにおいては、電子回路素子搭載用基
板の等熱膨張係数基板の熱膨張係数が、この等熱膨張係
数基板に搭載される電子回路素子の熱膨張係数と同等で
あるので、電子回路素子から熱が発生しても、電子回路
素子と電子回路素子搭載用基板との間に熱応力はほとん
ど発生しない。したがって、ダイパッドの反りおよびダ
イボンディングの信頼性の低下が防止され、その結果電
子回路パッケージに発生するクラックが防止される。
【００２０】また、熱可塑性絶縁耐熱性樹脂は接着剤と
して機能するようになるので、熱圧着治具を用いて、電
子回路素子搭載用基板の熱可塑性絶縁耐熱性樹脂層をリ
ードフレーム部材の基板支持用リードに単に貼り合わせ
るだけで、電子回路素子搭載用リードフレームが形成さ
れるようになる。したがって、従来のリードフレームの
ような、独立電極を形成する材料に耐熱性接着剤を塗布
する工程あるいは独立電極を形成する材料に耐熱性両面
接着テープを貼り付ける工程が不要となる。これによ
り、電子回路素子搭載用リードフレームの製造がより一
層簡略化されるとともに、コストが低減する。
【００２１】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明に係る電子回路素子搭載用リー
ドフレームの一実施例を示し、（ａ）はその平面図、
（ｂ）は（ａ）のIBーIB線に沿う断面図である。なお、
前述の従来のリードフレームと同じ構成要素には同じ符
号を付すことにより、その詳細な説明は省略する。
【００２２】この実施例においては、電子回路素子搭載
用リードフレームとして半導体素子搭載用リードフレー
ムについて説明する。図１に示すように、この半導体素
子搭載用リードフレーム１０は、従来のリードフレーム
に相当するリードフレーム部材１１とこのリードフレー
ム部材１１に搭載支持され、半導体素子４を搭載する矩
形状の半導体素子搭載用基板１２とからなる構成単位を
有しており、この構成単位が図中左右方向に連続して形
成されるものである（図１には１構成単位のみ示されて
いる）。
【００２３】リードフレーム部材１１は、図７および図
８に示す従来のリードフレームと同様に所定数のリード
２ａからなるインナーリード２を有していると共にこれ
らのインナーリード２に連続して形成されたアウターリ
ード３を有しているが、ダイパッド１を有しないダイパ
ッドレスリードフレーム部材である。またリードフレー
ム部材１１は、その４隅に半導体素子搭載用基板１２を
支持するための基板支持用リード１１ａを４本有してい
る。
【００２４】このリードフレーム部材１１は、従来のリ
ードフレームと同様に銅系合金、４２合金、コバールな
どの金属板を脱脂した後、レジストコーティングを行っ
て、表面にレジスト膜を形成し、次いで所定のパターン
マスクを用いてこのレジスト膜に露光を行うと共に現像
及びポストベーク等を行い、更にエッチングを行った後
レジストを剥離することにより、形成される。
【００２５】また、半導体素子搭載用基板１２は、シリ
コン基板１３に絶縁性フィルム１４を貼り合わせること
により形成されている。シリコン基板１３の熱膨張係数
は、このシリコン基板１３に搭載される半導体素子４の
熱膨張係数と等しいかまたはほぼ等しい。すなわち、シ
リコン基板１３は、本発明の等熱膨張係数材料を構成し
ている。
【００２６】絶縁性フィルム１４は、例えばポリイミド
フィルムの基材からなる絶縁層１５の一方の片面に熱可
塑性のポリイミドフィルム層１６と更にその外側に銅箔
１７とがラミネートされ、また他方の片面に高耐熱性の
接着剤１８がラミネートされた積層フィルムから形成さ
れている。この接着剤１８は熱可塑性ポリイミドから形
成することもできる。
【００２７】そして、この積層フィルムの表面の銅箔１
７に、前述のリードフレーム部材１１の場合と同様のエ
ッチングを行うことにより、積層フィルムの表面に所定
パターンからなる独立電極７を形成すると共に、この独
立電極７の表面にニッケル及び金めっき等の表面処理を
行うことにより、絶縁性フィルム１４が形成される。こ
うして形成された絶縁性フィルム１４が、図２に示すよ
うに専用の熱圧着治具を用いてシリコン基板１３に貼り
合わせられることにより、半導体素子搭載用基板１２が
形成される。
【００２８】そして、図３に示すように半導体素子搭載
用基板１２の熱可塑性ポリイミドフィルム層１６上に基
板支持用リード１１ａを熱圧着することにより、半導体
素子搭載用リードフレーム１０が形成され、この半導体
素子搭載用リードフレーム１０はシリコン基板ターミナ
ルリードフレームＣである。
【００２９】このように構成された本実施例の半導体素
子搭載用リードフレーム１０においては、半導体素子搭
載用基板１２のシリコン基板１３の熱膨張係数が半導体
素子４の熱膨張係数と同等であるので、半導体素子４か
ら熱が発生しても、半導体素子４と半導体素子搭載用基
板１２との間に熱応力はほとんど発生しない。したがっ
て、ダイパッド１の反りおよびダイボンディングの信頼
性の低下等の問題は発生しなく、その結果半導体パッケ
ージに発生するクラックが防止されるようになる。
【００３０】また、熱可塑性ポリイミドは接着剤として
機能するので、熱圧着治具を用いて、絶縁性フィルム１
４を基板支持用リード１１ａに単に貼り合わせるだけ
で、半導体素子搭載用リードフレーム１０が形成される
ようになる。したがって、従来のリードフレームのよう
な、独立電極７を形成する材料に耐熱性接着剤を塗布す
る工程あるいは独立電極７を形成する材料に耐熱性両面
接着テープを貼り付ける工程が不要となる。したがっ
て、リードフレーム１０の製造がより一層簡略化される
とともに、コストが低減するようになる。
【００３１】なお、本発明は、前述の実施例に限定され
るものではなく、種々の設計変更が可能である。例え
ば、前述の実施例では、絶縁性フィルム１４の基材にポ
リイミド樹脂を用いるものとしているが、熱可塑性で絶
縁性を兼ね備えかつ耐熱性等のリードフレームとして他
の要求される性質を備えている材料であれば、任意の材
料を用いることができる。その際には、リードフレーム
部材１１の材料の熱膨張率および熱収縮率と絶縁性フィ
ルム１４上の配線材料のそれらとを考慮した温度に、熱
圧着治具の接着温度条件を設定するとよい。また、前述
の実施例では、半導体素子を搭載する場合について本発
明を説明しているが、本発明は、他の電子回路素子を搭
載する場合にも適用することができる。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
にかかる電子回路素子搭載用リードフレームによれば、
電子回路素子から熱が発生しても、電子回路素子と電子
回路素子搭載用基板との間に熱応力がほとんど発生しな
いので、ダイパッドの反りおよびダイボンディングの信
頼性の低下を防止できる。したがって、電子回路パッケ
ージに発生するクラックを防止することができる。
【００３３】また、熱圧着治具を用いて、電子回路素子
搭載用基板の熱可塑性絶縁耐熱性樹脂層をリードフレー
ム部材の基板支持用リードに単に貼り合わせるだけで、
電子回路素子搭載用リードフレームが形成できるように
なるので、従来のリードフレームのような、独立電極を
形成する材料に耐熱性接着剤を塗布する工程あるいは独
立電極を形成する材料に耐熱性両面接着テープを貼り付
ける工程が不要となる。したがって、電子回路素子搭載
用リードフレームの製造をより一層簡略化できるととも
に、コストを低減することができる。
【図面の簡単な説明】
【図１】 本発明にかかる電子回路素子搭載用リードフ
レームの一実施例を示し、（ａ）はその斜視図、（ｂ）
は（ａ）におけるIBーIB線に沿う断面図である。
【図２】 シリコン基板に独立電極を有する絶縁性フィ
ルムを貼り合わせることにより、半導体素子搭載用基板
を形成することを説明する図である。
【図３】 半導体素子搭載用基板を、ダイパッドレスリ
ードフレーム部材の基板支持リードに接続することを説
明する図である。
【図４】 従来のＱＦＰ型リードフレームを示す平面図
である。
【図５】 従来のＤＩＰ型リードフレームを示す平面図
である。
【図６】 従来のリードフレームを使用した半導体装置
の要部を示す図である。
【図７】 従来の独立電極の形成された絶縁性フィルム
をダイパッドに貼り合わせたターミナルリードフレーム
を示し、（ａ）はその平面図、（ｂ）は（ａ）における
VIIBーVIIB線に沿う断面図である。
【図８】 従来の独立電極の形成された絶縁性フィルム
をダイパッドレスリードフレーム部材の基板支持用リー
ドに貼り合わせたせたターミナルリードフレームを示
し、（ａ）はその平面図、（ｂ）は（ａ）におけるVIII
BーVIIIB線に沿う断面図である。
【符号の説明】
Ａ…従来のリードフレーム、Ｂ…従来のターミナルリー
ドフレーム、Ｃ…シリコン基板ターミナルリードフレー
ム、１…ダイパッド、２…インナーリード、２ａ…イン
ナーリードのリード、３…アウターリード、４…半導体
素子、５…ワイヤ、６…テープ、７…独立電極、８…樹
脂フィルム、９…絶縁性基板、１０…半導体素子搭載用
リードフレーム、１１…リードフレーム部材、１１ａ…
基板支持用リード、１２…半導体素子搭載用基板、１３
…シリコン基板、１４…絶縁性フィルム、１５…絶縁
層、１６…熱可塑性ポリイミドフィルム層、１７…銅
箔、１８…接着剤層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電子回路素子を搭載するためのダイパッ
    ドを有しないリードフレーム部材に所定数の基板支持用
    リードが設けられ、これらの基板支持用リードに、電子
    回路素子を所定数搭載する電子回路素子搭載用基板を接
    続することにより構成されるリードフレームであって、
    前記電子回路素子搭載用基板が前記電子回路素子の電極
    とワイヤボンディングにより電気的に導通可能な独立電
    極を備えている電子回路素子搭載用リードフレームにお
    いて、 前記電子回路素子搭載用基板が、少なくとも搭載される
    電子回路素子の熱膨張係数と等しいかまたはほぼ等しい
    熱膨張係数を有する等熱膨張係数材料から形成されてい
    る等熱膨張係数基板を備え、この等熱膨張係数基板に前
    記独立電極が設けられていることを特徴とする電子回路
    素子搭載用リードフレーム。
  2. 【請求項２】 等熱膨張係数基板はシリコン系基板から
    構成されていることを特徴とする請求項１記載の電子回
    路素子搭載用リードフレーム。
  3. 【請求項３】 前記シリコン系基板に熱可塑性ポリイミ
    ド樹脂等の熱可塑性絶縁耐熱性樹脂層が形成されている
    と共に、この熱可塑性絶縁耐熱性樹脂層上に前記独立電
    極が形成されていることを特徴とする請求項２記載の電
    子回路素子搭載用リードフレーム。
  4. 【請求項４】 前記電子回路素子搭載用基板が、前記熱
    可塑性絶縁耐熱性樹脂によって前記基板支持リードに直
    接熱圧着されていることを特徴とする請求項３記載のリ
    ードフレーム。
JP13110792A 1992-05-22 1992-05-22 電子回路素子搭載用リードフレーム Pending JPH05326814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13110792A JPH05326814A (ja) 1992-05-22 1992-05-22 電子回路素子搭載用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13110792A JPH05326814A (ja) 1992-05-22 1992-05-22 電子回路素子搭載用リードフレーム

Publications (1)

Publication Number Publication Date
JPH05326814A true JPH05326814A (ja) 1993-12-10

Family

ID=15050147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13110792A Pending JPH05326814A (ja) 1992-05-22 1992-05-22 電子回路素子搭載用リードフレーム

Country Status (1)

Country Link
JP (1) JPH05326814A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6297546B1 (en) * 1996-05-21 2001-10-02 Micron Technology, Inc. Underfill coating for LOC package
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297546B1 (en) * 1996-05-21 2001-10-02 Micron Technology, Inc. Underfill coating for LOC package
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6140695A (en) * 1997-05-15 2000-10-31 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6221695B1 (en) * 1997-05-15 2001-04-24 Micron Technology, Inc. Method for fabricating a compression layer on the dead frame to reduce stress defects
US6486539B1 (en) 1997-05-15 2002-11-26 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6657288B2 (en) 1997-05-15 2003-12-02 Micron Technology, Inc. Compression layer on the lead frame to reduce stress defects
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置
CN112363292B (zh) * 2015-04-30 2023-08-18 Lg伊诺特有限公司 透镜移动装置
US11988892B2 (en) 2015-04-30 2024-05-21 Lg Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same

Similar Documents

Publication Publication Date Title
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP4058642B2 (ja) 半導体装置
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2799472B2 (ja) 電子部品搭載用基板
JP2000138317A (ja) 半導体装置及びその製造方法
US6833512B2 (en) Substrate board structure
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
JP2620611B2 (ja) 電子部品搭載用基板
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH06177315A (ja) 多層リードフレーム
JP3251688B2 (ja) 半導体素子搭載用リードフレーム
JP3297959B2 (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP2799468B2 (ja) フラットパッケージ
JP2822446B2 (ja) 混成集積回路装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH0982752A (ja) 半導体装置
JPH05291457A (ja) 電子回路素子搭載用リードフレーム
JP3063733B2 (ja) 半導体パッケージ
KR0152576B1 (ko) 센터 패드를 갖는 적층칩 패키지