JPH06120403A - 電子回路素子搭載用リードフレーム - Google Patents

電子回路素子搭載用リードフレーム

Info

Publication number
JPH06120403A
JPH06120403A JP26330492A JP26330492A JPH06120403A JP H06120403 A JPH06120403 A JP H06120403A JP 26330492 A JP26330492 A JP 26330492A JP 26330492 A JP26330492 A JP 26330492A JP H06120403 A JPH06120403 A JP H06120403A
Authority
JP
Japan
Prior art keywords
wiring board
die pad
lead frame
frame
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26330492A
Other languages
English (en)
Inventor
Tomonori Matsuura
友紀 松浦
Hiroshi Yagi
▼ひろし▲ 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP26330492A priority Critical patent/JPH06120403A/ja
Publication of JPH06120403A publication Critical patent/JPH06120403A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】独立電極が形成された配線基板をダイパッドに
その平坦性を確保させて接合できるようにして、ワイヤ
のボンダビリティを向上させるとともに、ダイパッドと
配線基板との接続信頼性を向上する。 【構成】リードフレーム部材2のダイパッド6はウィン
ドホール6a,6bにより所定の形状パターンに形成さ
れたリード状のフレーム6cからなる。配線基板3は、
熱可塑性ポリイミド樹脂フィルム7と、この熱可塑性ポ
リイミド樹脂フィルム7の表面に形成された銅箔からな
る所定数の独立電極8とから構成されている。この配線
基板3をダイパッド6のフレーム6c上に載置し、熱可
塑性ポリイミド樹脂7をフレーム6cに加熱、圧着す
る。こうして、熱可塑性ポリイミド樹脂7が接着剤とな
って、配線基板3がダイパッド6に接合される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、独立電極が形成されて
いるとともに、半導体素子等の所定数の電子回路素子を
搭載する配線基板をダイパッドに張り付けることにより
形成されている電子回路素子搭載用リードフレームに関
するものである。
【0002】
【従来の技術】従来、図7に示すように半導体パッケー
ジの組立用部材として用いられるリードフレーム201
は、アウターリード202、インナーリード203及び
ダイパッド204から構成されているのが一般的であ
る。このようなリードフレーム201においては、例え
ばコバール、42合金、銅系合金などの、導電性がよ
く、かつ強度の大きい金属材料を用いて、フォトエッチ
ング法あるいはスタンピング法などによって、アウター
リード202、インナーリード203及びダイパッド2
04が一体に形成されている。これらの方法によって製
造されたリードフレーム201は、ダイパッド204に
半導体素子が搭載されるとともに、この半導体素子の電
極(パッド)とインナーリード203とを後述するよう
にワイヤーによりボンディングすることにより用いられ
る。そのために、通常インナーリード203のボンディ
ング位置に、金、銀等の貴金属のメッキを施して、ワイ
ヤボンディングを確実に行うことができるようにしてい
る。
【0003】一方、近年半導体チップはそのI/O端子
が増加する傾向にあり、これに伴い、種々のサイズの半
導体チップが製造されている。特に電子機器においては
小型・軽量化が強く要求されており、このような要望に
対応するために、半導体パッケージのより一層の小型化
及び同一サイズ内での多ピン化が行われてきた。このよ
うなことから、半導体素子用リードフレームに対して
は、加工サイズの微細化が求められている。
【0004】ところで従来のリードフレーム201にお
いては、インナーリード203はダイパッド204の方
へ大きく突出するようにして形成され、しかもそれらの
先端は自由端となっている。したがって、フォトエッチ
ング法及びスタンピング法によってこのリードフレーム
201を製造する場合には、これらのインナーリード2
03が互いに他のインナーリード203と接触すること
のないようにして形成しなければならない。しかしなが
ら、このように形成することはきわめて困難であり、こ
のためインナーリード203を所定の寸法内に無制限に
形成することができなく、その加工に限界が生じてい
た。
【0005】その上、前述の多ピン化の要求に応えよう
とすると、各インナーリード203間の間隔を小さくし
なければならないばかりでなく、インナーリード203
の線も細くしなければならない。このため、リードフレ
ーム201の製造がより一層難しくなる。また、仮によ
り多くのインナーリード203を製造することができた
としても、リードフレーム201を輸送したり、取り扱
ったりしているうちにインナーリード203が曲がっ
て、インナーリード203どうしが互いに接触してしま
い、信頼性が損なわれる。そこでこの接触を防止するた
めに、従来は同図に示すようなテーピング205を行っ
て各インナーリード203を固定し、その強度を上げる
ようにしているが、そのテーピング作業のための余計な
労力が必要となっている。
【0006】一方、半導体パッケージを製造する際に、
インナーリード203とダイパッド204上の半導体素
子の電極とをワイヤーによって連結するワイヤーボンデ
ィングが行われる。しかし、前述のように一定の範囲内
に形成可能なインナーリード203の数に限界があるの
で、チップを多ピン化するには、インナーリード形成部
分の範囲を大きくする必要がある。しかし、その範囲を
大きくすると、インナーリード203とダイパッド20
4との距離が大きくなってしまう。このため、必然的に
ワイヤーの長さも長くなって、樹脂封止時にワイヤーど
うしが接触してしまう。したがって、この方法によって
も、依然としてチップの多ピン化に十分対応することが
できない。
【0007】このようなことから、加工サイズの微細化
を簡単にできるようにするとともに、信頼性を向上する
ことのできる半導体素子用リードフレームの開発が必要
となってきている。
【0008】そこで、図8に示すように、リードフレー
ム部材301と所定数の独立電極307を有する配線基
板306とから構成された半導体素子搭載用リードフレ
ームが考えられている。リードフレーム部材301は、
図7に示すリードフレームと同じ材料、すなわち例えば
コバール、42合金、銅系合金などの、導電性がよく、
かつ強度の大きい金属材料を用いて同様の製造方法で形
成される。このリードフレーム部材301は、図7に示
すリードフレームと同様にアウターリード302、イン
ナーリード303及びベタ状のダイパッド304から構
成されている。
【0009】また配線基板306は、その表面に、半導
体素子とインナーリード303との間の配線を中継する
ための、相互に独立した電極である多数の独立電極30
7を備えている。独立電極307を有する配線基板30
6の材料としては、銅箔と銅箔とを接着剤により接合し
たもの、銅箔と金属基板とを接着剤により接合したも
の、および銅箔とポリイミド樹脂フィルムとを接合した
もの等の材料が使用されている。そして、ダイパッド3
04上に、配線基板306をその全面にわたって張り付
けることにより、半導体素子搭載用リードフレームが形
成される。
【0010】このリードフレームにおいては、半導体素
子とインナーリード303とを直接結線することなく、
例えば図9に示すように、ダイパッド304上の配線基
板306上に配設した独立電極307を介して半導体素
子311とインナーリード303とがワイヤー308
a,308bでボンディングされるようになる。したが
って、インナーリード303とダイパッド304との間
のワイヤー長をそれほど長く延長することなく、インナ
ーリード303をダイパッド304から離間させること
が可能となる。したがって、インナーリード303の形
成領域を拡張することができ、インナーリード303の
数を増やして、容易に超多ピン化が可能となる。
【0011】ところで、このようなリードフレームを製
造する場合、リードフレーム部材301のダイパッド3
04に接着剤を介して配線基板306を重ね合わせた
後、加熱・圧着治具により、ダイパッド304と配線基
板306とを加熱、圧着して張り合わせることにより、
リードフレーム301を製造している。
【0012】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体素子搭載用リードフレームにおいて
は、リードフレーム部材301の材料、配線基板306
の材料および接着剤のそれぞれの熱膨張係数あるいは加
熱収縮率が異なるため、ダイパッド304と配線基板3
06との張り合わせ工程における加熱後の冷却時に、配
線基板306がダイパッド304より大きく収縮する。
その場合、ベタ状のダイパッド304上に配線基板30
6の全面が張り付けられているので、図10に示すよう
にダイパッド304と配線基板306とは凹形に変形し
てしまう。
【0013】したがって、配線基板306の平坦性を確
保することが非常に困難となる。このため、ワイヤーボ
ンディング工程において、配線基板306とダイパッド
304とをクランプするための従来のクランパーでは、
配線基板306を充分に押さえつけることができなく、
その結果ワイヤーボンディングを確実に行うことができ
ないという問題がある。
【0014】また、ダイパッド304と配線基板306
とを接着剤で全面にわたって接合しているため、リード
フレームに半導体素子を搭載した後樹脂によりパッケー
ジしたとき、ダイパッド304、配線基板306および
接着剤の熱膨張係数の違い等により、この樹脂パッケー
ジにクラックが発生することがある。
【0015】そこで、ダイパッドをなくすとともに、リ
ードフレームに独立電極用配線基板の吊りリードを形成
し、この吊りリードに配線基板を支持することにより、
配線基板の接着面積を小さくするとともに、接着剤の使
用を少なくすることが考えられている。
【0016】しかし、配線基板を単にこのような吊りリ
ードに支持させるようにしたのでは、配線基板が比較的
薄く曲がりやすいので、配線基板の平坦性を確保するこ
とが難しい。このため、ワイヤボンディング時に配線基
板を安定させることができない。したがって、前述と同
様にワイヤーボンディングを確実に行うことができない
という問題がある。
【0017】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、独立電極が形成された配
線基板をダイパッドにその平坦性を確保させて接合でき
るようにして、ワイヤのボンダビリティを向上させるこ
とができるとともに、ダイパッドと配線基板との接続信
頼性を向上することのできる電子回路素子搭載用リード
フレームを提供することである。
【0018】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項1の発明は、外部回路に接続される所定数
のアウターリード、これらのアウターリードに連続して
形成される所定数のインナーリード、およびこれらのイ
ンナーリードの各先端によって囲まれる空間内に配置さ
れたダイパッドを有するリードフレーム部材と、前記ダ
イパッドに接合され、所定数の独立電極を有する配線基
板とからなる電子回路素子搭載用リードフレームであっ
て、前記ダイパッドが、所定数のホールを有していると
ともに、該ホールによって所定の形状パターンに形成さ
れたリード状のフレームからなり、前記配線基板は前記
所定の形状パターンのフレームに接合されていることを
特徴としている。
【0019】また請求項2の発明は、前記ホールの一つ
が位置する真上に、前記配線基板の半導体素子搭載領域
が設定されていることを特徴としている。更に請求項3
の発明は、前記配線基板の半導体素子搭載領域の真下に
あるホール以外の前記ホールのうち、若干数のホールの
上で、これら若干数のボールを跨ぐようにして前記独立
電極が配置されていることを特徴としている。
【0020】更に請求項4の発明は、前記配線基板が、
表面に前記独立電極が形成されたポリイミド樹脂等の樹
脂フィルムからなり、該樹脂フィルムが前記フレームに
接合されていることを特徴としている。更に請求項5の
発明は、前記樹脂フィルムが熱可塑性樹脂フィルムであ
り、該熱可塑性樹脂フィルムが前記フレームに加熱圧着
されていることを特徴としている。
【0021】更に請求項6の発明は、前記配線基板が、
前記樹脂フィルムの前記独立電極と反対側の面に金属層
が設けられているとともに、該金属層に前記ダイパッド
の前記形状パターンと同じ形状パターンの溝が形成され
ており、前記フレームが該溝に嵌合された状態で、前記
配線基板が前記ダイパッドに接合されていることを特徴
としている。
【0022】更に請求項7の発明は、前記独立電極にお
ける前記フレームの真上位置に、前記インナーリードと
のワイヤーボンディングのためのボンディングパッド領
域および前記半導体素子の電極とのワイヤーボンディン
グのためのボンディングパッド領域がそれぞれ設定され
ていることを特徴としている。
【0023】
【作用】このように構成された本発明の電子回路素子搭
載用リードフレームにおいては、配線基板が部分的にダ
イパッドのフレームに支持されるようになるので、ダイ
パッドへの配線基板の加熱圧着後の冷却時に配線基板の
反りが抑制される。また配線基板とダイパッドとの部分
的支持が、配線基板の全面の広範囲にわたって位置する
ようになるので、配線基板の平坦性をよりいっそう確実
に確保することができる。これにより、ワイヤーのボン
ダビリティを向上させることができる。
【0024】また、配線基板の反りが抑制されることか
ら、ダイパッドと配線基板との接続信頼性が向上する。
そのうえ、配線基板とダイパッドとの部分的支持によ
り、接着剤が少なくて済むようになる。したがって、接
着剤による樹脂パッケージのクラックの発生が抑制され
る。また、配線基板を構成する熱可塑性ポリイミド樹脂
フィルムを用いることにより、熱可塑性ポリイミド樹脂
フィルムが接着剤として機能するようになる。これによ
り接着剤が不要となり、接着剤による樹脂パッケージの
クラックの発生が更に一層効果的に抑制される。
【0025】更に本発明によれば、配線基板の裏面の金
属層により、配線基板の平坦性が更に一層確実に確保す
ることができるので、ボンダビリティを更に一層向上で
きる。しかも、配線基板の裏面の金属層により、配線基
板の加熱圧着時の熱や半導体素子から発せられる熱が効
果的に放散されるようになり、リードフレームは放熱性
が向上する。
【0026】更に本発明によれば、配線基板の独立電極
におけるボンディングパッド領域をダイパッドのフレー
ムの真上に設定しているので、ワイヤーボンディング時
に配線基板の平坦性を更に確実に確保することができ
る。したがって、ワイヤーを確実にボンディングするこ
とができる。
【0027】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は、本発明に係わる電子回路素子搭載用リード
フレームの一実施例を示し、(a)は平面図、(b)は
(a)におけるIB−IB線に沿う断面図である。
【0028】図1(a)および(b)に示すように、本
実施例におけるリードフレーム1は、リードフレーム部
材2と配線基板3とから構成されている。リードフレー
ム部材2は前述の図5に示す従来のリードフレーム部材
と同様の銅系合金、42アロイ材、コバールなどの金属
材料を用いて従来と同様の方法で形成される。また図2
に示すように、このリードフレーム部材2は、従来と同
様に外部回路に接続される所定数のアウターリード4
と、これらのアウターリード4に連続して形成され、後
述する独立電極8を介して半導体素子のパッド(電極)
に接続される所定数のインナーリード5と、後述する配
線基板を搭載するためのダイパッド6とを有している。
【0029】そして、この実施例におけるリードフレー
ム部材2のアウターリード4、インナーリード5および
ダイパッド6の相対的な配置は、図8に示す従来のリー
ドフレーム部材301と同じであるとともに、アウター
リード4およびインナーリード5の形状も、それぞれ従
来のリードフレーム部材301のアウターリード302
およびインナーリード303の形状と同じである。
【0030】また、ダイパッド6は従来のようなベタ形
状ではなく、半導体素子11の搭載領域Aを含む中央部
分に矩形状のウィンドホール6aを有しているととも
に、このウィンドホール6aの周囲に4個の台形状のウ
ィンドホール6bを有している。そして、ダイパッド6
は、これらのウィンドホール6a,6bにより所定の形
状パターンに形成されたリード状のフレーム6cから構
成されている。更に図2(b)に示すように、このダイ
パッド6はインナーリード5に対して下方へディプレス
されている。
【0031】一方図3に示すように、配線基板3は、熱
可塑性ポリイミド樹脂フィルム7と、この熱可塑性ポリ
イミド樹脂フィルム7の表面に形成された銅箔からなる
所定数の独立電極8とから構成されている。各独立電極
8は、配線基板3がダイパッド6に搭載されたとき、そ
れぞれ各インナーリード5に対応するように配置されて
いる。
【0032】この配線基板3を形成するには、まず熱可
塑性ポリイミド樹脂フィルム7の表面に独立電極8を形
成するための銅箔が接着されているとともに、図3
(b)に二点鎖線で示すように熱可塑性ポリイミド樹脂
フィルム7の裏面に、インナーリード5の厚さとほぼ同
じ厚さの金属層9が設けられている積層板を用意する。
そして、この積層板の表面の銅箔を所定形状にエッチン
グして独立電極8を形成するとともに、裏面の金属層9
を全面エッチングにより削除して熱可塑性ポリイミド樹
脂7を露出させることにより、図3に示す配線基板3を
形成する。
【0033】このように形成された配線基板3を、リー
ドフレーム部材2のダイパッド6のフレーム6c上に載
置し、ダイパッド6と配線基板3とを加熱かつ加圧する
ことにより、熱可塑性ポリイミド樹脂7をダイパッド6
のフレーム6cに加熱、圧着する。すなわち、図1
(b)に示すように熱可塑性ポリイミド樹脂7が接着剤
となって、配線基板3がダイパッド6に接合され、本実
施例のリードフレーム1が形成される。その場合、配線
基板3の独立電極8は、ダイパッド6のウィンドホール
6bの真上で、このウィンドホール6bを跨ぐようにし
て位置している。
【0034】このように構成された本実施例のリードフ
レーム1においては、ダイパッド6にウィンドホール6
aおよび6bが形成されているので、ダイパッド6と配
線基板3とは部分的に接着されるようになるので、それ
らの接着面積は比較的小さいものとなる。したがって、
ダイパッド6および配線基板3における熱可塑性ポリイ
ミド樹脂7のそれぞれの熱膨張係数あるいは加熱収縮率
が異なることにより、ダイパッドと配線基板との張り合
わせ工程における加熱後の冷却時に、熱可塑性ポリイミ
ド樹脂7がダイパッド6より大きく収縮しようとして
も、この熱可塑性ポリイミド樹脂7の収縮がダイパッド
6に及ぼす影響は小さい。その結果、ダイパッド6と配
線基板3との変形はきわめて小さい。したがって、配線
基板3の平坦性を確保することが非常に容易となる。
【0035】しかも、ダイパッド6と配線基板3との部
分的な接着は、図1(a)に斜めの破線で示すように配
線基板3の全面の広範囲にわたって存在しているので、
配線基板3の平坦性をより一層確実に確保することがで
きる。
【0036】このように配線基板3の平坦性を確保する
ことができることから、ワイヤーボンディング工程にお
いて、配線基板3とダイパッド6とを確実にクランプで
きるようになるため、ワイヤーボンディングを確実に行
うことができ、ボンダビリティが向上する。
【0037】そのうえ、ダイパッド6と配線基板3との
変形がきわめて小さいことから、ダイパッド6と配線基
板3との接続信頼性が向上する。また、熱可塑性ポリイ
ミド樹脂7が接着剤として機能することから、従来のよ
うな接着剤は使用しないで済むようになる。したがっ
て、樹脂によるパッケージング後、樹脂クラックが発生
し難い。
【0038】図4は、本発明の他の実施例の配線基板を
示し、(a)は平面図、(b)は(a)におけるIVB−I
VB線に沿う断面図、(c)は裏面図である。なお、前述
の実施例の構成要素と同じ構成要素には同じ符号を付す
ことにより、その詳細な説明は省略する。
【0039】前述の実施例に対して、本実施例は、リー
ドフレーム部材2がまったく同じであるが、配線基板3
が異なる。したがって、ダイパッド6はウィンドホール
6a,6bを有し、所定の形状パターンのフレーム6c
から構成されている。
【0040】一方配線基板3は、前述の実施例では、配
線基板3を形成するための積層板の裏面に形成された金
属層9を裏面の全面エッチングにより削除したが、図4
に示すように本実施例においては、熱可塑性ポリイミド
樹脂フィルム7の裏面に金属層9が存在している。すな
わち、熱可塑性ポリイミド樹脂フィルム7の裏面の金属
層9に、エッチングにより溝9aを形成する。この溝9
a部分は金属層が完全に削除され、熱可塑性ポリイミド
樹脂7が露出している。
【0041】この溝9aの形状パターンは、ダイパッド
6のフレーム6cの形状パターンとまったく同一に形成
されているとともに、溝9aの幅はダイパッド6のフレ
ーム6cを嵌め込むことができる大きさに設定されてい
る。
【0042】また、熱可塑性ポリイミド樹脂フィルム7
の表面には、前述の実施例とまったく同様にエッチング
により、所定数の独立電極8が形成されている。
【0043】このように形成された本実施例の配線基板
3を、リードフレーム部材2のダイパッド6上に載置す
る。その場合、ダイパッド6の形状パターンと溝9aの
形状パターンとを合致させる。この状態で、ダイパッド
6と配線基板3とを加圧することによりダイパッド6を
溝9a内に嵌め込むとともに、加熱、圧着することによ
り、熱可塑性ポリイミド樹脂7をダイパッド6に加熱、
圧着する。こうして、図5(b)に示すように配線基板
3の溝9a内にダイパッド6が嵌め込まれた状態で、熱
可塑性ポリイミド樹脂7が接着剤となって、配線基板3
がダイパッド6に接合され、本実施例のリードフレーム
1が形成される。
【0044】この実施例においては、配線基板3の加熱
圧着時における熱および配線基板3上に搭載される半導
体素子11の発する熱が、金属層9およびフレーム6c
から放散されるようになり、放熱性が向上する。特に、
配線基板3の半導体素子搭載領域および独立電極8のそ
れぞれの真下にある金属層9により、熱は効果的に発す
るようになる。またこの実施例においても、前述の実施
例と同様に配線基板の平坦性が確保され、ボンダビリテ
ィが向上するとともに、樹脂クラックが発生し難い。
【0045】図6は、本発明の更に他の実施例を示し、
(a)は平面図、(b)は(a)におけるVIB−VIB線に
沿う断面図である。この実施例においては、前述のいず
れの実施例のダイパッド6と同様に、ダイパッド6はウ
ィンドホール6a,6bが設けられ、同形状パターンを
有している。そして、前述のいずれの実施例のリードフ
レーム1と同様に、ダイパッド6に配線基板3が搭載さ
れている。図6(b)に示す実施例では、配線基板3は
図4および図5に示す実施例の配線基板3とまったく同
一に形成されている。したがって、配線基板3の熱可塑
性ポリイミド樹脂フィルム7の表面には所定数の独立電
極8が形成されているとともに、熱可塑性ポリイミド樹
脂フィルム7の裏面には金属層9およびこの金属層9に
ダイパッド6の形状パターンと同一の形状パターンの溝
9aが形成されている。そして、溝9aにダイパッド6
のフレーム6cが嵌め込まれるとともに、熱可塑性ポリ
イミド樹脂フィルム7がダイパッド6のフレーム6cに
加熱、圧着されている。
【0046】そして、本実施例の特徴部分は、配線基板
3の独立電極8におけるワイヤーのボンディングパッド
の領域が設定されている場所である。すなわち、本実施
例においては、図6(a)に一点鎖線の長方形で示すよ
うにボンディングパッドの領域はダイパッド6のフレー
ム6cの真上に設定されている。その場合、図6(b)
に示すようにダイパッド6の外側フレーム6cの真上に
は、インナーリード5とのワイヤー10のボンディング
を行うためのボンディングパッドの領域Bが設定されて
いるとともに、内側フレーム6cの真上には、半導体素
子11の電極とのワイヤー10のボンディングを行うた
めのボンディングパッドの領域Cが設定されている。
【0047】このようにボンディングパッドの領域を、
ダイパッド6のフレーム6cの真上に設定することによ
り、配線基板3はより一層平坦性を確保されるようにな
るので、ボンダビリティを更に一層向上させることがで
きるようになる。
【0048】なお、この実施例においては配線基板3を
図4および図5に示す実施例の配線基板を用いるものと
しているが、本発明は、図1および図3に示す実施例の
配線基板を用いることもできる。
【0049】
【発明の効果】以上の説明から明らかなように、本発明
による電子回路素子搭載用リードフレームによれば、配
線基板の平坦性を確保することができるので、ワイヤー
のボンダビリティを向上させることができる。また、配
線基板の反りが抑制されることから、ダイパッドと配線
基板との接続信頼性が向上する。そのうえ、配線基板と
ダイパッドとの部分的支持により、接着剤が少なくて済
むので、接着剤による樹脂パッケージのクラックの発生
を抑制できる。特に、配線基板を構成する熱可塑性ポリ
イミド樹脂フィルムを用いることにより、接着剤による
樹脂パッケージのクラックの発生を更に一層効果的に抑
制できる。
【0050】また本発明によれば、配線基板の裏面の金
属層により、配線基板の平坦性が更に一層確実に確保す
ることができるので、ボンダビリティを更に一層向上で
きる。しかも、配線基板の裏面の金属層により、配線基
板の加熱圧着時の熱や半導体素子から発せられる熱を効
果的に放散できるので、リードフレームの放熱性を向上
できる。
【0051】更に本発明によれば、配線基板の独立電極
におけるボンディングパッド領域をダイパッドのフレー
ムの真上に設定しているので、ワイヤーボンディング時
に配線基板の平坦性を更に確実に確保することができ
る。
【図面の簡単な説明】
【図1】 本発明に係る電子回路搭載用リードフレーム
の一実施例を示し、(a)は平面図、(b)は(a)に
おけるIB−IB線に沿う断面図である。
【図2】 図1に示す実施例のリードフレーム部材を示
し、(a)は平面図、(b)は(a)におけるIIB−IIB
線に沿う断面図である。
【図3】 図1に示す実施例の配線基板を示し、(a)
は平面図、(b)は(a)におけるIIIB−IIIB線に沿う
断面図である。
【図4】 本発明の他の実施例の配線基板を示し、
(a)は平面図、(b)は(a)におけるIVB−IVB線に
沿う断面図である。
【図5】 図4に示す配線基板を用いた実施例のリード
フレームを示し、(a)は平面図、(b)は(a)にお
けるVB−VB線に沿う断面図である。
【図6】 本発明の更に他の実施例を示し、(a)は平
面図、(b)は(a)におけるVIB−VIB線に沿う断面図
である。
【図7】 従来のリードフレームの一例を示し、(a)
は平面図、(b)は(a)におけるVIIB−VIIB線に沿う
断面図である。
【図8】 従来のリードフレームの他の例を示し、
(a)は平面図、(b)は(a)におけるVIIIB−VIIIB
線に沿う断面図である。
【図9】 図8に示すリードフレームによる半導体装置
を示す図である。
【図10】図8に示すリードフレームのダイパッドおよ
び配線基板の反りを説明し、(a)は平面図、(b)は
(a)におけるXB−XB線に沿う断面図である。
【符号の説明】
1…リードフレーム、2…リードフレーム部材、3…配
線基板、4…アウターリード、5…インナーリード、6
…ダイパッド、6a,6b…ウィンドホール、6c…ダ
イパッドのフレーム、7…熱可塑性ポリイミド樹脂フィ
ルム、8…独立電極、9…金属層、9a…溝、10…ワ
イヤー、11…半導体素子、A…半導体素子搭載領域、
B,C…ボンディングパッド領域

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 外部回路に接続される所定数のアウター
    リード、これらのアウターリードに連続して形成される
    所定数のインナーリード、およびこれらのインナーリー
    ドの各先端によって囲まれる空間内に配置されたダイパ
    ッドを有するリードフレーム部材と、前記ダイパッドに
    接合され、所定数の独立電極を有するとともに電子回路
    素子が搭載される配線基板とからなる電子回路素子搭載
    用リードフレームであって、 前記ダイパッドは、所定数のホールを有しているととも
    に、該ホールによって所定の形状パターンに形成された
    リード状のフレームからなり、前記配線基板は前記所定
    の形状パターンのフレームに接合されていることを特徴
    とする電子回路素子搭載用リードフレーム。
  2. 【請求項2】 前記ホールの一つが位置する真上に、前
    記配線基板の半導体素子搭載領域が設定されていること
    を特徴とする請求項1記載の電子回路素子搭載用リード
    フレーム。
  3. 【請求項3】 前記配線基板の半導体素子搭載領域の真
    下にあるホール以外の前記ホールのうち、若干数のホー
    ルの上で、これら若干数のボールを跨ぐようにして前記
    独立電極が配置されていることを特徴とする請求項2記
    載の電子回路素子搭載用リードフレーム。
  4. 【請求項4】 前記配線基板は、表面に前記独立電極が
    形成されたポリイミド樹脂等の樹脂フィルムからなり、
    該樹脂フィルムが前記フレームに接合されていることを
    特徴とする請求項1ないし3のいずれか1記載の電子回
    路素子搭載用リードフレーム。
  5. 【請求項5】 前記樹脂フィルムは熱可塑性樹脂フィル
    ムであり、該熱可塑性樹脂フィルムが前記フレームに加
    熱圧着されていることを特徴とする請求項4記載の電子
    回路素子搭載用リードフレーム。
  6. 【請求項6】 前記配線基板は、前記樹脂フィルムの前
    記独立電極と反対側の面に金属層が設けられているとと
    もに、該金属層に前記ダイパッドの前記形状パターンと
    同じ形状パターンの溝が形成されており、前記フレーム
    が該溝に嵌合された状態で、前記配線基板が前記ダイパ
    ッドに接合されていることを特徴とする請求項4または
    5記載の電子回路素子搭載用リードフレーム。
  7. 【請求項7】 前記独立電極における前記フレームの真
    上位置に、前記インナーリードとのワイヤーボンディン
    グのためのボンディングパッド領域および前記半導体素
    子の電極とのワイヤーボンディングのためのボンディン
    グパッド領域がそれぞれ設定されていることを特徴とす
    る請求項1ないし6のいずれか1記載の電子回路素子搭
    載用リードフレーム。
JP26330492A 1992-10-01 1992-10-01 電子回路素子搭載用リードフレーム Pending JPH06120403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26330492A JPH06120403A (ja) 1992-10-01 1992-10-01 電子回路素子搭載用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26330492A JPH06120403A (ja) 1992-10-01 1992-10-01 電子回路素子搭載用リードフレーム

Publications (1)

Publication Number Publication Date
JPH06120403A true JPH06120403A (ja) 1994-04-28

Family

ID=17387621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26330492A Pending JPH06120403A (ja) 1992-10-01 1992-10-01 電子回路素子搭載用リードフレーム

Country Status (1)

Country Link
JP (1) JPH06120403A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922370B1 (ko) * 2007-12-06 2009-10-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 자재
JP2011023416A (ja) * 2009-07-13 2011-02-03 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
KR20190036214A (ko) * 2017-09-27 2019-04-04 주식회사 유니칩스 소량 생산용 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922370B1 (ko) * 2007-12-06 2009-10-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 자재
JP2011023416A (ja) * 2009-07-13 2011-02-03 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
KR20190036214A (ko) * 2017-09-27 2019-04-04 주식회사 유니칩스 소량 생산용 반도체 패키지

Similar Documents

Publication Publication Date Title
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US20090294950A1 (en) Semiconductor device
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
JP2002151626A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001237361A (ja) 小さな持上げマウントパッドを有するリードフレーム
JPH08186151A (ja) 半導体装置及びその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP2007150044A (ja) 半導体装置
JPH10116936A (ja) 半導体パッケージ
JP3251688B2 (ja) 半導体素子搭載用リードフレーム
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3169072B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置
JP4291788B2 (ja) 半導体装置およびその製造方法