JP2002151626A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002151626A
JP2002151626A JP2001261175A JP2001261175A JP2002151626A JP 2002151626 A JP2002151626 A JP 2002151626A JP 2001261175 A JP2001261175 A JP 2001261175A JP 2001261175 A JP2001261175 A JP 2001261175A JP 2002151626 A JP2002151626 A JP 2002151626A
Authority
JP
Japan
Prior art keywords
lead
support
semiconductor device
hole
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001261175A
Other languages
English (en)
Other versions
JP3377001B2 (ja
Inventor
Yoshiaki Emoto
義明 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001261175A priority Critical patent/JP3377001B2/ja
Priority to US09/941,864 priority patent/US6593648B2/en
Publication of JP2002151626A publication Critical patent/JP2002151626A/ja
Application granted granted Critical
Publication of JP3377001B2 publication Critical patent/JP3377001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 応力を効果的に吸収することができる半導体
装置及びその製造方法、回路基板並びに電子機器を提供
することにある。 【解決手段】 半導体装置の製造方法は、複数の第１の
ホール１６と、第１のホール１６に囲まれた支持体１７
と、第１のホール１６を横切って支持体１７まで延びる
リード２２と、を有するテープ１０に、電極３２を有す
る半導体チップ３０を対向させる工程と、電極３２をリ
ード２２にボンディングする工程と、リード２２を第１
のホール１６において切断する工程と、リード２２を支
持体１７の側部に回り込むように屈曲させる工程と、を
含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置の高密度実装を追求すると、
ベアチップ実装が理想的である。しかしながら、ベアチ
ップは、品質の保証及び取り扱いが難しい。そこで、Ｃ
ＳＰ（Chip Scale/Size Package）が適用された半導体
装置が開発されている。ＣＳＰについては正式な定義は
ないが、一般に、パッケージサイズがＩＣチップと同じ
か、ＩＣチップよりわずかに大きいＩＣパッケージと解
されている。高密度実装を推進するためには、ＣＳＰ技
術の開発が重要である。
【０００３】また、半導体装置の開発においては、熱ス
トレスを効果的に吸収するための構造を実現することも
重要である。熱ストレスは、半導体装置と、この半導体
装置が実装される回路基板との熱膨張率の差によって生
じる。従来、この熱ストレスを吸収するために、弾力性
を有する樹脂を設けることが知られている。しかし、半
導体装置のさらなる信頼性向上を実現するには、より一
層、効果的に応力を緩和することが求められる。
【０００４】本発明は、上述した課題を解決するための
ものであり、その目的は、応力を効果的に吸収すること
ができる半導体装置及びその製造方法、回路基板並びに
電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、複数の第１のホールと、前記第１
のホールに囲まれた支持体と、前記第１のホールを横切
って前記支持体まで延びるリードと、を有するテープ
に、電極を有する半導体チップを対向させる工程と、前
記電極を前記リードにボンディングする工程と、前記リ
ードを前記第１のホールにおいて切断する工程と、前記
リードを前記支持体の側部に回り込むように屈曲させる
工程と、を含む。
【０００６】本発明によれば、切断後のリードを支持体
の側部に回り込むように屈曲させる。すなわち、リード
を屈曲させることで外部端子を形成する。リードの支持
体の側部に配置される部分は、自由端になっているので
変形しやすくなっている。したがって、外部からの応力
に対してリードの追従性が高く、応力を効果的に吸収す
ることができる半導体装置を製造することができる。
【０００７】（２）この半導体装置の製造方法におい
て、前記屈曲工程で、前記リードを、前記支持体の側部
を挟むように屈曲させてもよい。
【０００８】これによれば、リードを支持体を挟み込む
ように屈曲させる。したがって、リードは、半導体チッ
プの電極の形成された面に対向する方向に変形しやすく
なる。
【０００９】（３）この半導体装置の製造方法におい
て、前記支持体は、第２のホールを有し、前記ボンディ
ング工程で、前記電極を前記第２のホールにおいて前記
リードにボンディングしてもよい。
【００１０】（４）本発明に係る半導体装置の製造方法
は、複数の第１のホールと、前記第１のホールに囲まれ
かつ第２のホールを有する支持体と、前記第１のホール
を横切って前記支持体の前記第２のホールにまで延びる
リードと、を有するテープに、電極を有する半導体チッ
プを対向させる工程と、前記リードを前記第２のホール
内に屈曲させる工程と、前記電極を前記第１のホールに
おいて前記リードにボンディングする工程と、を含む。
【００１１】本発明によれば、リードを支持体の第２の
ホール内に屈曲させる。すなわち、リードを屈曲させる
ことで外部端子を形成する。リードの第２のホール内に
配置される部分は、自由端になっているので変形しやす
くなっている。したがって、外部からの応力に対してリ
ードの追従性が高く、応力を効果的に吸収することがで
きる半導体装置を製造することができる。
【００１２】（５）この半導体装置の製造方法におい
て、前記屈曲工程で、前記リードを、前記支持体を前記
第２のホールの内側から挟むように屈曲させてもよい。
【００１３】これによれば、リードを支持体を挟み込む
ように屈曲させる。したがって、リードは、半導体チッ
プの電極の形成された面に対向する方向に変形しやすく
なる。
【００１４】（６）この半導体装置の製造方法におい
て、前記リードを前記第１のホールにおいて切断する工
程をさらに含んでもよい。
【００１５】（７）この半導体装置の製造方法におい
て、前記ボンディング工程後に、前記第２のホール内に
樹脂を注入する工程をさらに含んでもよい。
【００１６】これによって、例えば、半導体チップの電
極の形成された面を樹脂で覆うことができる。
【００１７】（８）この半導体装置の製造方法におい
て、前記半導体チップの外形は、前記第２のホールの外
形よりも大きくてもよい。
【００１８】（９）この半導体装置の製造方法におい
て、前記テープは、前記支持体を外枠に接続する接続部
を有し、前記接続部を切断することによって、前記半導
体チップを前記テープから打ち抜く工程をさらに含んで
もよい。
【００１９】（１０）この半導体装置の製造方法におい
て、前記リードを回路基板に接続する工程をさらに含ん
でもよい。
【００２０】（１１）本発明に係る半導体装置は、電極
を有する半導体チップと、前記電極が一方の端部に接合
されたリードと、前記リードを他方の端部を避けて支持
する支持体と、を含み、前記半導体チップは、前記支持
体の前記リード側に配置され、前記リードの他方の端部
は、前記支持体の側部に回り込むように屈曲してなる。
【００２１】本発明によれば、リードの一方の端部は半
導体チップの電極に接合され、他方の端部は支持体の側
部に回り込むように屈曲している。支持体は、リードを
介して半導体チップとは反対側に配置されており、リー
ドの他方の端部は、半導体チップとは反対側に屈曲して
外部端子を構成する。リードの他方の端部は、自由端に
なっているので変形しやすくなっている。したがって、
外部からの応力に対してリードの追従性が高いので、応
力を効果的に吸収することができる。
【００２２】（１２）この半導体装置において、前記リ
ードの他方の端部は、前記支持体の側部を挟むように屈
曲してもよい。
【００２３】これによれば、リードの他方の端部は、支
持体を挟み込むように屈曲されている。したがって、リ
ードは、半導体チップの電極の形成された面に対向する
方向に変形しやすくなる。
【００２４】（１３）この半導体装置において、前記支
持体は、ホールを有し、前記電極は、前記ホールにおい
て前記リードに接合されてもよい。
【００２５】（１４）本発明に係る半導体装置は、電極
を有する半導体チップと、前記電極が一方の端部に接合
されたリードと、前記リードを他方の端部を避けて支持
し、ホールを有する支持体と、を含み、前記半導体チッ
プは、前記支持体の前記リード側に配置され、前記リー
ドの他方の端部は、前記支持体の前記ホール内に屈曲し
てなる。
【００２６】本発明によれば、リードの一方の端部は半
導体チップの電極に接合され、他方の端部は支持体のホ
ール内に屈曲している。支持体は、リードを介して半導
体チップとは反対側に配置されており、リードの他方の
端部は、半導体チップとは反対側に屈曲して外部端子を
構成する。リードの他方の端部は、自由端になっている
ので変形しやすくなっている。したがって、外部からの
応力に対してリードの追従性が高いので、応力を効果的
に吸収することができる。
【００２７】（１５）この半導体装置において、前記リ
ードの他方の端部は、前記支持体を前記第２のホールの
内側から挟むように屈曲してもよい。
【００２８】これによれば、リードの他方の端部は、支
持体を挟み込むように屈曲されている。リードは、半導
体チップの電極の形成された面に対向する方向に変形し
やすくなっている。
【００２９】（１６）この半導体装置において、前記電
極は、前記支持体の外側で前記リードに接合されてもよ
い。
【００３０】（１７）この半導体装置において、前記半
導体チップと前記支持体との間に設けられた樹脂をさら
に含み、前記樹脂は、前記リードの他方の端部の屈曲部
を避けて設けられてもよい。
【００３１】これによれば、リードの屈曲部が樹脂によ
って固定されないようにすることができる。すなわち、
リードが屈曲部を起点として自由に変形できるので、外
部からの応力に対するリードの追従性をさらに高めるこ
とができる。
【００３２】（１８）この半導体装置において、前記半
導体チップの外形は、前記ホールの外形よりも大きくて
もよい。
【００３３】（１９）本発明に係る回路基板は、上記半
導体装置が実装されている。
【００３４】（２０）本発明に係る電子機器は、上記半
導体装置を有する。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【００３６】（第１の実施の形態）図１〜図９は、本発
明を適用した第１の実施の形態に係る半導体装置及びそ
の製造方法を示す図である。なお、図６〜図９は、本実
施の形態に係る変形例を示す図である。
【００３７】図１は、本実施の形態で使用されるテープ
（例えばＴＡＢテープ）を示す概略図である。テープ１
０は、ベース基板１２と、複数の配線パターン２０と、
を有する。各配線パターン２０は、複数のリード２２を
含む。テープ１０上には、複数の半導体チップ（図１で
は図示せず）が実装されてもよく、その場合、各半導体
チップ３０はいずれかの配線パターン２０の領域に実装
される。なお、テープ１０は、リール・トゥ・リール搬
送ができるものであってもよい。
【００３８】ベース基板１２は、有機系の材料で構成さ
れることが多いが、無機系を含む材料で形成されてもよ
い。例えば、ベース基板１２は、ポリイミド樹脂からな
るフレキシブル基板であってもよい。フレキシブル基板
として、ＦＰＣ（Flexible Printed Circuit）や、ＴＡ
Ｂ（Tape Automated Bonding）技術で使用されるフィル
ムを使用してもよい。
【００３９】図１に示すベース基板１２は、長尺状をな
し、幅方向の両側の端部に複数のスプロケットホール１
４が形成されている。スプロケットホール１４にスプロ
ケット（図示せず）をはめ合わせて、テープ１０のリー
ル・トゥ・リール搬送が可能になる。
【００４０】図１に示す例では、ベース基板１２には、
第１のホール１６及び第２のホール１８が形成されてい
る。第１のホール１６及び第２のホール１８は、ベース
基板１２の貫通穴である。なお、後述する第３変形例に
示すように、第２のホール１８は形成されなくてもよ
い。
【００４１】第２のホール１８は、テープ１０の各配線
パターン２０に１つずつ形成されてもよい。第２のホー
ル１８は、テープ１０の幅方向のほぼ中央に形成されて
もよい。第２のホール１８の外形は、半導体チップ３０
の相似形であってもよく、例えば矩形に形成されてもよ
い。また、第２のホール１８の外形は、半導体チップ３
０の外形よりも小さくてもよい。第２のホール１８に
は、ボンディングする半導体チップ３０の電極３２が露
出してもよい。
【００４２】第２のホール１８が形成される場合には、
第１のホール１６は、第２のホール１８の隣に形成され
てもよい。図１に示すように、１つの第２のホール１８
に対して、複数（図では４つ）の第１のホール１６が形
成されてもよい。複数の第１のホール１６は、第２のホ
ール１８の周囲に配置されてもよく、例えば図１に示す
ように第２のホール１８が矩形をなす場合に、矩形の各
辺に平行に延びる長穴になっていてもよい。
【００４３】テープ１０は、支持体１７を有する。支持
体１７は、複数の第１のホール１６で囲まれている。支
持体１７は、第１のホール１６を打ち抜くことによって
形成してもよい。
【００４４】図１に示す例では、支持体１７の中央部に
第２のホール１８が形成されている。すなわち、支持体
１７は、第１のホール１６と第２のホール１８との間
で、長細く枠状に形成されてもよい。あるいは、第２の
ホール１８が形成されなくてもよく、その場合、支持体
１７は２点鎖線の領域を指す。支持体１７は、ベース基
板１２と同一の材料で形成されてもよく、例えばポリイ
ミド樹脂で形成されてもよい。同一材料の場合、ベース
基板１２は、支持体１７を含む。あるいは、支持体１７
は、ベース基板１２とは別部材で形成されてもよい。そ
の場合、支持体１７は、ベース基板１２とは異なる材料
で形成されてもよい。いずれにしても、支持体１７は、
接続部１９によってテープ１０の外枠と接続されている
（図２（Ａ）参照）。
【００４５】各配線パターン２０を構成する複数のリー
ド２２は、ベース基板１２の一方の面に形成されること
が多い。リード２２は接着材料（図示せず）を介してベ
ース基板１２に貼り付けられて、３層テープを構成して
もよい。この場合、ベース基板１２上の導電箔をエッチ
ングしてリード２２を形成してもよい。あるいは、リー
ド２２を、接着剤なしでベース基板１２に形成して２層
テープを構成してもよい。例えば、スパッタリングによ
ってリード２２を形成してもよいし、無電解メッキでリ
ード２２を形成するアディティブ法を適用してもよい。
【００４６】リード２２は、ベース基板１２の第１のホ
ール１６及び第２のホール１８の周辺部から、第１のホ
ール１６を横切って、支持体１７にまで延びるように形
成されている。リード２２は、支持体１７の第２のホー
ル１８に至るように形成されてもよい。リード２２は、
支持体１７によって支持されている。図１に示す例で
は、支持体１７の第１のホール１６と第２のホール１８
との間の部分は、ほぼ同じ方向に並ぶ２つ以上のリード
２２と交差しており、支持体１７は２つ以上のリード２
２を一括して支持している。なお、リード２２には、ベ
ース基板１２上に電気的テスト用のパッド２４が形成さ
れてもよい。
【００４７】リード２２は、半導体チップ３０の電極３
２と接合される部分（例えばインナーリード２６）と、
外部端子となる部分（例えばアウターリード２８）と、
を有し、両者が接続されている（図２（Ｂ）参照）。本
実施の形態では、インナーリード２６は第２のホール１
８に突出し、アウターリード２８は第１のホール１６に
掛け渡されている。
【００４８】リード２２は、銅（Ｃｕ）、クローム（Ｃ
ｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタン
グステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａ
ｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン
（Ｗ）のうちのいずれかを積層して、あるいはいずれか
の一層で形成することができる。リード２２は、ハン
ダ、スズ、金、ニッケルなどでメッキされていることが
好ましい。共晶が作られるような金属メッキが施されて
いると、金属接合が達成されやすくて好ましい。
【００４９】以下に示す例では、図１に示すテープ１０
を使用して半導体装置を製造する。
【００５０】図２（Ａ）及び図２（Ｂ）に示すように、
半導体チップ１０をボンディングする。図２（Ａ）は、
テープに半導体チップが実装されている平面図であり、
図２（Ｂ）は、図２（Ａ）に示すIIＢ−IIＢ線断面図で
ある。
【００５１】半導体チップ３０の平面形状は矩形である
ことが多い。複数の電極３２は、半導体チップ３０の一
方の面に形成されている。電極３２は、半導体チップ３
０の回路素子が形成される面に形成されることが多い。
電極３２は、半導体チップ３０の面の少なくとも１辺に
沿って並んで形成されてもよく、図２（Ａ）に示すよう
に、半導体チップ３０の４辺に並んで形成されてもよ
い。電極３２は、アルミニウム又は銅などで薄く平らに
形成されたパッドを有する。電極３２は、パッド上に形
成されたバンプをさらに有してもよい。バンプは、金で
形成されることが多い。また、電極３２のパッドの少な
くとも一部を避けて半導体チップ３０には、パッシベー
ション膜（図示せず）が形成されている。パッシベーシ
ョン膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂
などで形成される。
【００５２】半導体チップ３０を、テープ１０のいずれ
かの配線パターン２０に位置合わせする。詳しくは、半
導体チップ３０を第２のホール１８に配置し、電極３２
を第２のホール１８においてインナーリード２６に位置
合わせする。その場合、半導体チップ３０は、支持体１
７のリード２２側に配置する。すなわち、テープ１０の
配線パターン２０が形成された面に、半導体チップ３０
を実装する。
【００５３】そして、第２のホール１８において、電極
３２と、インナーリード２６と、をボンディングする。
その場合、複数のリード２２を一括して接合するギャン
グボンディング方式を適用してもよく、各リード２２ご
とに接合するシングルポイントボンディング方式を適用
してもよい。ボンディングは、第２のホール１８内で、
加熱されたツールをインナーリード２６に加圧すること
によって行う。
【００５４】こうして、テープ１０に半導体チップ３０
を取り付けることができる。テープ１０に複数の配線パ
ターン２０が形成される場合には、リール・トゥ・リー
ル搬送によって、複数の半導体チップ３０を順に取り付
けてもよい。こうすることで、複数の半導体チップ３０
を流れ作業で処理できるので、生産性が高まる。なお、
リール・トゥ・リール搬送は、テープ１０に対して行う
以下のいずれの工程に適用してもよい。
【００５５】ボンディング工程が終了すると、図３
（Ａ）及び図３（Ｂ）に示すように、樹脂封止の工程を
行う。すなわち、樹脂４０によって、電気的な接続部分
などを封止する。図３（Ａ）は、テープに樹脂が設けら
れた平面図であり、図３（Ｂ）は、図３（Ａ）に示すII
IＢ−IIIＢ線断面図である。
【００５６】本実施の形態では、ポッティングによって
樹脂４０を設ける。詳しくは、第２のホール１８内で、
半導体チップ３０上に樹脂４０をポッティングする。図
３（Ａ）に示すように、第２のホール１８の外形が半導
体チップ３０の外形よりも小さい場合には、半導体チッ
プ３０と第２のホール１８との隙間から流れ出る樹脂４
０の量を抑えることができる。ただし、隙間が全くない
わけではないので、樹脂４０を半導体チップ３０の端部
（例えば側面など）にも設けることができる。なお、樹
脂４０は、ベース基板１２とほぼ面一になるように設け
てもよい。
【００５７】こうして、半導体チップ３０における電極
３２が形成された面を樹脂４０で覆う。
【００５８】また、樹脂４０を設ける工程の前又はその
後に、半導体チップ３０の端部に第２の樹脂（接着剤４
２）を設けてもよい。その場合、接着剤４２によって、
半導体チップ３０と支持体１７とを固定してもよい。接
着剤４２は、半導体チップ３０の側面にも設けてもよ
い。こうすることで、樹脂４０が流れない部分を封止す
ることができるとともに、半導体チップ３０をテープ１
０により強く固定することができる。樹脂４０や接着剤
４２を、後述するリードの屈曲工程で形成されるリード
２２の屈曲部を避けるように設けてもよい。こうするこ
とで、リード２２の屈曲部が樹脂４０や接着剤４２によ
って固定されないようにすることができる。すなわち、
リード２２が屈曲部を起点として自由に変形できるの
で、外部からの応力に対するリード２２の追従性を高め
ることができる。
【００５９】図４（Ａ）及び図４（Ｂ）に示すように、
リードの切断及び屈曲工程を行う。これらの工程は、ボ
ンディング工程後に行ってもよく、樹脂封止の工程後に
行ってもよい。なお、図４（Ａ）は、リードが切断及び
屈曲された後の平面図であり、図４（Ｂ）は、図４
（Ａ）に示すIVＢ−IVＢ線断面図である。
【００６０】まず、リード２２を切断して、アウターリ
ード２８を自由端にする。詳しくは、リード２２を第１
のホール１６内で切断する。図示するように、第１のホ
ール１６の端部で切断してもよく、屈曲のための所定の
長さを確保できれば中央部で切断しても構わない。リー
ド２２が第１のホール１６内で切断されると、半導体チ
ップ３０は接続部１９によってテープ１０の外枠に固定
される。
【００６１】次に、リード２２を屈曲させて、半導体チ
ップ３０とは反対側にアウターリード２８を配置する。
詳しくは、切断後のリード２２のうち、支持体１７に支
持されて第１のホール１６内に残る部分を、支持体１７
の側部に回り込むように屈曲させる。なお、リード２２
の支持体１７の側部に配置される部分は、樹脂４０や接
着剤４２によって支持体１７に固定されてもよいが、固
定されなくてもよい。固定されない場合には、リード２
２の変形の自由度を高めることができる。
【００６２】図４（Ａ）及び図４（Ｂ）では、アウター
リード２８を、支持体１７の側部を挟むように屈曲させ
ている。言い換えれば、アウターリード２８を、半導体
チップ３０の中央側に向けて折り返している。その場
合、切断しないように屈曲させるために、リード２２を
支持体１７の側部で湾曲させてもよい。これによれば、
リード２２を支持体１７を挟み込むように屈曲させるの
で、リード２２を、半導体チップ３０の電極３２の形成
された面に対向する方向に変形しやすくさせることがで
きる。すなわち、半導体装置に外部から応力が加わって
も、アウターリード２８がその応力に追従して変形する
ので、応力を効果的に吸収することができる。
【００６３】アウターリード２８の先端は、樹脂４０
（第２のホール１８）に至ってもよい。複数のリード２
２は、各リード２２がほぼ同一形状になるように屈曲さ
せることが好ましい。こうすることで、複数の外部端子
（アウターリード２８）の平坦性を確保することができ
る。
【００６４】ボンディング工程後に、半導体チップ３０
を打ち抜く工程を行ってもよい。すなわち、テープ１０
上の各半導体チップ３０を個片に切断する。例えば、図
４（Ａ）に示すように、半導体チップ３０を含む２点鎖
線の領域５０で、テープ１０から半導体チップ３０を打
ち抜いてもよい。具体的には、テープ１０上に半導体チ
ップ３０を固定する接続部１９を切断することによっ
て、半導体チップ３０を個片化する。
【００６５】半導体チップ３０を打ち抜く工程は、リー
ド２２の切断及び屈曲工程後に行ってもよい。これによ
れば、リード２２の切断及び屈曲工程を、リール・トゥ
・リール搬送を適用して行った後に、各半導体チップ３
０を個片に切断することになるので、生産性に優れる。
あるいは、本工程は、リード２２の切断工程後で屈曲工
程前に行ってもよく、あるいはリード２２の切断工程前
に行ってもよい。
【００６６】この半導体装置の製造方法によれば、リー
ド２２を第２のホール１８内でボンディングし、切断後
のリード２２を第１のホール１６から支持体１７の側部
に回り込むように屈曲させる。支持体１７は、リード２
２を介して半導体チップ３０とは反対側に配置されてお
り、リード２２を支持体１７に向けて屈曲させることで
外部端子を形成する。リード２２の支持体１７の側部に
配置される部分は、自由端になっているので変形しやす
くなっている。したがって、外部からの応力に対してリ
ード２２の追従性が高く、応力を効果的に吸収すること
ができる半導体装置を製造することができる。
【００６７】しかも、テープ１０をリール・トゥ・リー
ル搬送させて各工程を行えば、複数の半導体装置を流れ
作業で製造することができるので、生産性を高めること
ができる。
【００６８】こうして、図５に示すように、半導体装置
を製造することができる。半導体装置１は、電極３２を
有する半導体チップ３０と、電極３２に接合されたリー
ド２２と、リード２２の支持体１７と、を含む。なお、
本実施の形態に係る半導体装置は、上述の製造方法から
導かれる構成を含む。
【００６９】半導体チップ３０は支持体１７のリード２
２側に配置され、インナーリード２６（リード２２の一
方の端部）に電極３２が接合されている。アウターリー
ド２８（リード２２の他方の端部）は、半導体チップ３
０とは反対側の支持体１７の側部に回り込むように屈曲
している。アウターリード２８は、支持体１７からの自
由端となっている。
【００７０】支持体１７は、中央部にホール１８を有し
てもよい。言い換えると、支持体１７は、一定の幅を有
する枠状に形成されてもよい。ホール１８の外形は、半
導体チップ３０の外形よりも大きくてもよいし、小さく
てもよい。支持体１７は、少なくともアウターリード２
８を避けてリード２２を支持する。図５に示すように、
インナーリード２６は、ホール１８に突出してもよい。
すなわち、支持体１７は、インナーリード２６も避けて
リード２２を支持してもよい。支持体１７を枠状に形成
することによって、ホール１８に延びる複数のリード２
２を一括して支持することができる。なお、支持体１７
のホール１８は、半導体チップ３０上の電極群を露出す
る大きさで形成されてもよい。
【００７１】図５に示す例では、アウターリード２８
は、支持体１７の側部を挟むように、半導体チップ３０
の中央側に向けて屈曲している。こうすることで、リー
ド２２を、半導体チップ３０の電極３２の形成された面
に対向する方向に変形しやすくさせることができる。
【００７２】また、半導体チップ３０に樹脂４０が設け
られてもよく、半導体チップ３０の端部に接着剤４２が
設けられてもよい。これらのことは、上述の製造方法で
説明した通りである。
【００７３】図５に示す例では、半導体装置１は、回路
基板６０に実装されている。回路基板６０には、例え
ば、ガラスエポキシ基板等の有機系基板を用いることが
一般的である。回路基板６０には、配線パターン６２が
所望の回路となるように形成されていて、それらの配線
パターン６２と半導体装置１のアウターリード２８とが
電気的に接続されている。図５に示すように、アウター
リード２８と、配線パターン６２とは、ハンダ６４によ
って電気的に接続されてよい。その場合、ハンダボール
を形成せず、半導体装置１の実装時に回路基板６０側に
塗布されるハンダクリームを利用し、その溶融時の表面
張力で電気的に接続してもよい。これによれば、アウタ
ーリード２８にハンダボールを形成する工程を省略でき
るので、製造工程が簡単になるとともに製造コストを抑
えることができる。また、実装時にハンダを使用すれば
よいので、半導体装置の製造の際に、客先からハンダボ
ールの種類が指定（例えば鉛フリーハンダの指定）され
ることもない。
【００７４】この半導体装置によれば、リード２２の一
方の端部（インナーリード２６）は半導体チップ３０の
電極３２に接合され、他方の端部（アウターリード２
８）は支持体１７の側部に回り込むように屈曲してい
る。支持体１７は、リード２２を介して半導体チップ３
０とは反対側に配置されており、リード２２の他方の端
部は、半導体チップ３０とは反対側に屈曲して外部端子
を構成する。リード２２の他方の端部は、自由端になっ
ているので変形しやすくなっている。すなわち、外部か
らの応力に対してリード２２の追従性が高いので、応力
を効果的に吸収することができる。
【００７５】さらに、リード２２の他方の端部は支持体
１７の側部に回り込むように屈曲しているため、半導体
装置の取り扱いが容易となり、リード２２の損傷や曲が
りなどを防止することができる。したがって、より狭ピ
ッチ化に対応した半導体装置を提供することができる。
なお、この半導体装置は、上述の製造方法で説明した効
果も有する。
【００７６】（第１変形例）図６は、本実施の形態の第
１変形例に係る半導体装置を示す図である。本変形例で
は、リード２２の形状が上述と異なる。図６に示すよう
に、アウターリード２９は、半導体チップ３０の面から
離れる方向に屈曲されてもよい。すなわち、リード２２
は、Ｌ字状に形成されてもよい。この場合でも、アウタ
ーリード２９は自由端となるので、上述の効果を達成す
ることができる。さらに、Ｌ字状の屈曲部が樹脂４０や
接着剤４２から露出する場合には、リード２２が屈曲部
を起点として自由に変形できるので、外部からの応力に
対するリード２２の追従性をさらに高めることができ
る。
【００７７】（第２変形例）図７は、本実施の形態の第
２変形例に係る半導体装置を示す図である。本変形例で
は、アウターリード２８にハンダボール６６が設けられ
ている。ハンダボール６６の形成には、アウターリード
２８に盛り上がった状態でハンダクリームを設け、これ
をリフロー工程で溶融させてボール状にしてもよい。こ
の場合でも、アウターリード２８が自由端となるので、
ハンダボール６６に加えられる応力を効果的に吸収する
ことができる。
【００７８】（第３変形例）図８及び図９は、本実施の
形態の第３変形例に係る半導体装置及びその製造方法を
示す図である。本変形例では、支持体７０の形態が上述
と異なる。詳しくは、ホールが形成されない支持体７０
を有するテープを使用して、半導体装置を製造する。そ
の場合、テープは、例えばＣＯＦ用テープであってもよ
い。
【００７９】図８に示すように、半導体チップ３０を支
持体７０に搭載する。例えば、支持体７０（又は半導体
チップ３０）に樹脂４４を設けた後に、半導体チップ３
０を加圧することによって、半導体チップ３０及び支持
体７０を固定してもよい。あるいは、半導体チップ３０
を支持体７０に搭載した後に、アンダーフィル材として
樹脂４４を両者間に注入してもよい。
【００８０】半導体チップ３０の電極３２と、リード２
２（インナーリード２６）と、の接合形態は、導電樹脂
ペースト、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる
金属接合、絶縁樹脂の収縮力による接合などがあり、そ
のいずれの形態を用いてもよい。例えば、図８及び図９
に示すように、導電粒子４６を有する接着剤４４（異方
性導電材料）を使用し、導電粒子４６を電極３２とイン
ナーリード２６との間に介在させることによって両者を
電気的に接続してもよい。なお、リードの切断及び屈曲
工程は、上述した内容を適用することができる。
【００８１】樹脂４４は、リードの屈曲工程で形成され
るリード２２の屈曲部を避けるように設けてもよい。こ
うすることで、リード２２の屈曲部が樹脂４４によって
固定されないようにすることができる。すなわち、リー
ド２２が屈曲部を起点として自由に変形できるので、外
部からの応力に対するリード２２の追従性を高めること
ができる。
【００８２】こうして、図９に示す半導体装置が製造さ
れる。なお、この半導体装置は、製造方法から導かれる
構成を含み、上述の効果を達成することができる。
【００８３】（第２の実施の形態）図１０（Ａ）〜図１
２は、本発明を適用した第２の実施の形態に係る半導体
装置及びその製造方法を示す図である。本実施の形態で
は、第１の実施の形態で説明した内容を可能な限り適用
することができる。
【００８４】図１０（Ａ）は、本実施の形態で使用され
るテープの平面図である。図１０（Ｂ）は、図１０
（Ａ）に示すVIIIＢ−VIIIＢ線断面図である。テープ１
１０は、ベース基板１１２と、複数の配線パターン（複
数のリード１２２を含む）と、を有する。詳しくは、テ
ープ１１０は、第１のホール１１６と、第１のホール１
１６に囲まれかつ第２のホール１１８が形成された支持
体１１７と、第１のホール１１６を横切って支持体１１
７の第２のホール１１８にまで延びるリード１２２と、
を有する。支持体１１７は、枠状に形成されている。支
持体１１７は、ベース基板１１２と同じ材料で形成され
てもよく、別部材で異なる材料で形成されてもよい。前
者の場合、ベース基板１１２は、支持体１１７を含む。
【００８５】本実施の形態では、第２のホール１１８の
外形は、半導体チップ３０の外形よりも小さい。なお、
支持体１１７は、接続部１１９によってテープ１１０の
外枠と接続されている。
【００８６】本実施の形態では、第１の実施の形態より
も、リード１２２が第２のホール１１８に長く突出して
いる。リード１２２は、半導体チップ３０の電極３２と
接合される部分（例えばインナーリード１２６）と、外
部端子となる部分（例えばアウターリード１２８）と、
を有し、両者が接続されている。そして、本実施の形態
では、インナーリード１２６を含む部分は第１のホール
１１６に掛け渡され、アウターリード１２８は第２のホ
ール１１８に突出する。第１のホール１１６には、ボン
ディングする半導体チップ３０の電極３２が露出する。
テープ１１０のその他の構成は、第１の実施の形態で説
明した構成のうちいずれかを選択的に適用することがで
きる。なお、図１０（Ａ）及び図１０（Ｂ）は、アウタ
ーリード１２８が半導体チップ３０から離れる方向に屈
曲した状態の図である。
【００８７】まず、図１０（Ａ）及び図１０（Ｂ）に示
すように、リード１２２のうち、第２のホール１１８に
突出する部分を、支持体１１７の第２のホール１１８内
に屈曲させる。すなわち、リード１２２を、第２のホー
ル１１８を穴の貫通する方向に通過するように屈曲させ
る。例えば、図１０（Ｂ）に示すように、実装される半
導体チップ３０の面から離れる方向に立ち上げてもよ
い。すなわち、リード１２２をＬ字状に屈曲させてもよ
い。リード１２２は、屈曲のために所定の長さで第２の
ホール１１８に突出するので、予めリード１２２を屈曲
させておけば、異なる方向に延びるリード１２２同士の
接触を防止することができる。したがって、リード１２
２の損傷を防止できる。
【００８８】あるいは、図示する例とは別に、予めリー
ド１２２を、支持体１１７を第２のホール１１８の内側
から挟むように屈曲させてもよい（図１１（Ｂ）参
照）。
【００８９】図１１（Ａ）に示すように、リードの切断
工程を行う。詳しくは、リード１２２を第１のホール１
１６内で切断する。リード１２２は、半導体チップ３０
の電極３２と接合される部分（インナーリード２６）
を、支持体１１７に支持させて切断する。その場合、実
装される半導体チップ３０の外周から、切断後のリード
１２２の端部が突出しないような位置で切断することが
好ましい。ボンディング工程前にリードの切断工程を行
えば、半導体チップ３０の外形に制限されずに、リード
１２２を切断できるので、半導体チップ３０の外周から
リード１２２が突出するのを簡単に防止することができ
る。なお、リード１２２が第１のホール１１６内で切断
されると、半導体チップ３０は接続部１１９によってテ
ープ１１０の外枠に固定される。
【００９０】図１１（Ａ）に示す例では、リードの切断
工程後に、半導体チップのボンディング工程を行う。す
なわち、第１のホール１１６において、電極３２と、イ
ンナーリード１２６と、をボンディングする。その場
合、シングルポイントボンディング方式を適用してもよ
い。
【００９１】あるいは、リードの切断工程前に、ボンデ
ィング工程を行ってもよい。その場合、電極３２と、リ
ード１２２の第１のホール１１６に掛け渡された部分の
一部（インナーリード１２６）と、をボンディングす
る。そして、ボンディング工程終了後に、上述のリード
の切断工程を行ってもよい。
【００９２】図１１（Ｂ）に示すように、ボンディング
工程終了後に、リードの屈曲工程を行ってもよい。図１
１（Ｂ）では、アウターリード１２８を、支持体１１７
を内側から挟み込むように半導体チップ３０の端部側に
向けて屈曲させている。こうすることで、リード１２２
を、半導体チップ３０の電極３２の形成された面に対向
する方向に変形しやすくすることができる。
【００９３】また、ボンディング工程終了後に、樹脂封
止の工程を行ってもよい。例えば、第２のホール１１８
内で、半導体チップ３０上に樹脂４０をポッティングす
る。本実施の形態では、第２のホール１１８の外形が半
導体チップ３０の外形よりも小さいので、半導体チップ
３０と第２のホール１１８との隙間から流れ出る樹脂４
０の量を抑えることができる。ただし、隙間が全くない
わけではないので、樹脂４０を半導体チップ３０の端部
（例えば側面など）にも設けることができる。さらに、
必要に応じて、半導体チップ３０の端部に接着剤４２を
設けてもよい。
【００９４】リード１２２の第２のホール内に配置され
る部分は、樹脂４０や接着剤４２によって支持体１１７
に固定されてもよいが、固定されなくてもよい。固定さ
れない場合には、リード１２２の変形の自由度を高める
ことができる。さらに、樹脂４０や接着剤４２は、リー
ド１２２の屈曲部を避けるように設けてもよい。こうす
ることで、リード１２２の屈曲部が樹脂４０や接着剤４
２によって固定されないようにすることができる。すな
わち、リード１２２が屈曲部を起点として自由に変形で
きるので、外部からの応力に対するリード１２２の追従
性を高めることができる。
【００９５】ボンディング工程終了後に、半導体チップ
３０を打ち抜く工程を行ってもよい。また、上述の各工
程をリール・トゥ・リール搬送によって行ってもよい。
【００９６】本実施の形態に係る半導体装置の製造方法
においても、第１の実施の形態で説明した効果を達成す
ることができる。なお、上述の説明のその他の構成は、
第１の実施の形態で説明した通りである。
【００９７】図１２は、本実施の形態に係る半導体装置
を示す図である。この半導体装置は、電極３２を有する
半導体チップ３０と、電極３２に接合されたリード１２
２と、リード１２２の支持体１１７と、を含む。電極３
２は、支持体１１７の外側でリード２２（インナーリー
ド１２６）に接合されてもよい。なお、本実施の形態に
係る半導体装置は、上述の製造方法から導かれる構成を
含む。
【００９８】支持体１１７には、中央部にホール１１８
を有し、ホール１１８の外形は半導体チップ３０の外形
よりも小さくてもよい。支持体１１７は、上述の実施の
形態で説明したように、一定の幅を有する枠状に形成さ
れてもよい。
【００９９】図１２に示す例では、アウターリード１２
８は、支持体１１７をホール１１８の内側から挟み込む
ように、半導体チップ３０の端部側に向けて屈曲してい
る。こうすることで、リード１２２を、半導体チップ３
０の電極３２の形成された面に対向する方向に変形しや
すくさせることができる。半導体チップ３０には樹脂４
０及び接着剤４２が設けられてもよい。また、図１２で
は、半導体装置が回路基板６０に実装されている。
【０１００】本実施の形態に係る半導体装置において
も、第１の実施の形態で説明した効果を達成することが
できる。なお、上述の説明のその他の構成は、第１の実
施の形態で説明した通りである。
【０１０１】また、本実施の形態においても、第１の実
施の形態で説明した変形例を適用することができる。す
なわち、アウターリード１２８はＬ字状に形成されても
よく、アウターリード１２８にハンダボールが形成され
てもよい。
【０１０２】本発明を適用した半導体装置を有する電子
機器として、図１３には、ノート型パーソナルコンピュ
ータ１００、図１４には携帯電話２００が示されてい
る。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態で
使用されるテープを示す図である。
【図２】図２（Ａ）及び図２（Ｂ）は、本発明を適用し
た第１の実施に係る半導体装置の製造方法を示す図であ
る。
【図３】図３（Ａ）及び図３（Ｂ）は、本発明を適用し
た第１の実施に係る半導体装置の製造方法を示す図であ
る。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用し
た第１の実施に係る半導体装置の製造方法を示す図であ
る。
【図５】図５は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態の
第１変形例に係る半導体装置を示す図である。
【図７】図７は、本発明を適用した第１の実施の形態の
第２変形例に係る半導体装置を示す図である。
【図８】図８は、本発明を適用した第１の実施の形態の
第３変形例に係る半導体装置の製造方法を示す図であ
る。
【図９】図９は、本発明を適用した第１の実施の形態の
第３変形例に係る半導体装置を示す図である。
【図１０】図１０（Ａ）及び図１０（Ｂ）は、本発明を
適用した第２の実施に係る半導体装置の製造方法を示す
図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、本発明を
適用した第２の実施に係る半導体装置の製造方法を示す
図である。
【図１２】図１２は、本発明を適用した第２の実施に係
る半導体装置を示す図である。
【図１３】図１３は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０、１１０ テープ １６、１１６ 第１のホール １７、７０、１１７ 支持体 １８、１１８ 第２のホール（ホール） １９、１１９ 接続部 ２２、１２２ リード ２６、１２６ インナーリード ２８、１２８ アウターリード ２９ アウターリード ３０ 半導体チップ ３２ 電極 ４０、４４ 樹脂 ４２ 接着剤
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１０月１２日（２００１．１０．
１２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正内容】
【００８４】図１０（Ａ）は、本実施の形態で使用され
るテープの平面図である。図１０（Ｂ）は、図１０
（Ａ）に示すＸＢ−ＸＢ線断面図である。テープ１１０
は、ベース基板１１２と、複数の配線パターン（複数の
リード１２２を含む）と、を有する。詳しくは、テープ
１１０は、第１のホール１１６と、第１のホール１１６
に囲まれかつ第２のホール１１８が形成された支持体１
１７と、第１のホール１１６を横切って支持体１１７の
第２のホール１１８にまで延びるリード１２２と、を有
する。支持体１１７は、枠状に形成されている。支持体
１１７は、ベース基板１１２と同じ材料で形成されても
よく、別部材で異なる材料で形成されてもよい。前者の
場合、ベース基板１１２は、支持体１１７を含む。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 複数の第１のホールと、前記第１のホー
    ルに囲まれた支持体と、前記第１のホールを横切って前
    記支持体まで延びるリードと、を有するテープに、電極
    を有する半導体チップを対向させる工程と、 前記電極を前記リードにボンディングする工程と、 前記リードを前記第１のホールにおいて切断する工程
    と、 前記リードを前記支持体の側部に回り込むように屈曲さ
    せる工程と、 を含む半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記屈曲工程で、 前記リードを、前記支持体の側部を挟むように屈曲させ
    る半導体装置の製造方法。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置の製造方法において、 前記支持体は、第２のホールを有し、 前記ボンディング工程で、 前記電極を前記第２のホールにおいて前記リードにボン
    ディングする半導体装置の製造方法。
  4. 【請求項４】 複数の第１のホールと、前記第１のホー
    ルに囲まれかつ第２のホールを有する支持体と、前記第
    １のホールを横切って前記支持体の前記第２のホールに
    まで延びるリードと、を有するテープに、電極を有する
    半導体チップを対向させる工程と、 前記リードを前記第２のホール内に屈曲させる工程と、 前記電極を前記第１のホールにおいて前記リードにボン
    ディングする工程と、 を含む半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、 前記屈曲工程で、 前記リードを、前記支持体を前記第２のホールの内側か
    ら挟むように屈曲させる半導体装置の製造方法。
  6. 【請求項６】 請求項４又は請求項５に記載の半導体装
    置の製造方法において、 前記リードを前記第１のホールにおいて切断する工程を
    さらに含む半導体装置の製造方法。
  7. 【請求項７】 請求項３から請求項６のいずれかに記載
    の半導体装置の製造方法において、 前記ボンディング工程後に、 前記第２のホール内に樹脂を注入する工程をさらに含む
    半導体装置の製造方法。
  8. 【請求項８】 請求項３から請求項７のいずれかに記載
    の半導体装置の製造方法において、 前記半導体チップの外形は、前記第２のホールの外形よ
    りも大きい半導体装置の製造方法。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の半導体装置の製造方法において、 前記テープは、前記支持体を外枠に接続する接続部を有
    し、 前記接続部を切断することによって、前記半導体チップ
    を前記テープから打ち抜く工程をさらに含む半導体装置
    の製造方法。
  10. 【請求項１０】 請求項１から請求項９のいずれかに記
    載の半導体装置の製造方法において、 前記リードを回路基板に接続する工程をさらに含む半導
    体装置の製造方法。
  11. 【請求項１１】 電極を有する半導体チップと、 前記電極が一方の端部に接合されたリードと、 前記リードを他方の端部を避けて支持する支持体と、 を含み、 前記半導体チップは、前記支持体の前記リード側に配置
    され、 前記リードの他方の端部は、前記支持体の側部に回り込
    むように屈曲してなる半導体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置におい
    て、 前記リードの他方の端部は、前記支持体の側部を挟むよ
    うに屈曲してなる半導体装置。
  13. 【請求項１３】 請求項１１又は請求項１２に記載の半
    導体装置において、 前記支持体は、ホールを有し、 前記電極は、前記ホールにおいて前記リードに接合され
    てなる半導体装置。
  14. 【請求項１４】 電極を有する半導体チップと、 前記電極が一方の端部に接合されたリードと、 前記リードを他方の端部を避けて支持し、ホールを有す
    る支持体と、 を含み、 前記半導体チップは、前記支持体の前記リード側に配置
    され、 前記リードの他方の端部は、前記支持体の前記ホール内
    に屈曲してなる半導体装置。
  15. 【請求項１５】 請求項１４記載の半導体装置におい
    て、 前記リードの他方の端部は、前記支持体を前記第２のホ
    ールの内側から挟むように屈曲してなる半導体装置。
  16. 【請求項１６】 請求項１４又は請求項１５に記載の半
    導体装置において、 前記電極は、前記支持体の外側で前記リードに接合され
    てなる半導体装置。
  17. 【請求項１７】 請求項１１から請求項１６のいずれか
    に記載の半導体装置において、 前記半導体チップと前記支持体との間に設けられた樹脂
    をさらに含み、 前記樹脂は、前記リードの他方の端部の屈曲部を避けて
    設けられてなる半導体装置。
  18. 【請求項１８】 請求項１３から請求項１７のいずれか
    に記載の半導体装置において、 前記半導体チップの外形は、前記ホールの外形よりも大
    きい半導体装置。
  19. 【請求項１９】 請求項１１から請求項１８のいずれか
    に記載の半導体装置が実装された回路基板。
  20. 【請求項２０】 請求項１１から請求項１８のいずれか
    に記載の半導体装置を有する電子機器。
JP2001261175A 2000-08-31 2001-08-30 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3377001B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001261175A JP3377001B2 (ja) 2000-08-31 2001-08-30 半導体装置及びその製造方法、回路基板並びに電子機器
US09/941,864 US6593648B2 (en) 2000-08-31 2001-08-30 Semiconductor device and method of making the same, circuit board and electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-263669 2000-08-31
JP2000263669 2000-08-31
JP2001261175A JP3377001B2 (ja) 2000-08-31 2001-08-30 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2002151626A true JP2002151626A (ja) 2002-05-24
JP3377001B2 JP3377001B2 (ja) 2003-02-17

Family

ID=26598975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261175A Expired - Fee Related JP3377001B2 (ja) 2000-08-31 2001-08-30 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (2)

Country Link
US (1) US6593648B2 (ja)
JP (1) JP3377001B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060197232A1 (en) * 2005-02-25 2006-09-07 National University Of Singapore Planar microspring integrated circuit chip interconnection to next level
JP5346578B2 (ja) * 2005-03-31 2013-11-20 スタッツ・チップパック・リミテッド 半導体アセンブリおよびその作製方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7732912B2 (en) * 2006-08-11 2010-06-08 Tessera, Inc. Semiconductor chip packages and assemblies with chip carrier units
US8742602B2 (en) * 2007-03-16 2014-06-03 Invensas Corporation Vertical electrical interconnect formed on support prior to die mount
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
TWI515863B (zh) 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8039938B2 (en) 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
CN102473697B (zh) * 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8998384B2 (en) * 2011-03-31 2015-04-07 Hewlett-Packard Development Company, L.P. Circuits and methods using a non-gold corrosion inhibitor
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278991A (en) * 1979-08-13 1981-07-14 Burroughs Corporation IC Package with heat sink and minimal cross-sectional area
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
JP2949969B2 (ja) 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
JPH05291361A (ja) 1992-04-14 1993-11-05 Nippon Steel Corp 半導体装置のリード構造
JPH07153793A (ja) 1993-11-30 1995-06-16 Nippon Steel Corp 半導体装置
JPH07201912A (ja) 1993-12-28 1995-08-04 Hitachi Cable Ltd フィルムキャリア方式半導体装置及びフィルムキャリア
US5923538A (en) * 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP3382097B2 (ja) 1996-09-30 2003-03-04 株式会社東芝 Ｉｃ封止パッケージ

Also Published As

Publication number Publication date
US20020030252A1 (en) 2002-03-14
JP3377001B2 (ja) 2003-02-17
US6593648B2 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
JP3377001B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7470568B2 (en) Method of manufacturing a semiconductor device
JP2007141970A (ja) 半導体装置およびその製造方法
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH0558657B2 (ja)
JP2949969B2 (ja) フィルムキャリア半導体装置
JP4072693B2 (ja) 半導体装置の製造方法
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2626081B2 (ja) フィルムキャリヤ半導体装置
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP2005116625A (ja) 電子回路基板、電子部品の実装方法、電子部品モジュール及び電子機器
JP2000299399A (ja) 半導体装置
JP4053507B2 (ja) 半導体装置の製造方法
JP2002289642A (ja) 半導体装置及びその製造方法、ボンディングツール、回路基板並びに電子機器
JP4026018B2 (ja) 半導体装置およびその製造方法、回路基板並びに電子機器
JP2000332143A (ja) 半導体装置
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH1140605A (ja) テープキャリアパッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees