JP2007141970A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007141970A
JP2007141970A JP2005330743A JP2005330743A JP2007141970A JP 2007141970 A JP2007141970 A JP 2007141970A JP 2005330743 A JP2005330743 A JP 2005330743A JP 2005330743 A JP2005330743 A JP 2005330743A JP 2007141970 A JP2007141970 A JP 2007141970A
Authority
JP
Japan
Prior art keywords
bump
chip
substrate
semiconductor device
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005330743A
Other languages
English (en)
Other versions
JP4728782B2 (ja
Inventor
Yukihiro Kosaka
幸広 小坂
Toshiyuki Fukuda
敏行 福田
Nozomi Shimoishizaka
望 下石坂
Kazuhiko Matsumura
和彦 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005330743A priority Critical patent/JP4728782B2/ja
Priority to US11/553,766 priority patent/US7629687B2/en
Priority to CNA2006101425983A priority patent/CN1967828A/zh
Publication of JP2007141970A publication Critical patent/JP2007141970A/ja
Application granted granted Critical
Publication of JP4728782B2 publication Critical patent/JP4728782B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】フィルム基材上の導体配線にバンプを介して半導体チップの電極を電気接続するための超音波振動の印加による半導体チップへの機械的ダメージが低減された半導体装置を提供する。
【解決手段】絶縁基材５上に複数の導体配線６が整列して設けられ、導体配線にその上面および両側面を覆うよう各々基板バンプ７が形成され、基板バンプに金属めっき７２が施された配線基板と、配線基板上に実装された半導体チップ１とを備える。半導体チップの電極上にチップバンプ３が形成され、チップバンプと基板バンプの接合を介して半導体チップの電極と導体配線が接続されている。接合された部分の基板バンプのめっきの一部が剥けて、両バンプの接合面の外側へはみ出ている。
【選択図】図１

Description

本発明は、配線基板上の導体配線に突起電極（バンプ）を介して半導体チップの電極が電気接続された半導体装置およびその製造方法に関するものである。
配線基板上の導体配線上に突起電極（バンプ）が形成され、そのバンプを介して導体配線に半導体チップの電極が電気的に接続された半導体装置として、液晶ドライバ等に用いられるバンプオンフィルム（ＢＯＦ：Ｂｕｍｐ Ｏｎ Ｆｉｌｍ）などのパッケージが知られている。半導体チップを実装する配線基板としては、ポリイミドなどのフィルム基材上に配線を形成したテープキャリア基板が多く用いられている。
フィルム基材上の導体配線にバンプを介して半導体チップの電極を電気接続した従来の半導体装置の例として、特許文献１に記載された半導体装置について、図面を参照して以下に説明する。
図１１は、従来のＢＯＦの一構成例である半導体装置を示す断面図である。この半導体装置は、テープキャリア基板９の上に半導体チップ１が搭載され、半導体チップ１の回路面およびテープキャリア基板９の接続部は封止樹脂８により保護された構造を有し、液晶ディスプレイなどのフラットパネルディスプレイの駆動用ドライバとして主に使用されている。
テープキャリア基板９は、主たる要素として、柔軟な絶縁性のフィルム基材５と、フィルム基材５の面上に形成された導体配線６と、導体配線６に設けられたバンプ１４を有する。バンプ１４は、フィルム基材５上の導体配線６のうち、半導体チップ１上の電極２に相対する位置に配置された導体配線６に形成されている。導体配線６上には、必要に応じて金属めっき被膜および絶縁樹脂であるソルダーレジストの層が形成される。一般的に、フィルム基材としてはポリイミドが使用され、導体配線としては銅が使用される。
フィルム基材５上の導体配線６と半導体チップ１上の電極２をバンプ１４を介して電気的に接続するためには、半導体チップの上面から例えば超音波振動を印加することによって、フィルム基材５の導体配線６上に形成されたバンプ１４と半導体チップ１の電極２を接合する。
特開２００４−３２７９３６号公報
上記従来のＢＯＦによる接続方法では、上述したように、フィルム基材の導体配線上に形成されたバンプと半導体チップの電極を、半導体チップに超音波振動を印加することによって直接接合するため、半導体チップの電極下にクラック等の機械的なダメージを与え易いという問題を有していた。
本発明は、上記従来の問題点を解決するもので、フィルム基材上の導体配線にバンプを介して半導体チップの電極を電気接続するための超音波振動に起因する、半導体チップの電極下への機械的ダメージが低減された半導体装置を提供することを目的とする。また、そのような半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置は、絶縁基材上に複数の導体配線が整列して設けられ、前記導体配線にその上面および両側面を覆うよう各々基板バンプが形成され、前記基板バンプに金属めっきが施された配線基板と、前記配線基板上に実装された半導体チップとを備え、前記半導体チップの電極と前記導体配線が前記基板バンプを介して接続される。上記の課題を解決するために、前記半導体チップの電極上にチップバンプが形成され、前記チップバンプと前記基板バンプの接合を介して前記半導体チップの電極と前記導体配線が接続されており、前記接合された部分の前記基板バンプのめっきの一部が剥けて、前記チップバンプと前記基板バンプの接合面の外側へはみ出ていることを特徴とする。
本発明の半導体装置の製造方法は、絶縁基材上に複数の導体配線が整列して設けられ、前記導体配線にその上面および両側面を覆うよう各々基板バンプが形成され、前記基板バンプに金属めっきが施された配線基板上に、半導体チップを搭載し、前記半導体チップの電極と前記導体配線とを前記基板バンプを介して接続することにより前記半導体チップを実装する半導体装置の製造方法である。上記の課題を解決するために、前記半導体チップの電極上にチップバンプを形成する工程と、前記チップバンプと前記基板バンプとを接合し、その際に、前記基板バンプの前記チップバンプとの接合面の表層めっきの一部が削れて周縁にはみ出るようにする工程とを備えたことを特徴とする。
上記構成によれば、基板バンプのめっき頭頂部が剥け、そのめっきはみ出し部が基板バンプとチップバンプの接合部周縁に位置し、その一部がチップバンプと接合することにより、安定した接続信頼性が得られる。
そのため、基板バンプとチップバンプを接合する際に超音波振動を用いた場合でも、超音波振動による半導体チップの電極下への機械的ダメージを低減して、基板バンプとチップバンプ間に強固な接続状態を形成でき、装置の信頼性を向上させることができる。
上記構成の本発明の半導体装置において、前記チップバンプの平坦部領域が前記基板バンプとの接合領域より大きく、前記基板バンプは前記チップバンプより硬度が低いことが好ましい。
また、前記接合面の外側へはみ出でた前記基板バンプのめっきの一部は、前記チップバンプのめっきと合金化していることが好ましい。
また、前記基板バンプにおける前記接合面のめっき厚みは、前記接合面以外の部分のめっき厚みに比べ１／３から１／８の厚みになっていることが好ましい。
上記構成の本発明の半導体装置の製造方法において、前記基板バンプに前記チップバンプより硬度が低い材料を用い、前記チップバンプと前記基板バンプとを接合する際に、前記チップバンプを変形させずに、前記基板バンプの頭頂部を平坦に変形させて接合することが好ましい。
また、前記チップバンプと前記基板バンプとを接合する際に、前記基板バンプにおける前記接合面のめっき厚みが、前記接合面以外の部分のめっき厚みより薄くなるように接合することが好ましい。
以下、本発明の実施の形態を示す半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置を示す断面図である。図２（ａ）は、同半導体装置の要部、すなわちバンプを介した接続部分を示す断面図、（ｂ）はその接合箇所におけるＡ部を拡大して示す断面図である。同図は、良好な状態で接続されている様子を示す。
図１に示すように、半導体チップ１に設けられた電極２には、チップバンプ３が形成されている。電極２の周囲には保護膜４が形成されている。テープキャリア基板９は、絶縁性のフィルム基材５と、フィルム基材５上に設けられた導体配線６と、導体配線６に形成された基板バンプ７から構成されている。チップバンプ３と基板バンプ７の接合を介して、半導体チップ１の電極２とテープキャリア基板９の導体配線６とが電気的に接続されている。半導体チップ１の回路面とテープキャリア基板９の間の接続領域には封止樹脂８が充填されて、封止樹脂８により保護、固定されている。
図２に示すように、チップバンプ３は、Ｎｉ基層３１とＡｕ表面層３２からなる。基板バンプ７は、Ｃｕ基層７１とＡｕ表面層７２からなる。チップバンプ３と基板バンプ７の間の接合部１３（図２（ａ）参照）では、Ａｕ表面層７２が薄くなった状態が示される。すなわち、接合部１３のＡｕ表面層７２の一部が剥けて、接合部１３の外側へはみ出ている。
基板バンプ７は、チップバンプ３より硬度が低く、フィルム基材５上の導体配線６の上面および両側面を覆うように形成されている。チップバンプ３は、厚みが５〜１０μｍで通常のバンプに比べ低背バンプであり、形状は電極２上に平坦に形成され、電極２の周囲の保護膜４の上まで被るような構成となっている。基板バンプ７は、厚みが１５〜３０μｍであり、チップバンプ３に比較すると丸みを帯びた形状となっている。そため接続状態は、平坦なチップバンプ３の中央に、丸みを帯びた基板バンプ７の頭頂部が押しつけられ、基板バンプ７の頭頂部のＣｕ基層７１が平坦化し、チップバンプ３のＡｕ表面層３２と基板パンプ７のＡｕ表面層７２がＡｕ−Ａｕ接合して接続された状態となっている。
チップバンプ３の材質としては、無電解めっきにより膜形成が可能となる複数種類の金属を用いる。上述の一例のように、Ｎｉ（ニッケル）およびＡｕを用い、それらの金属をＮｉ、Ａｕの順番に無電解めっきすることによりバンプを層形成する。材質としては、この例に限定されることなく、無電解めっきで膜形成が可能な金属であれはどのような金属の組み合わせでも良い。例えば、Ｐｄ、Ｐｔ、Ｃｕ等の金属を用いることもできる。
一方、基板バンプ７の材質は、電解めっきで形成したＣｕ基層７１の表面に、Ａｕめっきを施してＡｕ表面層７２を形成したＡｕ／Ｃｕ構成である。Ａｕ／Ｎｉ／Ｃｕのようなバンプ構成でも良い。チップバンプ３と基板バンプ７の硬さの関係は、ビッカース硬度で５倍以上の差があれば良く、チップバンプ３が４００（Ｈｖ）以上で、基板バンプ７は１００（Ｈｖ）以下が最適である。
以下に、チップバンプ３と基板バンプ７の接続メカニズムを説明する。半導体チップ１の電極２上に形成されたチップバンプ３と、フィルム基材５上の導体配線６の上面および両側面を覆うように形成された基板バンプ７が、互いに圧接され超音波が印加されると、硬度が低い方の基板バンプ７が変形を起こす。すなわち、丸みを帯びた基板バンプ７の頭頂部のＡｕ表面層７２が剥けた状態となり、剥けたＡｕ表面層７２は、接合部周縁にＡｕめっきのはみ出し部７３を形成する。Ａｕめっきのはみ出し７３の一部は、チップバンプ３のＡｕ表面層３２と接合する。さらに基板バンプ７頭頂部のＡｕ表面層７２とチップバンプ３のＡｕ表面層３２は、強固なＡｕ−Ａｕ接合からなる接合部１３を形成する。接合部１３の厚みは、基板バンプ７頭頂部のＡｕ表面層７２の厚みｔ（０．８〜１．５μｍ）より充分薄く、１／３ｔから１／８ｔの厚みとなる。この厚みｔは、言い換えるとチップバンプ３のＡｕ表面層３２の厚み（０．１〜０．５μｍ）より若干厚い程度で、この点からも、超音波接合によって充分強固なＡｕ−Ａｕ接合が形成されていることが確認できる。
接合のメカニズムは次のとおりである。すなわち、荷重と超音波を印加しながら基板バンプ７にチップバンプ３を押しつける過程で、Ａｕ表面層３２、７２の表面の不純物が取り除かれ新生面が露出しながら接合が進み、余分なＡｕめっきのはみ出し７３は、接合されたチップバンプ３と基板バンプ７の周縁でチップバンプのＡｕ表面層３２と接合する。
以上のように、基板バンプ７はチップバンプ３より硬度が低い、つまりチップバンプ３が基板バンプ７よりも硬度が高いために、それらの接合時に基板バンプ７頭頂部が変形することで、半導体チップ１にかかる応力が緩和されている。しかも、丸みを帯びた基板バンプ７頭頂部のＡｕ表面層７２が剥けた状態となり、剥けたＡｕ表面層７２は接合部１３周縁にＡｕめっき７３のはみ出しとして形成される。Ａｕめっきのはみ出し７３の一部はチップバンプ３のＡｕ表面層３２とＡｕ−Ａｕ接合し、良好な接合状態が得られる。
また、チップバンプ３は、その硬度が基板バンプ７に比べて高く、接合による変形が無いため、接合荷重が電極２に均一に掛かることから、半導体チップ１への機械的なダメージが軽減される。
本実施の形態における半導体装置の構成、およびそれによる効果をより明確に説明するために、接続不良状態の半導体装置（不良品）の全体を示す断面図を図３に、図３の一部を拡大した断面図を図４に示す。
図３、図４に示す通り、不良品では基板バンプ７の頭頂部は変形しているものの、チップバンプ３と基板バンプ７の接合部における基板バンプ７のＡｕ表面層７２の厚みは、接合部ではない部分の厚みとほぼ同じ厚みである。また基板バンプ７の頭頂部のＡｕ表面層７２は剥けていない。このような状態では充分な接合強度を得られず、封止樹脂８の熱膨張や、半導体装置の実装など、取り扱い時の機械的応力で接合不良が生じるおそれがある。
さらに、これらの良品、不良品のチップバンプ３と基板バンプ７の接合状態を観察した写真を図５及び図６に示す。図５は本実施の形態による接続良好な状態の接合部１３の断面写真、図６は接続不良の状態の接合部１３の断面写真である。
図３、図４を参照して説明した状態を、写真で観察できる。図５では、Ａｕめっきのはみ出し７３と、接合部１３の薄くなったＡｕめっきが観察できる。またＡｕめっきのはみ出し７３がチップバンプ３のＡｕ表面層３２とＡｕ−Ａｕ接合している様子も観察できる。図６では、チップバンプ３と基板バンプ７の接合面を見ても、基板バンプ７のＡｕ表面層７２の厚みは、接合部１３ではない部分の厚みとほぼ同じ厚みである。また基板バンプ７の頭頂部のＡｕ表面層７２は剥けていないことが確認できる。
図７は、本発明の実施形態に対応する構成を有する半導体装置の、接続不良品と良品のシェア強度測定比較データを示す。測定サンプルとして、図５に示した本発明の実施形態における接続良好な状態の半導体装置と、図６の接続不良状態の半導体装置をそれぞれｎ＝６ずつ測定した。測定方法を図７（ａ）に示す。水平方向にスピード０．１ｍｍ／ｓでシェアツール１５を基板バンプ７に当て、バンプが剪断するまでの最大強度を測定した。
測定結果を図７（ｂ）に示す。合格基準のシェア強度７ｇに対して、図６の接続状態では充分な接続強度が得られず、いずれも測定不能（０ｇ）となった。一方、図５の本発明の実施形態のサンプルでは、平均１４．８ｇ、最大値１６．３ｇ、最小値１３．７ｇという結果が得られた。この結果によれば、図６の接続状態（不良品）では、観察写真からは一見しっかりと接合しているように見えるが、チップバンプ３と基板バンプ７のＡｕ−Ａｕ接合がしっかりと出来ていないことが判る。一方、図５の本発明の実施形態における接続状態では、Ａｕ表面層３２、７２の表面の不純物が取り除かれ、新生面が露出しながら接合できており、Ａｕめっきのはみ出し７３の一部もＡｕ−Ａｕ接合しているため、充分な接合強度を確保できる。
（実施の形態２）
本発明の実施の形態２における半導体装置の製造方法について説明する。
図８は、本実施の形態の半導体装置の製造方法に用いる、バンプ付きテープキャリア基板の製造工程を示す。（ａ１）〜（ｆ１）は平面図である。（ａ２）〜（ｆ２）は、（ａ１）のＡ−Ａ’線に対応する位置での各平面図における断面を拡大して示す図である。
まず図８（ａ１）に示すように、長方形状のフィルム基材５上の周縁４辺に、フィルム基材５内方に向かって先端が細くなった複数の導体配線６からなる端子部を形成する。
次に図８（ｂ１）に示すように、導体配線６を覆ってフィルム基材５上に、均一の厚みでフォトレジスト１０を塗布する。
次に図８（ｃ１）に示すように、長孔状マスクパターン１１ａを開けた露光マスク１１を通してフォトレジスト１０に対する露光を行う。
次に図８（ｄ１）に示すように、フォトレジスト１０の現像を行い長孔状のパターン１２を形成する。開口された長孔状のパターン１２中に、一定間隔で導体配線６の一部とフィルム基材５が露出する。
次に図８（ｅ１）に示すように、開口された長孔状パターン１２を通して、導体配線６にめっきを施して、バンプ７を形成する。
次に図８（ｆ１）に示すように、フォトレジスト１０を取り去って、バンプ付きテープキャリア基板９が完成する。
図９は、上述のようにして作製された本実施の形態における、バンプ付きテープキャリア基板のバンプ部分の拡大図である。（ａ）は斜視図、（ｂ）は平面図、（ｃ）は（ｂ）におけるＢ−Ｂ’断面図、（ｄ）は（ｃ）におけるＣ−Ｃ’断面図を示す。フィルム基板５上の導体配線６の上面および両側面を覆うように、バンプ７が形成されている。
以上のようにして作製されたテープキャリア基板に、本実施の形態における半導体装置の製造方法により半導体チップを実装する工程を、図１０に示す。
まず図１０（ａ）に示すように、予めテープキャリア基板９に封止樹脂８を塗布し、半導体チップ１のチップバンプ３と、テープキャリア基板９の基板バンプ７との位置合わせを行う。この時の位置合わせは、一般的には、半導体チップ１上の位置合わせマークとフィルム基材５上の位置合わせマークを利用して、チップバンプ３と基板バンプ７の位置が互いに合わされる。
次に接合工程を行う。すなわち、チップバンプ３と基板バンプ７との位置合わせが終了した状態で、半導体チップ１とテープキャリア基板９に対して、接合ツール（図示せず）により、半導体チップ１の裏面（図面では上面）から、半導体チップ１への接合荷重を増加させながら印加して、チップバンプ３と基板バンプ７を接合させる。このときの荷重は、１バンプ当たり０．１Ｎ〜２．０Ｎとする。その際、接合部の温度を１００℃から３００℃に上昇させておく。この接合時には、同時に、接合ツールに超音波信号を印加する。超音波の印加は、振幅振動が０．１μｍ〜１．０μｍの範囲で適正な条件を見い出して行う。超音波信号の印加により発生する接合ツールの超音波振動により、チップバンプ３と基板バンプ７の接合を、より早くかつ確実に行うことができる。荷重が一定荷重になった後で超音波を印加しても良い接合状態を得られないことから、安定した接合状態を得るためには、荷重を徐々に付加しながら超音波を印加する。
図１０（ｂ）は、チップバンプ３と基板バンプ７を接合が完了した状態を示し、図１と同様の図である。接合ツールに荷重と超音波を印加した結果、基板バンプ７はチップバンプ３より硬度が低いので、それらの接合時に基板バンプ７頭頂部が平坦に変形する。それにより、半導体チップ１にかかる応力が緩和されている。しかも、基板バンプ７頭頂部のＡｕ表面層７２が剥けた状態となり、剥けたＡｕ表面層７２は接合部周縁にＡｕめっき７３のはみ出しとして形成される。Ａｕめっきのはみ出し７３の一部はチップバンプ３のＡｕ表面層３２との接合部１３となり、良好な接合状態が得られる。
本発明の半導体装置によれば、フィルム基材上の導体配線にバンプを介して半導体チップの電極を電気接続するための超音波振動に起因する、半導体チップの電極下への機械的ダメージが低減され、安定した接続信頼性を得ることができる。このため特に液晶ディスプレイなどのフラットパネルディスプレイの駆動用ドライバとして有用である。
本発明の実施の形態１における半導体装置を示す断面図 （ａ）は図１の要部を示す断面図、（ｂ）は（ａ）の一部を拡大して示す断面図 接続不良状態の半導体装置を示す断面図 図３の要部を示す断面図 接続良好な状態の半導体装置におけるバンプの接合部を示す断面写真 接続不良な状態の半導体装置におけるバンプの接合部を示す断面写真 （ａ）はバンプの接合部の接続良好な状態の半導体装置と接続不良な状態の半導体装置のシェア強度測定の方法を示す断面図、（ｂ）は測定結果の比較データを示す図 本発明の実施の形態２における半導体装置の製造方法に用いるバンプ付きテープキャリア基板の製造工程を示し、（ａ１）〜（ｆ１）は平面図、（ａ２）〜（ｆ２）は断面図 本発明の実施の形態２における半導体装置の製造方法に用いるバンプ付きテープキャリア基板のバンプ部分を示す拡大図であり、（ａ）は斜視図、（ｂ）は平面図、（ｃ）は（ｂ）のＢ−Ｂ’線に沿った断面図、（ｄ）は（ｃ）のＣ―Ｃ’線に沿った断面図 同製造方法におけるテープキャリア基板へ半導体チップを接合する工程を示す断面図 従来の半導体装置の構造を示す断面図
符号の説明
１ 半導体チップ
２ 電極
３ チップバンプ
３１ Ｎｉ基層
３２ Ａｕ表面層
４ 保護膜
５ フィルム基材
６ 導体配線
７ 基板バンプ
７１ Ｃｕ基層
７２ Ａｕ表面層
７３ Ａｕめっきのはみ出し部
８ 封止樹脂
９ テープキャリア基板
１０ フォトレジスト
１１ 露光マスク
１１ａ 長孔状マスクパターン
１２ 長孔状パターン
１３ 接合部
１４ バンプ
１５ シェアツール

Claims (7)

  1. 絶縁基材上に複数の導体配線が整列して設けられ、前記導体配線にその上面および両側面を覆うよう各々基板バンプが形成され、前記基板バンプに金属めっきが施された配線基板と、前記配線基板上に実装された半導体チップとを備え、前記半導体チップの電極と前記導体配線が前記基板バンプを介して接続された半導体装置において、
    前記半導体チップの電極上にチップバンプが形成され、
    前記チップバンプと前記基板バンプの接合を介して前記半導体チップの電極と前記導体配線が接続されており、前記接合された部分の前記基板バンプのめっきの一部が剥けて、前記チップバンプと前記基板バンプの接合面の外側へはみ出ていることを特徴とする半導体装置。
  2. 前記チップバンプの平坦部領域が前記基板バンプとの接合領域より大きく、前記基板バンプは前記チップバンプより硬度が低い請求項１に記載の半導体装置。
  3. 前記接合面の外側へはみ出でた前記基板バンプのめっきの一部は、前記チップバンプのめっきと合金化している請求項１または２に記載の半導体装置。
  4. 前記基板バンプにおける前記接合面のめっき厚みは、前記接合面以外の部分のめっき厚みに比べ１／３から１／８の厚みになっている請求項１〜３のいずれか１項に記載の半導体装置。
  5. 絶縁基材上に複数の導体配線が整列して設けられ、前記導体配線にその上面および両側面を覆うよう各々基板バンプが形成され、前記基板バンプに金属めっきが施された配線基板上に、半導体チップを搭載し、前記半導体チップの電極と前記導体配線とを前記基板バンプを介して接続することにより前記半導体チップを実装する半導体装置の製造方法において、
    前記半導体チップの電極上にチップバンプを形成する工程と、
    前記チップバンプと前記基板バンプとを接合し、その際に、前記基板バンプの前記チップバンプとの接合面の表層めっきの一部が削れて周縁にはみ出るようにする工程とを備えたことを特徴とする半導体装置の製造方法。
  6. 前記基板バンプに前記チップバンプより硬度が低い材料を用い、前記チップバンプと前記基板バンプとを接合する際に、前記チップバンプを変形させずに、前記基板バンプの頭頂部を平坦に変形させて接合する請求項５に記載の半導体装置の製造方法。
  7. 前記チップバンプと前記基板バンプとを接合する際に、前記基板バンプにおける前記接合面のめっき厚みが、前記接合面以外の部分のめっき厚みより薄くなるように接合する請求項５または６に記載の半導体装置の製造方法。
JP2005330743A 2005-11-15 2005-11-15 半導体装置およびその製造方法 Expired - Fee Related JP4728782B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005330743A JP4728782B2 (ja) 2005-11-15 2005-11-15 半導体装置およびその製造方法
US11/553,766 US7629687B2 (en) 2005-11-15 2006-10-27 Semiconductor device and method for manufacturing the same
CNA2006101425983A CN1967828A (zh) 2005-11-15 2006-10-30 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005330743A JP4728782B2 (ja) 2005-11-15 2005-11-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007141970A true JP2007141970A (ja) 2007-06-07
JP4728782B2 JP4728782B2 (ja) 2011-07-20

Family

ID=38039928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330743A Expired - Fee Related JP4728782B2 (ja) 2005-11-15 2005-11-15 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7629687B2 (ja)
JP (1) JP4728782B2 (ja)
CN (1) CN1967828A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201678A (ja) * 2016-04-27 2017-11-09 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
US11917922B2 (en) 2016-04-27 2024-02-27 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
US8868721B2 (en) 2008-05-29 2014-10-21 Red Hat, Inc. Software appliance management using broadcast data
US10657466B2 (en) 2008-05-29 2020-05-19 Red Hat, Inc. Building custom appliances in a cloud-based network
US8084348B2 (en) * 2008-06-04 2011-12-27 Oracle America, Inc. Contact pads for silicon chip packages
US9477570B2 (en) 2008-08-26 2016-10-25 Red Hat, Inc. Monitoring software provisioning
JP4853530B2 (ja) * 2009-02-27 2012-01-11 株式会社豊田中央研究所 可動部を有するマイクロデバイス
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
US8476757B2 (en) * 2009-10-02 2013-07-02 Northrop Grumman Systems Corporation Flip chip interconnect method and design for GaAs MMIC applications
US8407888B2 (en) 2010-05-07 2013-04-02 Oracle International Corporation Method of assembling a circuit board assembly
JP5475077B2 (ja) * 2012-09-07 2014-04-16 日本特殊陶業株式会社 配線基板およびその製造方法
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP2016162985A (ja) * 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6433590B2 (ja) * 2015-06-11 2018-12-05 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2003218148A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064237A (ja) * 2003-08-12 2005-03-10 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5427301A (en) * 1994-05-06 1995-06-27 Ford Motor Company Ultrasonic flip chip process and apparatus
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US6461890B1 (en) * 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP2000223653A (ja) * 1999-02-02 2000-08-11 Rohm Co Ltd チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
US6965166B2 (en) * 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
JP2000306957A (ja) * 1999-04-21 2000-11-02 Tdk Corp 超音波ボンディング実装方法及び超音波ボンディング装置
JP2001015553A (ja) * 1999-06-29 2001-01-19 Rohm Co Ltd 半導体装置の製造方法
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
JP3723453B2 (ja) * 2000-09-12 2005-12-07 ローム株式会社 半導体装置
JP2002184807A (ja) * 2000-12-11 2002-06-28 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置、並びにその製造方法で製造される半導体装置
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
JP3520414B2 (ja) * 2001-04-10 2004-04-19 株式会社村田製作所 弾性表面波装置およびその製造方法、通信装置
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
US6821813B2 (en) * 2002-12-19 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Process for bonding solder bumps to a substrate
JP3855947B2 (ja) * 2003-03-10 2006-12-13 株式会社村田製作所 電子部品装置およびその製造方法
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
JP2005159061A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd 超音波ツール及び超音波接合装置
JP4171492B2 (ja) * 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
JP4863746B2 (ja) * 2006-03-27 2012-01-25 富士通株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2003218148A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064237A (ja) * 2003-08-12 2005-03-10 Fujitsu Ltd 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201678A (ja) * 2016-04-27 2017-11-09 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
US11581478B2 (en) 2016-04-27 2023-02-14 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus
US11917922B2 (en) 2016-04-27 2024-02-27 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus

Also Published As

Publication number Publication date
US20070108627A1 (en) 2007-05-17
JP4728782B2 (ja) 2011-07-20
US7629687B2 (en) 2009-12-08
CN1967828A (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
JP4728782B2 (ja) 半導体装置およびその製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP4171492B2 (ja) 半導体装置およびその製造方法
US5883432A (en) Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board
JP2000228006A (ja) ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置
JP2001223287A (ja) インターポーザーの製造方法
JP2001257304A (ja) 半導体装置およびその実装方法
JP3664171B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2974840B2 (ja) 半導体素子の実装方法
JP2652222B2 (ja) 電子部品搭載用基板
JP3061017B2 (ja) 集積回路装置の実装構造およびその実装方法
JPH10340923A (ja) 半導体装置の接続方法
JP2000299399A (ja) 半導体装置
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2005123223A (ja) 配線板及び半導体装置、ならびに配線板の製造方法
JPH0547848A (ja) 半導体装置
JP2004119700A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007035942A (ja) 半導体装置の製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JPH0613434A (ja) 半導体装置用フィルムキャリア
JP2001093942A (ja) 半導体装置、電子装置、配線基板及び半導体装置の製造方法
JPH1092870A (ja) 配線接続構造及びそれを用いた電子部品
JP2004063568A (ja) 半導体装置及びその製造方法、電子デバイス並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees