JP3061017B2 - 集積回路装置の実装構造およびその実装方法 - Google Patents

集積回路装置の実装構造およびその実装方法

Info

Publication number
JP3061017B2
JP3061017B2 JP9300322A JP30032297A JP3061017B2 JP 3061017 B2 JP3061017 B2 JP 3061017B2 JP 9300322 A JP9300322 A JP 9300322A JP 30032297 A JP30032297 A JP 30032297A JP 3061017 B2 JP3061017 B2 JP 3061017B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
mounting
lead
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9300322A
Other languages
English (en)
Other versions
JPH11135550A (ja
Inventor
史男 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9300322A priority Critical patent/JP3061017B2/ja
Priority to US09/181,639 priority patent/US20020038722A1/en
Priority to FR9813669A priority patent/FR2770686B1/fr
Publication of JPH11135550A publication Critical patent/JPH11135550A/ja
Application granted granted Critical
Publication of JP3061017B2 publication Critical patent/JP3061017B2/ja
Priority to US10/081,211 priority patent/US20020081829A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路装置の実
装構造およびその実装方法に関し、特に集積回路装置を
ベアの状態で実装基板に実装する集積回路装置の実装構
造およびその実装方法に関する。
【０００２】
【従来の技術】従来この種の集積回路装置の実装構造
は、集積回路装置の下面の電極に設けられたバンプと実
装基板のパッドとがはんだにより接続された構造であっ
た。このような集積回路装置の実装方法は集積回路装置
の電極にめっきによってバンプを形成し、このバンプを
実装基板のパッドに接続して集積回路装置を実装してい
た（以下、第１の従来技術という）。
【０００３】この従来技術１では、集積回路装置を検査
する場合、該集積回路装置の電極に設けられたバンプに
プローブ等のような治具を直接当接させねばならないた
め、集積回路装置に過大な負荷がかかってしまうという
問題があった。この問題を解決するための集積回路装置
の実装方法の一例が特開平６−２１６１９１号公報に開
示されている。該公報記載の実装方法では、集積回路装
置の電極にメッキによって設けられたバンプにＴＡＢテ
ープのインナーリード部を接続してＴＡＢテープに集積
回路装置が実装されたチップキャリアを形成し、該チッ
プキャリアを用いて集積回路装置の検査を行った後に該
インナーリードを切断してリードの断片と実装基板の端
子とを接続する（以下、第２の従来技術という）。
【０００４】
【発明が解決しようとする課題】上述の第１の従来技術
では、バンプをメッキにより形成しているため、バンプ
の高さは必ずばらついてしまい、この結果、搭載基板に
搭載するときに他より高さが低いバンプが搭載基板のパ
ッドに接続しないという問題がある。
【０００５】上述の第２の従来技術では、集積回路装置
の電極にバンプを設けなければならないため、製造工程
が長くなってしまうとともに複雑になってしまうという
問題がある。さらに、バンプをメッキにより形成するた
めの装置、具体的には、金属被膜の蒸着のためのプロセ
スや、エッチング装置および電界メッキ装置等のような
装置が必要となってしまうという問題もある。
【０００６】本発明の目的は、集積回路装置の複数の電
極に複数のバンプを形成するための時間を短縮すること
ができる集積回路装置の実装構造およびその実装方法を
提供することにある。
【０００７】また、本発明の他の目的は、集積回路装置
の検査が容易であるとともにバンプの形成を一括して行
うことができる集積回路装置の実装方法を提供すること
にある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明の集積回路装置の実装構造は、集積回路装置
と、この集積回路装置の下面に設けられた電極と、この
電極に取り付けられたバンプと、搭載基板と、この搭載
基板の上面の前記バンプと対向する位置に設けられた端
子と、この端子と前記バンプとを接続する接続部材とを
含む。
【０００９】また、本発明の他の集積回路装置の実装構
造は、集積回路装置と、この集積回路装置の上面に設け
られた電極と、可撓性基板と、この可撓性基板に設けら
れるとともに一端が前記電極に接続されたリードと、こ
のリードの前記電極に近接した位置に該リードの他の部
分よりも薄く形成された凹部とを含む。
【００１０】本発明の集積回路装置の実装方法は、集積
回路装置を搭載基板に実装する集積回路装置の実装方法
であって、前記集積回路装置の電極と可撓性基板に設け
られたリードの一端とを接続する工程と、前記可撓性基
板のリードを切断して前記集積回路装置を該可撓性基板
から切り放す工程と、前記集積回路装置の前記電極に残
された前記リードの断片と搭載基板の端子とを接続する
工程とを含む。
【００１１】また、本発明の他の集積回路装置の実装方
法は、前記リードの前記集積回路装置の電極に近接した
位置の厚さを他の部分より薄く形成する工程をさらに含
む。
【００１２】さらに、本発明の他の集積回路装置の実装
方法は、前記リードの前記集積回路装置の電極に近接し
た位置の厚さをエッチングにより他の部分より薄く形成
する工程をさらに含む。
【００１３】また、本発明の他の集積回路装置の実装方
法は、前記リードの前記集積回路装置の電極に近接した
位置を切断する工程をさらに含むことを特徴とする請求
項３記載の集積回路装置の実装方法。
【００１４】さらに、本発明の他の集積回路装置の実装
方法は、集積回路装置を搭載基板に実装する集積回路装
置の実装方法であって、前記集積回路装置の電極と可撓
性基板に設けられたリードの一端とを接続する工程と、
前記可撓性基板の前記リードを介して前記集積回路装置
の検査を行う工程と、前記可撓性基板のリードを切断し
て前記集積回路装置を該可撓性基板から切り放す工程
と、前記集積回路装置の前記電極に残された前記リード
の断片と搭載基板の端子とを接続する工程とを含む。
【００１５】
【発明の実施の形態】次に本発明の集積回路装置の実装
構造およびその実装方法の実施の形態について図面を参
照して詳細に説明する。
【００１６】図１を参照すると、本発明の集積回路装置
の実装構造の第一の実施の形態は、集積回路装置１と、
搭載基板２と、電極３と、バンプ４と、はんだ５と、接
続パッド６とを含む。
【００１７】集積回路装置１はベアのチップである。集
積回路装置１の下面の周辺部には複数の電極３が設けら
れている。電極３の材料は、アルミや金のような貴金属
であることが望ましい。
【００１８】複数の電極３の各々には複数のバンプ４の
各々が取り付けられている。複数のバンプ４はそれぞれ
同一または類似の厚さを呈している。各バンプ４は、一
体的に形成されており、その断面は長方形または正方形
状の形状と同一または類似の形状を呈している。
【００１９】搭載基板２の上面には複数の接続用パッド
６が設けられている。複数の接続用パッド６は、搭載基
板２の内部の図示していない配線と接続されている。複
数の接続用パッド６の各々は、集積回路装置１の下面に
取り付けられた複数のバンプ４の各々と対応する位置に
設けられている。複数の接続用パッド６の各々と複数の
バンプ４の各々とははんだ５により接続されている。こ
れにより、集積回路装置１と搭載基板２内部の配線との
間に、電極３、バンプ４、はんだ５および接続用パッド
６からなる電気経路が形成される。
【００２０】このように、本実施の形態では、集積回路
装置の下面の複数の電極３の各々に同一または類似の厚
さを呈する複数のバンプ４を取り付けたため、各バンプ
４と複数の接続用パッド６の各々との接続が全ての接続
部において均一になり、この結果、接続用パッド６と接
続できないバンプ４を減らすことができる。
【００２１】次に、本発明の集積回路装置の実装方法に
ついて図面を参照して詳細に説明する。
【００２２】図２（Ａ）を参照すると、集積回路装置１
の電極３とＴＡＢテープ７のリード８のインナーリード
部とを位置決めする。ＴＡＢテープ７のリード８は厚さ
３５ミクロンの電解銅箔をエッチングして形成されてい
る。また、リード８は、アディティブ法によるメッキプ
ロセスによって形成されてもよい。リード８の表面には
厚さが最大０．７ミクロンの金メッキが施されている。
金メッキの厚さは多くても１．０ミクロン以下であるこ
とが望ましい。リード８の先端部にはリード８の厚さが
他の部分に比べ薄く形成された凹部８１が設けられてい
る。凹部８１はリードに対し引っ張る方向の力が加えら
れたときに、該凹部８においてリード８が切断されるよ
うな厚さに形成される。凹部８１の位置は、集積回路装
置１の電極３とリード８のインナーリード部とが接続さ
れたときに集積回路装置１の側面と同一かまたは類似の
位置となるように設定される。より具体的には、凹部８
１はリードの先端から約１００ミクロンの位置に設けら
れており、厚さは１５ミクロンである。凹部８１は予め
エッチングにより形成されている。
【００２３】図２（Ｂ）を参照すると、集積回路装置１
の電極３とＴＡＢテープ７のリード８のインナーリード
部とがＩＬＢツール９によりインナーリードボンディン
グされる。本実施の形態では、コンスタントヒート方式
でインナーリードボンディングされる。より詳細には、
コンスタントヒートツールによりリード８を電極３に押
し当て、３秒間加圧加熱を行う。コンスタントヒートツ
ールによる加圧は１リード当たり１００グラムであり、
加熱温度は５９０度に設定される。実際の測定温度は５
５０度程度になる。
【００２４】ここではコンスタントヒート方式を適用し
たが、パルスヒート方式を適用してもよい。
【００２５】ＴＡＢテープ７に実装された集積回路装置
１は動作を確認するための機能検査が行われる。また、
集積回路装置１の初期不良等を検査するバーンインテス
ト等のような品質検査を行ってもよい。検査は、ＴＡＢ
テープ７上に設けられたパッドおよび配線を用いて行わ
れる。
【００２６】図２（Ｃ）を参照すると、集積回路装置１
がＴＡＢテープ７から切り放される。具体的には、ＴＡ
Ｂテープ７を水平方向に引っ張ることにより凹部８１の
部分で集積回路装置１がＴＡＢテープ７から切り放され
る。集積回路装置１の電極３上にはリード８の断片が残
されバンプ４となる。
【００２７】図２（Ｄ）を参照すると、集積回路装置１
に取り付けられたバンプ４と搭載基板２の接続用パッド
６とが位置あわせされる。
【００２８】図２（Ｅ）を参照すると、集積回路装置１
が搭載基板２にフリップチップボンディングされる。搭
載基板２には予め共晶はんだ５が供給されている。集積
回路装置１の上方から加熱加圧して共晶はんだ５を溶融
させバンプ４と接続用パッド６とが接続される。加圧に
より各接続部に加えられる荷重は２０グラムである。加
熱温度は、共晶はんだ５を溶融するため、接続部の温度
が２１５度程度になるように調整される。
【００２９】このように、本実施の形態では、集積回路
装置１の複数の電極３にＴＡＢテープの複数のリード８
を接続し、複数のリード８の各々を切断して複数のバン
プ４を形成するようにしたため、複数のバンプ４を形成
するための時間を短くすることができる。また、１つの
集積回路装置１における複数のバンプ４の高さが全て同
一または類似の高さになるため、各バンプ４の外形や高
さがばらつかず、集積回路装置１と搭載基板２との接続
信頼性が高くなる。
【００３０】次に、本発明の第２の実施の形態につい
て、図面を参照して詳細に説明する。この第２の実施の
形態の特徴はリードに凹部が設けられておらず、集積回
路装置１をカッター等のような切断手段を用いてＴＡＢ
テープ７から切り放すようにした点にある。また、本実
施の形態では、インナーリードボンディングを超音波方
式で行い、搭載基板に供給されるはんだはＡｕ−Ｓｎは
んだである。
【００３１】図３（Ａ）を参照すると、集積回路装置１
の電極３とＴＡＢテープ７１のリード８１のインナーリ
ード部とを位置決めする。ＴＡＢテープ７１のリードは
厚さ３５ミクロンの電解銅箔をエッチングして形成され
ている。リード８１の表面には厚さが最大０．７ミクロ
ンの金メッキが施されている。リード８１は一様な厚さ
を有している。
【００３２】図３（Ｂ）を参照すると、集積回路装置１
の電極３とＴＡＢテープ７１のリード８１のインナーリ
ード部とがＩＬＢツール１０によりインナーリードボン
ディングされる。本実施の形態では、超音波方式でイン
ナーリードボンディングされる。超音波としては振動子
の周波数が様々なパターンがあるが、超音波出力を１．
３Ｗから２．０Ｗ程度で制御する。超音波を印可する時
間も調整する。本実施の形態では、ツールによりリード
８１を電極３に押し当て、０．３秒間超音波発振を行
う。ツールによる加圧は１リード当たり３０グラムであ
り、ツール自体の加熱温度は５０度程度である。超音波
設定は１．２Ｗ程度であり、集積回路装置１は１９０度
程度加熱しておく。
【００３３】ＴＡＢテープ７１に実装された集積回路装
置１は動作を確認するための機能検査が行われる。ま
た、集積回路装置１の初期不良等を検査するバーンイン
テスト等のような品質検査を行ってもよい。検査は、Ｔ
ＡＢテープ７１上に設けられた図示していないパッドお
よび配線を用いて行われる。
【００３４】図３（Ｃ）を参照すると、検査終了後、集
積回路装置１がＴＡＢテープ７１から切り放される。具
体的には、集積回路装置１のリード８１のエッジの位置
にカッタ１１等のような先端が鋭利な金属で切り込みを
入れる。ＴＡＢテープ７１を水平方向に引っ張ることに
より集積回路装置１がＴＡＢテープ７１から切り放され
る。集積回路装置１の電極３上にはリード８１の断片が
残されバンプ４１となる。
【００３５】ここで、集積回路装置のダイシングで使用
されるダイシングマシンを用いて集積回路装置１の周囲
のリードを切断させてもよい。
【００３６】図３（Ｄ）を参照すると、集積回路装置１
に接続されたバンプ４１と搭載基板２の接続用パッド６
とが位置あわせされる。
【００３７】図３（Ｅ）を参照すると、集積回路装置１
が搭載基板２にフリップチップボンディングされる。搭
載基板２には予めＡｕ−Ｓｎはんだ５１が供給されてい
る。集積回路装置１の上方から加熱加圧してＡｕ−Ｓｎ
はんだ５１を溶融させバンプ４と接続用パッド６とを接
続する。加圧により各接続部に加えられる荷重は２０グ
ラムである。加熱温度は、Ａｕ−Ｓｎはんだ５１を用い
ているため、接続部の温度が３１５度程度になるように
調整される。
【００３８】
【発明の効果】以上の説明で明らかなように、本発明で
は、集積回路装置の複数の電極にＴＡＢテープの複数の
リードを接続し、複数のリードの各々を切断して複数の
バンプを形成するようにしたため、集積回路装置にバン
プを複数形成するための時間が短くなるという効果があ
る。また、１つの集積回路装置における複数のバンプの
高さが全て同一または類似の高さになるため、各バンプ
の外形や高さがばらつかず、集積回路装置と搭載基板と
の接続信頼性を高くできるという効果も本発明にはあ
る。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の断面図である。
【図２】本発明の第一の実施の形態の実装方法を示す図
である。
【図３】本発明の第二の実施の形態の実装方法を示す図
である。
【符号の説明】
１ 集積回路装置 ２ 搭載基板 ３ 電極 ４、４１ バンプ ５、５１ はんだ ６ 接続用パッド ７、７１ ＴＡＢテープ ８、８１ リード

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路装置を搭載基板に実装する集積
    回路装置の実装方法において、 前記集積回路装置の電極と可撓性基板に設けられたリー
    ドの一端とを接続する工程と、 前記可撓性基板のリードを切断して前記集積回路装置を
    該可撓性基板から切り放す工程と、 前記集積回路装置の前記電極に残された前記リードの断
    片と搭載基板の端子とを接続する工程とを含むことを特
    徴とする集積回路装置の実装方法。
  2. 【請求項２】 前記リードの前記集積回路装置の電極に
    近接した位置の厚さを他の部分より薄く形成する工程を
    さらに含むことを特徴とする請求項１記載の集積回路装
    置の実装方法。
  3. 【請求項３】 前記リードの前記集積回路装置の電極に
    近接した位置の厚さをエッチングにより他の部分より薄
    く形成する工程をさらに含むことを特徴とする請求項１
    記載の集積回路装置の実装方法。
  4. 【請求項４】 前記リードの前記集積回路装置の電極に
    近接した位置を切断する工程をさらに含むことを特徴と
    する請求項１記載の集積回路装置の実装方法。
  5. 【請求項５】 集積回路装置を搭載基板に実装する集積
    回路装置の実装方法において、 前記集積回路装置の電極と可撓性基板に設けられたリー
    ドの一端とを接続する工程と、 前記可撓性基板の前記リードを介して前記集積回路装置
    の検査を行う工程と、 前記可撓性基板のリードを切断して前記集積回路装置を
    該可撓性基板から切り放す工程と、 前記集積回路装置の前記電極に残された前記リードの断
    片と搭載基板の端子とを接続する工程とを含むことを特
    徴とする集積回路装置の実装方法。
JP9300322A 1997-10-31 1997-10-31 集積回路装置の実装構造およびその実装方法 Expired - Fee Related JP3061017B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9300322A JP3061017B2 (ja) 1997-10-31 1997-10-31 集積回路装置の実装構造およびその実装方法
US09/181,639 US20020038722A1 (en) 1997-10-31 1998-10-29 Integrated circuit mounting structure and mounting method thereof
FR9813669A FR2770686B1 (fr) 1997-10-31 1998-10-30 Structure de montage de circuit integre et procede de montage de celui-ci
US10/081,211 US20020081829A1 (en) 1997-10-31 2002-02-25 Integrated circuit mounting structure and mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9300322A JP3061017B2 (ja) 1997-10-31 1997-10-31 集積回路装置の実装構造およびその実装方法

Publications (2)

Publication Number Publication Date
JPH11135550A JPH11135550A (ja) 1999-05-21
JP3061017B2 true JP3061017B2 (ja) 2000-07-10

Family

ID=17883390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9300322A Expired - Fee Related JP3061017B2 (ja) 1997-10-31 1997-10-31 集積回路装置の実装構造およびその実装方法

Country Status (3)

Country Link
US (2) US20020038722A1 (ja)
JP (1) JP3061017B2 (ja)
FR (1) FR2770686B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312926A (en) * 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
JPH05347329A (ja) * 1992-06-12 1993-12-27 Seiko Epson Corp 半導体装置
SE470501B (sv) * 1992-10-07 1994-06-06 Ericsson Telefon Ab L M Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
JPH06216191A (ja) * 1993-01-20 1994-08-05 Toshiba Corp フリップチップボンディング方法
JPH06244251A (ja) * 1993-02-17 1994-09-02 Toshiba Corp 半導体装置の製造方法と、その製造方法に用いられる半導体チップおよびチップ搬送体
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
TW325576B (en) * 1996-12-12 1998-01-21 Winbond Electronics Corp The manufacturing methods for die seal
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法

Also Published As

Publication number Publication date
US20020081829A1 (en) 2002-06-27
FR2770686A1 (fr) 1999-05-07
US20020038722A1 (en) 2002-04-04
JPH11135550A (ja) 1999-05-21
FR2770686B1 (fr) 2003-08-01

Similar Documents

Publication Publication Date Title
US6163463A (en) Integrated circuit chip to substrate interconnection
JP4728782B2 (ja) 半導体装置およびその製造方法
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JPH10270498A (ja) 電子装置の製造方法
EP0482940A1 (en) Method of forming an electrical connection for an integrated circuit
JPH07221105A (ja) 半導体装置の製造方法及び半導体装置
JP2626621B2 (ja) 半導体装置の製造方法
JP3061017B2 (ja) 集積回路装置の実装構造およびその実装方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPH08236575A (ja) 半導体装置及びその製造方法
JPH06216505A (ja) プリント配線板への端子の接続方法
JP3263256B2 (ja) 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
KR100747392B1 (ko) 금도금 빔리드를 반도체 소자에 접합하는 방법
JP2002184810A (ja) ボンディング方法、ボンディング装置および実装基板
JPH11224888A (ja) 半導体装置およびその製造方法
JPH0685003A (ja) 半導体装置およびその製造方法
JPH0547848A (ja) 半導体装置
JPH0574853A (ja) 半導体装置の接続構造
JP2001217344A (ja) 半導体装置およびその製造方法
JPH0878571A (ja) 半導体装置及びその製造方法
JPH09214128A (ja) ボンディングツール
JP2000012621A (ja) 半導体装置およびその製造方法
JPH10256317A (ja) 半導体装置の組立方法
JPH09283568A (ja) 電子部品の接続方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000328

LAPS Cancellation because of no payment of annual fees