FR2770686A1 - Structure de montage de circuit integre et procede de montage de celui-ci - Google Patents

Structure de montage de circuit integre et procede de montage de celui-ci Download PDF

Info

Publication number
FR2770686A1
FR2770686A1 FR9813669A FR9813669A FR2770686A1 FR 2770686 A1 FR2770686 A1 FR 2770686A1 FR 9813669 A FR9813669 A FR 9813669A FR 9813669 A FR9813669 A FR 9813669A FR 2770686 A1 FR2770686 A1 FR 2770686A1
Authority
FR
France
Prior art keywords
integrated circuit
conductor
electrode
substrate
contiguous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9813669A
Other languages
English (en)
Other versions
FR2770686B1 (fr
Inventor
Fumio Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2770686A1 publication Critical patent/FR2770686A1/fr
Application granted granted Critical
Publication of FR2770686B1 publication Critical patent/FR2770686B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

La structure de montage de circuit intégré de la présente invention comprend un circuit intégré (1) et un substrat de montage (2). Le circuit intégré (1) comporte des électrodes (3) sur sa surface inférieure. Des morceaux de matériau conducteur sont fixés aux électrodes (3), respectivement. Des bornes sont prévues sur la surface supérieure du substrat (2). Les positions des bornes correspondent, respectivement, à celles des morceaux de matériau conducteur. Les morceaux de matériau conducteur et les bornes sont connectés par des éléments de connexion, respectivement. Au moment du montage du circuit intégré (1) sur le substrat de montage (2), chaque électrode (3) est connectée à la première extrémité d'un conducteur. Le conducteur est coupé et un morceau du conducteur est laissé sur l'électrode (3) sur le circuit intégré (1). Application à la réalisation de dispositifs à circuits intégrés.

Description

STRUCTURE DE MONTAGE DE CIRCUIT INTEGRE ET PROCEDE DE
MONTAGE DE CELUI-CI
CONTEXTE DE L'INVENTION
La présente invention concerne une structure de montage de circuit intégré et un procédé de montage de celui-ci et, plus particulièrement, une structure de montage de circuit intégré et un procédé de montage de celui-ci pour monter un circuit intégré nu sur un substrat de montage.
Les circuits intégrés classiques de ce type présentent une structure dans laquelle des bosses formées sur la surface inférieure du circuit intégré sont connectées à des pastilles sur un substrat de montage par soudage, respectivement. Pour monter ce circuit intégré sur le substrat de montage, les bosses sont formées sur des électrodes du circuit intégré par électrodéposition, respectivement, et sont connectées aux pastilles sur le substrat de montage, respectivement rappelé ci-après premier art antérieur).
Cependant, dans le cas du premier art antérieur, il est nécessaire de mettre un équipement de test, tel qu'une sonde, directement en contact avec la bosse formée sur l'électrode du circuit intégré. Ceci crée un problème parce qu'une charge excessive est appliquée au circuit intégré via les électrodes. Le Brevet Japonais
Mis à l'Inspection Publique NO HEI 6-216191 (JP 6216191) présente un procédé de montage de circuit intégré destiné à résoudre ce problème. Dans le cas du procédé de montage présenté dans JP 6-216191, des bosses sont formées par électrodéposition sur des électrodes sur un circuit intégré, respectivement, et, ensuite, les bosses sont connectées à la partie conductrice interne d'une connexion automatisée à bande (TAB). Ainsi, un support intermédiaire dans lequel le circuit intégré est monté sur la bande à connexion automatisée (TAB) est formé pour inspecter le circuit intégré. Ensuite, les conducteurs internes sont coupés et les fragments des conducteurs sont connectés à la borne d'un substrat de montage (appelé ci-après second art antérieur).
Dans le premier art antérieur, étant donné que les bosses sont formées par électrodéposition, l'épaisseur des bosses varie toujours. En conséquence, au moment du soudage d'un circuit intégré sur un substrat de montage, un problème survient lorsqu'une bosse dont l'épaisseur est inférieure à celle des autres n'est pas connectée à la pastille du substrat de montage.
D'autre part, dans le second art antérieur, bien que la contrainte ne s'applique pas au circuit intégré par l'équipement d'inspection, le procédé de fabrication est allongé et également compliqué. Ceci est dû au fait que les bosses doivent être formées sur les électrodes d'un circuit intégré. De plus, un problème est créé parce que des dispositifs pour former les bosses par électrodéposition, particulièrement, un procédé de métallisation sous vide d'un film métallique, des systèmes tels qu'un système de gravure ou un système d'électrodéposition électrolytique, sont nécessaires. En outre, le second art antérieur présente également un problème parce que l'épaisseur des bosses est inégale. Donc, la bosse dont l'épaisseur est inférieure à celle des autres ne forme pas une connexion entre l'électrode sur le circuit intégré et la borne sur le substrat de montage.
RESUME DE L'INVENTION
Par conséquent, un objet de la présente invention consiste à proposer une structure de montage de circuit intégré et un procédé de montage de celui-ci permettant de diminuer le temps nécessaire pour former une pluralité de bosses sur une pluralité d'électrodes sur un circuit intégré.
De plus, un autre objet de la présente invention consiste à proposer un procédé de montage de circuit intégré permettant d'inspecter facilement un circuit intégré et de former des bosses au même moment.
De plus, un autre objet encore de la présente invention consiste à proposer un procédé de montage de circuit intégré permettant de former des bosses uniformes sur un circuit intégré au même moment.
Selon un aspect de la présente invention, une structure de montage de circuit intégré est proposée comprenant un circuit intégré, des électrodes formées sur une surface inférieure dudit circuit intégré, des morceaux de matériau conducteur fixés auxdites électrodes, respectivement, un substrat, des bornes prévues sur les parties faisant face auxdits morceaux de matériau conducteur, respectivement, sur une surface supérieure dudit substrat, et des éléments de connexion pour connecter les bornes auxdits morceaux de matériau conducteur, respectivement.
Selon un autre aspect de la présente invention, un procédé de montage de circuit intégré est proposé pour monter un circuit intégré sur un premier substrat, comprenant les étapes consistant à connecter une extrémité d'un conducteur prévu sur un second substrat à une électrode dudit circuit intégré, à couper le conducteur dudit substrat de sorte qu'un morceau dudit conducteur puisse être laissé sur ladite électrode, et à connecter le morceau laissé sur l'électrode dudit circuit intégré à une borne sur ledit premier substrat.
BREVE DESCRIPTION DES DESSINS
Les autres caractéristiques et avantages de l'invention deviendront plus évidents par la description détaillée ci-dessous prise conjointement avec les dessins joints, sur lesquels
la figure 1 est une vue en coupe du premier mode de réalisation de la présente invention
les figures 2(A) à 2(E) sont des illustrations montrant le procédé de montage du premier mode de réalisation de la présente invention ; et
les figures 3 (A) à 3 (E) sont des illustrations montrant le procédé de montage du second mode de réalisation de la présente invention.
Sur les dessins, les mêmes numéros de référence représentent les mêmes éléments structuraux.
DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES
En premier lieu, un premier mode de réalisation de la présente invention va être décrit en détail cidessous.
En référence à la figure 1, une structure de montage de circuit intégré comprend un circuit intégré 1, un substrat de montage 2, une pluralité d'électrodes 3, une pluralité de bosses 4, une soudure 5 et une pluralité de pastilles de connexion 6.
Le circuit intégré 1 est une puce nue. Une pluralité d'électrodes 3 sont prévues autour de la surface inférieure du circuit intégré 1. Il est préférable que les électrodes 3 soient réalisées en un métal noble, tel que l'aluminium ou l'or. Les bosses 4 sont fixées sur les électrodes 3, respectivement. Une pluralité de bosses 4 présentent, respectivement, une forme identique ou similaire. Les bosses 4 présentent une épaisseur uniforme. Chaque bosse 4 est formée d'un seul tenant et sa section présente une forme identique ou similaire, telle qu'un rectangle ou un carré. Les pastilles de connexion 6 sont prévues sur la surface supérieure du substrat de montage 2. Les pastilles de connexion 6 sont connectées au câblage (non montré) à l'intérieur du substrat de montage 2. Chaque pastille de connexion 6 est prévue à une position correspondant aux bosses 4, respectivement. Les pastilles de connexion 6 sont connectées aux bosses 4 par une soudure 5, respectivement. Un chemin électrique comprenant les électrodes 3, les bosses 4, la soudure 5 et les pastilles de connexion 6, est formé entre le circuit intégré 1 et le câblage à l'intérieur du substrat de montage 2.
Ainsi, dans ce mode de réalisation, les bosses 4, présentant toutes une épaisseur identique ou sensiblement similaire, sont prévues sur les électrodes 3, respectivement. Donc, la connexion entre chaque bosse 4 et chaque pastille de connexion 6 devient uniforme à chaque raccord. En conséquence, il est possible de diminuer le nombre de bosses 4 qui ne peuvent pas être connectées aux pastilles de connexion 6.
Ensuite, un procédé de montage de circuit intégré de la présente invention est décrit en détail cidessous.
En référence à la figure 2(A), les électrodes 3 sur le circuit intégré 1 et la partie conductrice interne des conducteurs 8 sur la bande de connexion automatisée 7 (TAB) sont positionnées, respectivement. Les conducteurs 8 sont formés en gravant une feuille de cuivre électrolytique d'une épaisseur de 35 microns. En variante, les conducteurs 8 peuvent être formés par le procédé d'électrodéposition en tant que procédé additif. La surface du conducteur 8 est recouverte d'or d'une épaisseur de 0,7 micron. Il est préférable que l'épaisseur d'or déposé soit égale ou inférieure à 1,0 micron. Chaque conducteur 8 comprend une partie concave 80. L'épaisseur de la partie concave 80 est inférieure à celle de l'autre partie du conducteur 8. De plus, la partie concave 80 est formée en une épaisseur à laquelle le conducteur 8 est coupé au niveau de la partie concave 80 lorsqu'une force de traction est appliquée au conducteur 8. La position de la partie concave 80 est fixée de sorte qu'elle soit amenée à une position qui est identique ou similaire au côté du circuit intégré 1 lorsque l'électrode 3 du circuit intégré 1 est connectée à la partie conductrice interne du conducteur 8. Autrement, la longueur entre le bout du conducteur 8 et le bord de la partie concave 80 est identique ou similaire à la largeur de l'électrode 3 et/ou des pastilles de connexion 6. Plus spécifiquement, la partie concave 80 est fixée à une position séparée d'environ 100 microns de l'extrémité avant du conducteur 8 et présente une épaisseur de 15 microns. La partie concave 80 est formée au préalable par gravure.
Sur la figure 2(B), les électrodes du circuit intégré 1 et les parties conductrices internes des conducteurs 8 sur la bande de connexion automatisée 7 (TAB) sont liées par conducteurs internes par un outil de liaison par conducteurs internes 9, respectivement.
Dans ce mode de réalisation, elles sont reliées par un système à chaleur constante. Plus spécifiquement, les conducteurs 8 sont pressés contre les électrodes 3 par un outil à chaleur constante pour effectuer un chauffage par pression pendant 3 secondes. La pression par l'outil à chaleur constante est de 100 grammes par conducteur et la température de chauffage est réglée à 590 degrés centigrades. La température mesurée réelle est d'environ 550 degrés centigrades. Dans ce cas, le système à chaleur constante est utilisé ; cependant, il est également possible d'utiliser un système à chaleur pulsée. Le circuit intégré 1 monté sur la bande de connexion automatisée 7 (TAn) est soumis à une inspection fonctionnelle pour confirmer le fonctionnement du circuit intégré 1. De plus, il est possible d'appliquer une inspection de qualité, telle qu'un test de prévieillissement afin de trouver des défauts initiaux, au circuit intégré 1. L'inspection est effectuée en utilisant les pastilles (non illustrées) et le câblage (non illustré) prévus sur la bande de connexion automatisée 7.
En référence à la figure. 2 (C), le circuit intégré 1 est séparé de la bande de connexion automatisée 7. Plus spécifiquement, le circuit intégré 1 est séparé de la bande de connexion automatisée 7 au niveau de la partie concave 80 en tirant la bande de connexion automatisée 7 horizontalement. Ainsi, un morceau du conducteur 8, qui est coupé du conducteur 8 au point de la partie concave 80, est laissé sur l'électrode 3. Le morceau sert de bosse 4.
Sur la figure 2(D), le circuit intégré 1 est positionné sur le substrat de montage 2. Les bosses 4 sur le circuit intégré 1 sont alignées avec les pastilles de connexion 6 sur le substrat de montage 2, respectivement.
En référence à la figure 2(E), le circuit intégré 1 est lié au substrat de montage 2. Une soudure eutectique 5 est appliquée au préalable au substrat de montage 2. Les bosses 4 sont connectées aux pastilles de connexion 6, respectivement, en chauffant et en pressant la soudure eutectique 5 à partir de la surface supérieure du circuit intégré 1 afin de fondre la soudure 5. Une charge appliquée à chaque raccord du fait de la pression est de 20 grammes. La température de chauffage est ajustée de sorte que la température de chaque raccord atteigne environ 215 degrés centigrades afin de fondre la soudure eutectique 5.
Ainsi, dans ce mode de réalisation, une pluralité de conducteurs 8 d'une bande de connexion automatisée à bande sont connectés à une pluralité d'électrodes 3 sur le circuit intégré 1 et chaque conducteur 8 est coupé afin de former une pluralité de bosses 4. Il est donc possible de diminuer le temps nécessaire pour former les bosses 4. De plus, parce que les hauteurs d'une pluralité de bosses 4 dans un circuit intégré 1 sont identiques ou similaires, la forme ou la hauteur de chaque bosse 4 ne varie pas, améliorant de ce fait la fiabilité de la connexion entre le circuit intégré 1 et le substrat de montage 2.
Ensuite, un second mode de réalisation de la présente invention va être décrit en détail ci-dessous.
Les caractéristiques du second mode de réalisation consistent en ce qu'aucune partie concave n'est prévue sur un conducteur et qu'un circuit intégré 1 est séparé d'une bande de connexion automatisée 7 en utilisant des moyens tels qu'une lame. De plus, dans le cas de ce mode de réalisation, la liaison par conducteurs internes est effectuée par un système à ultrasons et la soudure à appliquer à un substrat de montage utilise une soudure or-étain (Au-Sn).
En référence à la figure 3(A), l'électrode 3 d'un circuit intégré 1 et la partie conductrice interne d'un conducteur 81 sont positionnées. Le conducteur de la bande de connexion automatisée 71 (TAn) est formé en gravant une feuille de cuivre électrolytique d'une épaisseur de 35 microns. De l'or est déposé sur la surface du conducteur 81 jusqu'à une épaisseur maximale de 0,7 micron. Le conducteur 81 présente une épaisseur uniforme.
Sur la figure 3(B), les électrodes 3 sur le circuit intégré 1 et les parties conductrices internes du conducteur 81 de la bande de connexion automatisée 71 sont liées par conducteurs internes par un outil de liaison par conducteurs internes 10, respectivement.
Dans ce mode de réalisation, l'électrode 3 et la partie conductrice interne du conducteur 81 sont liées par un système à ultrasons. Pour les ondes ultrasonores, il existe divers modèles dans les fréquences de vibreur.
Une sortie ultrasonore est commandée entre 1,3 et 2,0 watts. Le temps pour l'application des ondes ultrasonores est également ajusté. Dans ce mode de réalisation, le conducteur 81 est pressé contre l'électrode 3 par un outil afin d'effectuer une oscillation ultrasonore pendant 0,3 seconde. La pression par l'outil est de 30 grammes par conducteur.
La température de chauffage de l'outil est d'environ 50 degrés centigrades. Les ondes ultrasonores sont réglées à environ 1,2 watt et le circuit intégré 1 est chauffé au préalable jusqu'à environ 190 degrés centigrades. Le circuit intégré 1 monté sur la bande de connexion automatisée 71 subit une inspection fonctionnelle afin de confirmer le fonctionnement du circuit intégré 1. De plus, il est possible d'appliquer une inspection de qualité, telle qu'un test de prévieillissement afin de trouver des défauts, au circuit intégré 1. L'inspection est effectuée en utilisant les pastilles (non montrées) et le câblage (non illustré) prévus sur la bande de connexion automatisée 71.
En référence à la figure 3(C), le circuit intégré 1 est séparé de la bande de connexion automatisée 71 une fois que l'inspection est achevée. Plus spécifiquement, la partie du conducteur 81 qui est située au bord du circuit intégré 1 est coupée par le bord d'un métal, par exemple une lame 11. Le circuit intégré 1 est séparé de la bande de connexion automatisée à bande 71 en tirant la bande de connexion automatisée à bande 71 horizontalement. Le morceau du conducteur 81 est laissé sur l'électrode 3 du circuit intégré 1. Le morceau sert comme bosse 4. Autrement, il est également possible de couper les conducteurs autour du circuit intégré 1 en utilisant une machine de tranchage, qui est utilisée dans une opération de tranchage d'un circuit intégré.
Sur la figure 3(D), la bosse 41 connectée au circuit intégré 1 est alignée avec la pastille de connexion 6 du substrat de montage 2.
En référence à la figure 3(E), le circuit intégré 1 est lié au substrat de montage 2. Une soudure or-étain (Au-Sn) 51 est appliquée au préalable au substrat de montage 2. La bosse 4 est connectée à la pastille de connexion 6 par chauffage et par pression de la soudure or-étain (Au-Sn) 51 à partir de la surface supérieure du circuit intégré 1 afin de la fondre. Une charge appliquée à chaque raccord du fait de la pression est de 20 grammes. Parce que la soudure or-étain (Au-Sn) 51 est utilisée, la température de chaque raccord est ajustée afin d'atteindre environ 315 degrés centigrades.
Comme décrit ci-dessus, étant donné qu'une pluralité de conducteurs d'une connexion automatisée à bande sont connectés à une pluralité d'électrodes d'un circuit intégré et que les conducteurs sont respectivement coupés pour former une pluralité de bosses, la présente invention présente un avantage en ce que le temps nécessaire pour former une pluralité de bosses d'un circuit intégré est diminué. De plus, dans la présente invention, étant donné qu'une pluralité de bosses sur un circuit intégré présente une hauteur identique ou similaire, le contour (extension) et la hauteur de chaque bosse ne varient pas. En conséquence, la fiabilité de connexion entre un circuit intégré et un substrat de montage est améliorée.
Bien que l'invention ait été décrite conjointement avec ses modes de réalisation préférés, les spécialistes de l'art peuvent facilement mettre l'invention en application en utilisant de nombreux autres procédés.

Claims (16)

REVENDICATIONS
1. Structure de montage de circuit intégré, comprenant
un circuit intégré (1)
des électrodes (3) formées sur une surface inférieure dudit circuit intégré (1)
des morceaux de matériau conducteur fixés sur lesdites électrodes (3), respectivement
un substrat (2)
des bornes prévues sur des parties faisant face aux morceaux de matériau conducteur, respectivement, sur une surface supérieure dudit substrat (2) ; et
des éléments de connexion pour connecter les bornes auxdits morceaux de matériau conducteur, respectivement.
2. Structure de montage de circuit intégré selon la revendication 1, dans laquelle lesdits morceaux de matériau conducteur présentent une épaisseur uniforme.
3. Structure de montage de circuit intégré selon la revendication 1, dans laquelle lesdits morceaux de matériau conducteur sont en cuivre recouvert d'or.
4. Structure de montage de circuit intégré, comprenant
un circuit intégré (1)
une électrode (3) formée sur une surface supérieure du circuit intégré (1)
un substrat (2)
un conducteur (8) prévu sur ledit substrat, une extrémité dudit conducteur (8) étant connectée à ladite électrode (3) ; et
une partie concave (80) formée au niveau de la partie du conducteur (8) contiguë à ladite électrode (3), l'épaisseur de ladite partie concave (80) étant inférieure à celle d'une partie non-concave du conducteur (8).
5. Structure de montage de circuit intégré selon la revendication 4, dans laquelle la longueur entre un bout dudit conducteur (8) et le bord de ladite partie concave (80) est identique ou similaire à la longueur d'un côté de ladite électrode (3) sur ledit circuit intégré (1).
6. Structure de montage de circuit intégré selon la revendication 4, dans laquelle l'épaisseur de ladite partie concave (80) est formée de sorte que ledit conducteur (8) puisse être coupé au niveau de ladite partie concave (80) lorsqu'une force de traction est appliquée audit conducteur (8).
7. Procédé de montage de circuit intégré pour monter un circuit intégré (1) sur un premier substrat, comprenant les étapes consistant à
connecter une extrémité d'un conducteur (8) prévu sur un second substrat à une électrode (3) dudit circuit intégré (1)
couper le conducteur (8) dudit substrat de sorte qu'un morceau dudit conducteur (8) puisse être laissé sur ladite électrode (3) ; et
connecter le morceau laissé sur l'électrode (3) dudit circuit intégré (1) à une borne sur ledit premier substrat.
8. Procédé de montage de circuit intégré selon la revendication 7, comprenant, de plus, l'étape consistant à
diminuer l'épaisseur d'une partie dudit conducteur (8) contiguë à l'électrode (3) dudit circuit intégré (1) en comparaison d'une partie dudit conducteur (8) non-contiguë à l'électrode (3).
9. Procédé de montage de circuit intégré selon la revendication 8, dans lequel le conducteur (8) est coupé pendant ladite étape de découpage au niveau d'une partie qui a été diminuée par ladite étape de diminution.
10. Procédé de montage de circuit intégré selon la revendication 7, comprenant, de plus, l'étape consistant à diminuer par gravure l'épaisseur de la partie dudit conducteur (8) contiguë à l'électrode (3) dudit circuit intégré (1) en comparaison d'une partie dudit conducteur (8) non-contiguë à l'électrode (3).
11. Procédé de montage de circuit intégré selon la revendication 7, dans lequel ladite étape consistant à couper, coupe la partie dudit conducteur (8) contiguë à l'électrode (3) dudit circuit intégré (1).
12. Procédé de montage de circuit intégré pour monter un circuit intégré (1) sur un substrat de montage (2), comprenant les étapes consistant à
connecter une extrémité d'un conducteur (8) prévu sur un substrat (2) à une électrode (3) dudit circuit intégré (1) ;
inspecter ledit circuit intégré (1) en utilisant le conducteur (8) sur ledit substrat (2)
couper le conducteur (8) sur ledit substrat (2) de sorte qu'un morceau dudit conducteur (8) puisse être laissé sur ladite électrode (3) ; et
connecter le morceau laissé sur ladite électrode (3) dudit circuit intégré (1) à une borne dudit substrat de montage (2).
13. Procédé de montage de circuit intégré selon la revendication 12, comprenant, de plus, l'étape consistant à
diminuer l'épaisseur de la partie dudit conducteur (8) contiguë à l'électrode (3) dudit circuit intégré (1) en comparaison d'une partie dudit conducteur (8) non-contiguë à l'électrode (3).
14. Procédé de montage de circuit intégré selon la revendication 13, dans lequel le conducteur (8) est coupé, pendant ladite étape de découpage, au niveau d'une partie qui a été diminuée par ladite étape de diminution.
15. Procédé de montage de circuit intégré selon la revendication 12, comprenant, de plus, l'étape consistant à diminuer par gravure l'épaisseur de la partie dudit conducteur (8) contiguë à l'électrode (3) dudit circuit intégré (1) en comparaison d'une partie dudit conducteur (8) non-contiguë à l'électrode (3).
16. Procédé de montage de circuit intégré selon la revendication 12, dans lequel ladite étape de découpage coupe la partie dudit conducteur (8) contiguë à l'électrode (3) dudit circuit intégré (1).
FR9813669A 1997-10-31 1998-10-30 Structure de montage de circuit integre et procede de montage de celui-ci Expired - Fee Related FR2770686B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9300322A JP3061017B2 (ja) 1997-10-31 1997-10-31 集積回路装置の実装構造およびその実装方法

Publications (2)

Publication Number Publication Date
FR2770686A1 true FR2770686A1 (fr) 1999-05-07
FR2770686B1 FR2770686B1 (fr) 2003-08-01

Family

ID=17883390

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9813669A Expired - Fee Related FR2770686B1 (fr) 1997-10-31 1998-10-30 Structure de montage de circuit integre et procede de montage de celui-ci

Country Status (3)

Country Link
US (2) US20020038722A1 (fr)
JP (1) JP3061017B2 (fr)
FR (1) FR2770686B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347329A (ja) * 1992-06-12 1993-12-27 Seiko Epson Corp 半導体装置
DE4333956A1 (de) * 1992-10-07 1994-04-21 Ericsson Telefon Ab L M Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
JPH06216191A (ja) * 1993-01-20 1994-08-05 Toshiba Corp フリップチップボンディング方法
JPH06244251A (ja) * 1993-02-17 1994-09-02 Toshiba Corp 半導体装置の製造方法と、その製造方法に用いられる半導体チップおよびチップ搬送体
US5612514A (en) * 1993-09-30 1997-03-18 Atmel Corporation Tab test device for area array interconnected chips

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4312926A (en) * 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
TW325576B (en) * 1996-12-12 1998-01-21 Winbond Electronics Corp The manufacturing methods for die seal
TW511122B (en) * 1999-12-10 2002-11-21 Ebara Corp Method for mounting semiconductor device and structure thereof
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347329A (ja) * 1992-06-12 1993-12-27 Seiko Epson Corp 半導体装置
DE4333956A1 (de) * 1992-10-07 1994-04-21 Ericsson Telefon Ab L M Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
JPH06216191A (ja) * 1993-01-20 1994-08-05 Toshiba Corp フリップチップボンディング方法
JPH06244251A (ja) * 1993-02-17 1994-09-02 Toshiba Corp 半導体装置の製造方法と、その製造方法に用いられる半導体チップおよびチップ搬送体
US5612514A (en) * 1993-09-30 1997-03-18 Atmel Corporation Tab test device for area array interconnected chips

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 018, no. 188 (E - 1532) 31 March 1994 (1994-03-31) *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 573 (E - 1624) 2 November 1994 (1994-11-02) *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 626 (E - 1636) 29 November 1994 (1994-11-29) *

Also Published As

Publication number Publication date
US20020081829A1 (en) 2002-06-27
JPH11135550A (ja) 1999-05-21
JP3061017B2 (ja) 2000-07-10
FR2770686B1 (fr) 2003-08-01
US20020038722A1 (en) 2002-04-04

Similar Documents

Publication Publication Date Title
FR2704692A1 (fr) Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication.
EP0239494A1 (fr) Boîtier de circuit intégré
EP0297991B1 (fr) Procédé de fabrication d'une carte à microcircuits électroniques
FR2967845A1 (fr) Architecture de modules electroniques de puissance interconnectes pour une machine electrique tournante et machine electrique tournante comprenant une telle architecture
FR2617335A1 (fr) Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre
FR2703827A1 (fr) Réseau de microplaquettes reconnues bonnes et procédé de fabrication de ce réseau.
FR2649578A1 (fr) Dispositif de dissipation thermique pour composant de type cms monte sur plaque de circuit imprime
FR2931586A1 (fr) Procede de fabrication et de test d'un circuit electronique integre
FR2752334A1 (fr) Dispositif a semiconducteurs muni d'un cadre de montage et son procede de fabrication
EP0751556B1 (fr) Procédé de réalisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de réception
FR2967846A1 (fr) Procede d'interconnexion de modules electroniques de puissance d'une machine electrique tournante et assemblage de modules de puissance interconnectes obtenu par ce procede
EP0883177A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique.
EP1393371B1 (fr) Module electronique et son procede d'assemblage
EP0299894A1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
FR2769100A1 (fr) Boitier pour dispositif photosemi-conducteur
FR2770686A1 (fr) Structure de montage de circuit integre et procede de montage de celui-ci
EP0323295B1 (fr) Procédé pour fixer sur un support un composant électronique et ses contacts
EP1192592B1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
FR2629272A1 (fr) Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
EP0083265A1 (fr) Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support
EP1114456B1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
FR2748856A1 (fr) Dispositif diode a semiconducteur a montage en surface
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
FR2768896A1 (fr) Intercalaire pour boitier micro-electronique et procede de fabrication d'un tel intercalaire
EP0619616B1 (fr) Dispositif à effet peltier, notamment pour la détection d'un risque de condensation sur une surface se trouvant au contact d'un volume d'air humide

Legal Events

Date Code Title Description
ST Notification of lapse