FR2617335A1 - Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre - Google Patents

Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre Download PDF

Info

Publication number
FR2617335A1
FR2617335A1 FR8806997A FR8806997A FR2617335A1 FR 2617335 A1 FR2617335 A1 FR 2617335A1 FR 8806997 A FR8806997 A FR 8806997A FR 8806997 A FR8806997 A FR 8806997A FR 2617335 A1 FR2617335 A1 FR 2617335A1
Authority
FR
France
Prior art keywords
integrated circuit
circuit pattern
protrusions
substrate
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8806997A
Other languages
English (en)
Other versions
FR2617335B1 (fr
Inventor
Shigenari Takami
Tatsuhiko Irie
Jiro Hashizume
Yoshimasa Himura
Mits
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12919587A external-priority patent/JPS63293867A/ja
Priority claimed from JP25600787A external-priority patent/JPH0198248A/ja
Priority claimed from JP62271137A external-priority patent/JPH01112743A/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of FR2617335A1 publication Critical patent/FR2617335A1/fr
Application granted granted Critical
Publication of FR2617335B1 publication Critical patent/FR2617335B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Ce dispositif à semiconducteurs comporte un motif de circuit 14, sur un film conducteur fin formé sur un substrat 11 en céramique au moyen d'une gravure, et une pastille 15, de circuit intégré connectée au motif de circuit gravé par l'intermédiaire d'une liaison par couplage dans laquelle les plots respectifs 17 des parties de conduction du motif de circuit et de la pastille de circuit intégré viennent directement en contact les uns avec les autres. Par conséquent, le motif de circuit peut être conçu de façon à être dense, et contribuer à une plus grande intégration de la pastille de circuit intégré.

Description

Cette invention concerne des dispositifs semiconducteurs, et, plus
particulièrement, un dispositif qui comporte un circuit conducteur disposé sur une surface -d'un substrat en céramique, une pluralité de broches de raccordement dressées sur le substrat et formant des bornes d'entrée et de sortie connectées au circuit conducteur, et une pastille de circuit intégré montée sur le substrat et
connectée au circuit conducteur.
Le dispositif à semiconducteurs selon la présente invention peut être utilisé efficacement, par exemple, comme
dispositif de montage pour semiconducteurs ou équivalent.
L'un des dispositifs à semiconducteurs du type auquel on se réfère a été décrit dans le brevet américain n 3 730 969, de Robert L. Buttle et al, dans lequel le substrat en céramique est formé de trois couches comportant une carte de motif de circuit, une pluralité de broches sont montées sur le substrat et connectées à un motif de circuit
sur la carte, et une partie de montage pour une partie élec-
tronique telle qu'une pastille de circuit intégré est définie au centre du motif de circuit de telle sorte qu'un dispositif de montage susceptible d'accueillir la partie électronique
puisse être fourni.
Bien que Buttle et al ne se réfèrent pas concrè-
tement à la connexion de la partie électronique au motif de circuit, il est d'usage général d'employer un procédé de liaison par fils pour celleci, dans lequel les parties de conduction respectives du motif de circuit et les bornes de la partie électronique sont connectées par des liaisons par fils. D'autre part, il existe une tendance selon laquelle le nombre de plots, autrement dit d'électrodes, de la partie électronique, est augmenté, et le nombre de connexions à
liaison par fil est par conséquent augmenté, et, par conse-
quent, cela soulève un problème du fait que le travail de connexion est rendu compliqué, accroissant les coûts et le
temps de main d'oeuvre nécessaires.
Pour éliminer le problème ci-dessus, on a suggéré d'employer, à la place de la liaison par fil; un procédé de liaison par couplage pour connecter le motif de circuit au
dispositif à semiconducteurs par l'intermédiaire de protubé-
rances, c'est-à-dire d'électrodes saillantes comme décrites par exemple dans le brevet américain n 4 193 082 de William E. Dougherty, ou dans la publication d'inspection publique de
la demande de brevet japonais n 62-124748 des présents in-
venteurs. Selon ce procédé, la connexion entre les parties de conduction du motif de circuit et les bornes de la pastille
de circuit intégré n'est accomplie qu'en les mettant en con-
tact les unes avec les autres par l'intermédiaire des protu-
bérances, ou, en d'autres termes, tout nombre accru des élec-
trodes de la pastille de circuit intégré peut toujours être soumis à une connexion groupée ou simultanée de la totalité de celles-ci, ce qui fait que le travail de connexion sera simplifié et que le temps nécessaire pour celui-ci pourra
être réduit dans une grande mesure.
Toutefois, dans ce procédé de liaison par couplage.
connu, le fait que les parties de conduction du motif de
circuit soient formées par l'application d'une pâte conduc-
trice sur le substrat produit un bombement accru vers le bas ou une expansion de la base, de façon spécifique là o sont disposées les protubérances, ce qui rend les bords latéraux de la pâte appliquée non verticaux par rapport à la surface
du substrat, et il se présente une tendance dans laquelle.
plus la protubérance est haute, plus la surface de base de la
- pâte appliquée est grande, et les parties de conduction occu-
pent par conséquent une surface plus grande que celle qui est nécessaire dans la pratique. Par conséquent, il y a toujours
un problème du fait qu'une intégration importante de la pas-
tille de circuit intégré ne peut pas être obtenue à cause du
fait que la densité du circuit ne peut pas être rendue suffi-
samment grande pour accroître le nombre des protubérances, ni
pour accroître le nombre correspondant des plots de la pas-
tille de circuit intégré. Bien qu'il soit possible de former les protubérances- sur les plots respectifs de la pastille
de circuit intégré, d'autre part, cela ne permet pas d'em-
ployer couramment des pastilles de circuit intégré largement répandues obtenues par des lignes de production communément employées, ce qui fait qu'il sera nécessaire de procurer une autre ligne pour produire la pastille de circuit int6gré, et
que le-travail nécessaire va devenir compliqué.
Un premier objet de la présente invention est par conséquent de procurer un dispositif à semiconducteurs capable d'employer le procédé de liaison par couplage qui permet de simplifier le travail de connexion et de réduire de
façon remarquable le temps de travail nécessaire pour celui-
ci, en utilisant des pastilles de circuit intégré largement répandues, et en restreignant les coûts de fabrication nécessaires. Selon la présente invention, l'objet peut être atteint par un dispositif à semiconducteurs comportant un substrat en céramique, un motif de circuit disposé sur une surface du substrat et comportant une pluralité de parties de conduction, une pluralité de broches de connexion connectées aux parties de conduction afin de former leurs bornes d'entr6e et de sortie dressées sur le substrat, et une
pastille de circuit intégré montée sur le substrat et connec-
tée par l'intermédiaire d'une pluralité de protubérances aux parties de conduction, dans lequel le motif de circuit sur le substrat en céramique est formé par la gravure d'un film
conducteur fin sur celui-ci.
Avec le dispositif à semiconducteurs ci-dessus selon la présente invention, le motif de circuit est formé au moyen de la gravure d'un film conducteur fin, ce qui fait que, même lorsque les protubérances sont disposées sur le motif de circuit, on peut éviter que les bords latéraux des parties de conduction du motif s'agrandissent au niveau de la base, de façon à ce qu'ils soient substantiellement verticaux par rapport à la surface du substrat, et un motif de circuit dense peut être formé même si des protubérances sont
disposées pour celui-ci.
D'autres objets et avantages vont apparaître
clairement dans la description qui suit de l'invention,
détaillée en se référant aux réalisations préférées montrées dans les dessins joints, dans lesquels:
la Figure 1 est une vue en perspective du dispo-
sitif à semiconducteurs dans une réalisation selon la présente invention, avec une pastille de circuit intégré de celui-ci montré dans l'état désassemblé, et avec une partie indiquée par 1A montrée en agrandissement partiel;
la Figure 2 est une vue en perspective du disposi-
tif de la Fig. 1, la pastille de circuit intégré étant montrée dans l'état assemblé; la Figure 3 est une vue en coupe schématique du dispositif de la Fig. 1 dans un état dans lequel un élément de scellement est de plus disposé; les Figures 4(a) et 4(b) sont des vues explicatives pour les protubérances dans le dispositif de la Fig. 1, et pour les protubérances faites par une application de pâte conductrice, respectivement; la Figure 5 est une vue de dessus fragmentaire du dispositif à semiconducteurs dans une autre réalisation de la présente invention; la Figure 6 est une vue en coupe fragmentaire du dispositif de la Fig. 5; la Figure 7 est une vue en coupe du dispositif à semiconducteurs dans une autre réalisation différente de l'invention; la Figure 8 est une vue explicative pour une façon selon laquelle le dispositif de la Fig. 7 est préparé; les Figures 9 à 11 sont des vues explicatives des étapes respectives selon lesquelles le dispositif de la Fig. 7 est préparé; et la Figure 12 est une vue explicative d'une autre
étape de préparation pour le dispositif de la Fig. 7.
Bien que la présente invention soit à présent décrite en se référant aux réalisations respectives montrées
dans les dessins joints, on appréciera le fait que l'inten-
tion n'est pas de limiter l'invention uniquement aux réali-
sations montrées, mais plutôt d'inclure toutes les altéra-
tions, les modifications et les dispositions équivalentes
possibles dans le cadre de la présente invention.
Si l'on se réfère aux Fig. 1 à 3, on trouve repré-
sentée une réalisation du dispositif à semiconducteurs selon la présente invention. Ce dispositif à semiconducteurs 10 comporte un substrat en céramique 11 sur une surface 12 duquel un motif de circuit 14 comportant une pluralité de parties de conduction 13 est formé en un motif prédéterminé au moyen d'une gravure réalisée sur un film conducteur fin adhérant à la surface. Le motif de circuit 14 est formé de façon à définir dans sa surface centrale un espace de montage 16 pour une pastille de circuit intégré 15, et les parties de conduction 13 sont formées de façon à être munies à leurs extrémités disposées sur les côtés respectifs de l'espace de montage 16 de protubérances 18, c'est-à-dire d'électrodes saillantes (comme montré en agrandissement dans un cercle 1A en Fig. 1) en alignement avec une pluralité de plots 17 formés le long des côtés respectifs de la pastille de circuit intégré 15 sur une surface avec laquelle l'élément doit être montré sur la surface 12 du substrat 11. Sur la surface autre que la surface 12, une pluralité de broches de connexion 19 sont dressées et connectées respectivement par la traversée du substrat 11 à chacune des extrémités, autres que les extrémités possédant les protubérances 18, des parties de conduction 13 de façon à former leurs bornes d'entrée et de sortie, et un réseau de grille et de broches sur c6ramique (également appelé "PGA") 20 peut donc être constitué, bien que le dispositif 10 ne soit pas toujours limité au type à
réseau de grille et de broches.
Lorsque l'on dispose sur le substrat en céramique 11 le film conducteur fin de façon à former le motif de circuit 14, il peut être possible d'employer toute mesure généralement employée pour former le film fin sur l'élément non conducteur, comme un dép6t sans courant', une évaporation sous vide ou un procédé de métallisation, tandis qu'un dépôt électrolytique peut être combiné avec n'importe lequel de ces procédés, mais tout procédé approprié autre que ceux indiqués ci-dessus peut également être employé. Pour le conducteur à utiliser pour le film fin, on peut utiliser, de
façon optimale, de l'or ou du cuivre, mais tout autre maté-
riau qui peut être utilisé de façon efficace dans les procédés de formation du film précédents peut être employé de la même façon. Pour le procédé de gravure devant former le
motif de circuit 14, il est préférable d'employer une photo-
lithographie qui autorise la réalisation d'un motif dense,
mais toute autre mesure appropriée peut être utilisée.
Les protubérances 18 disposées à une extrémité des
parties de conduction respectives 13 sont formées de préfé-
rence par un matériau hautement conducteur tel que l'or, ou équivalent. Lorsque l'on dispose les protubérances 18, de
préférence, une r6sine de revêtement ayant des trous corres-
pondant aux protubérances 18 à former à une extrémité des
parties de conduction respectives 13 est tout d'abord dispo-
s6e, après quoi les protubérances 18 sont formées à travers la résine au moyen d'une électrodéposition avec un courant
traversant les parties de conduction 13; mais qui n'est pas-
limité uniquement à celles-ci. De plus, il est préférable que des trous de passage soient disposés à l'autre extrémité des parties de conduction 13 de telle façon que les extrémités de connexion des broches de connexion 19 soient brasées aux trous de passage pour la connexion avec les parties de
conduction 13.
Dans le dispositif à semiconducteurs 10 ci-dessus, le motif de circuit 14 est obtenu par le procédé de gravure consistant à former le film conducteur fin en un métal tel que le cuivre, ou équivalent, de telle sorte que, comme montré de façon spécifique en Fig. 4(a), les parties de conduction 13 puissent maintenir leurs bords latéraux de façon à ce qu'ils soient substantiellement verticaux par rapport à la surface du substrat afin de ne pas s'étendre davantage vers le bas même lorsque les protubérances 18 sont disposées, et l'écartement minimal P nécessaire pour espacer efficacement les parties de conduction 13 l'une de l'autre peut être réduit de façon remarquable par rapport à un cas dans lequel, comme montré en Fig. 4(b), les parties de conduction 13', ainsi que les protubérances 18', sont
formées, par exemple, par l'application de la pâte conduc-
trice et s'étendent davantage vers le bas, obligeant à agrandir l'écartement minimal P' requis entre les parties de conduction 13'. Par conséquent, on appréciera le fait que la formation par gravure des parties de conduction 13 et du motif de circuit 14 réalise un motif de circuit extrêmement dense dans lequel les intervalles entre les parties de conduction 13 respectives comportant les protubérances 18 sont petites sur tout le motif, les extrémités comportant les protubérances 18 peuvent être dispos6es de façon dense le long du contour de l'espace de montage 16 pour la pastille de circuit int6gré 15, le nombre de plots 17 sur la pastille de circuit intégré 15 peut être accru, et la pastille de circuit intégré 15 elle-même peut être faite de façon à avoir une
intégration plus grande.
Comme la surface du motif de circuit 14 formé par le procédé de gravure maintient une hauteur uniforme sans fluctuation sur la surface 12 du substrat en céramique 11, de telle sorte que les protubérances 18 sur le motif 13 puissent venir uniformément en contact avec les plots 17 sur la pastille de circuit intégré 15, une connexion groupée et
simultanée hautement efficace peut être réalisée entre ceux-
ci. En particulier, lorsque le film conducteur fin doit être formé sur le substrat en céramique 11 au moyen du procédé de déposition ou de métallisation, la rugosité de la surface du
film risque de devenir suffisamment importante pour nécessi-
ter un lissage lors de la disposition des protubérances 18.
Dans ce cas, la surface du film fin est polie de façon à être lissée après que le film ait été formé sur le substrat en céramique 11. Pour polir la surface du film fin, le film fin
formé initialement doit être fait avec une épaisseur supé-
rieure à l'épaisseur finalement désirée de façon à avoir, par exemple, une épaisseur comprise entre 15 et 20 ym, et, ensuite, la surface du film conducteur fin est finie avec un poli spéculaire au moyen, par exemple, d'un polissage au disque à oscillations. Dans ce but, un disque de polissage produit par la firme japonaise SUMITOMO 3M peut être utilisé
de façon appropriée, et, lorsque la surface du film conduc-
teur fin a été polie de façon à avoir une épaisseur approxi-
mative prédéterminée de 10 ym et que la rugosité de la surface a été mesurée, la surface pourrait être polie jusqu'à un point compris entre Rmax = 2,3 ym et Rmax = 1,9 ym, et les protubérances 18 ayant une surface plane qui peut rentrer intimement en contact avec les plots 17 sur la pastille de
circuit intégré 15 pourraient être formes.
De plus, le dispositif à semiconducteurs 10 selon la présente invention peut être formé dans un dispositif de
montage d'un type tel que montré en Fig. 3, auquel cas un-
élément de scellement 21 est disposé sur le motif de circuit 14 du substrat en céramique 11, de façon à recouvrir la pastille de circuit intégré 15. Pour l'élément de scellement 21, on peut utiliser un élément de recouvrement qui est formé par un métal, une résine synthétique ou une céramique, ou on peut même disposer une résine de scellement pour recouvrir l'élément 15. Il est bien sûr possible d'employer ces deux éléments de recouvrement et de scellement tels que ci-dessus
en combinaison..
Selon une autre caractéristique de la présente invention, on procure des moyens pour positionner avec précision la pastille de circuit intégré par rapport au motif de circuit sur le substrat en céramique. Si l'on se réfère aux Fig. 5 et 6, qui montrent une autre réalisation, les éléments constitutifs substantiellement identiques à ceux de la réalisation des Fig. 1 et 2 sont désignés par les mêmes
num6ros de référence que dans cette réalisation, mais -
augmentés de 20. Dans la présente réalisation des Fig. 5 et 6, dans les parties de conduction 33 formées de façon à définir l'espace de montage pour la pastille de circuit intégré 35, certaines parties de conduction 33a qui sont disposées au voisinage d'une ligne diagonale de l'espace de montage sont munies respectivement d'une partie de conduction dérivée 33b qui s'étend jusqu'à une position au-delà de
l'extension imaginaire de la ligne diagonale, et une protu-
b6rance de positionnement 41 est dressée en un point exac-
tement sur l'extension imaginaire sur la partie de dérivation 33b. Dans ce cas, les protubérances de positionnement 41 sont dimensionnées de façon à être positionnées au voisinage des angles diagonaux correspondants de l'élément 35 lorsque
celui-ci est monté sur l'espace pour celui-ci.
En g6néral, lorsque l'on forme un circuit imprimé sur un substrat, il se produit normalement une erreur de
positionnement de l'ordre de 5 à 10 ym lorsque l'on posi-
tionne un masque sur le substrat. Lorsque la pastille de circuit intégré 35 est soumise à un positionnement par rapport aux parties de conduction 33, il existe un risque pour qu'une erreur de positionnement entre l'élément 35 et les parties de conduction 33 soit accrue à cause d'une action de synergie entre les erreurs de positionnement des parties de conduction 33 et des plots 37 sur la pastille de circuit intégré 35. Toutefois, lorsque l'on monte l'élément 35, l'élément devrait être monté en contrôlant la distance entre les deux protubérances de positionnement 41 et les angles diagonaux correspondants de l'élément 35, grâce à quoi le
positionnement peut être effectué en utilisant les protubé-
rances de positionnement disposées de façon extrêmement précise 41, formées simultanément avec les protubérances de contact 38, comme moyen de référence, la précision du positionnement de l'élément 35 peut être augment6e de façon remarquable, et la connexion entre les parties de conduction 33 et la pastille de circuit intégré 35 peut également être
rendue extrêmement fiable.
Dans la réalisation des Fig. 5 et 6, les autres dispositions et le fonctionnement sont les mêmes que' ceux. de
la réalisation des Fig. 1 et 2.
Selon une autre caractéristique différente de la présente invention, on prend une mesure pour empêcher le
motif de circuit d'être soumis à toute détérioration suscep-
tible de se produire lors de l'utilisation effective du dispositif à semiconducteurs. On se réfère à la Fig. 7, qui montre une autre réalisation dans laquelle les éléments constitutifs identiques à ceux de la réalisation des Fig. 1 et 2 sont désignés par les mêmes numéros de référence que dans les Fig. 1 et 2, mais augmentés de 40. Dans la présente réalisation, en particulier, le substrat en céramique 51 portant le motif de circuit 54 est partiellement retiré dans les parties de bord latérales de façon à former des gradins 62. Lorsque l'on effectue une production en masse du réseau de grille et de broches, par exemple, de façon plus spécifique, un grand nombre de motifs de circuits 54 sont formés, de préférence au motif de circuit 14 tel que montré
dans les Fig. 1 et 2, sur un matériau de substrat en céra-
mique plus grand, comme montré en Fig. 8 (encore qu'il ne soit montré dans celle-ci qu'une partie de nombreux motifs), et le matériau de substrat est découpé le long de lignes de
coupe CT en morceaux respectifs des motifs de circuit 54.
Dans ce cas, les parties d'extrémités les plus éloignées 53a des parties de conduction 53 dans les motifs respectifs 54 doivent être laissées le long des côtés des bords coupés, ce qui fait qu'il existe un risque pour que de l'électricité statique soit appliquée au motif de circuit 54 lorsque le dispositif à semiconducteurs 50 est assemblé dans tout appareil électronique, ou équivalent, en étant tenu à la main, l'électricité statique appliqué risquant de provoquer aisément la détérioration de la pastille de circuit intégré montée sur le motif de circuit 54, et toute détérioration sur les parties d'extrémité les plus éloignées 53a du motif 54 peut amener la production d'une corrosion dans le motif 54. Par conséquent, le retrait partiel dans les parties de bord latérales du substrat en céramique 51 va retirer les parties d'extrémité les plus éloignées 53a présentes au voisinage des côtés des bords coupés, ce qui fait que le motif de circuit 54 ne risquera pas d'être affecté même lorsque le dispositif 50 sera tenu manuellement par les gradins 62, o aucune partie de conduction n'est présente
(voir également la Fig. 9).
Lorsque l'on retire les parties de bord latérales du substrat en céramique 51, une lame rotative plus épaisse 66 est initialement employée comme montré en Fig. 10 afin de former une cavité 51a dans une zone de retrait CT1 le long des lignes de coupe CT dans le matériau de substrat plus grand tel qu'en Fig. 8, ce qui retire les parties d'extrémité les plus éloignées 53a des deux côtés de la ligne CT des deux substrats en céramiques adjacents 51. Ensuite, une lame rota- tive plus fine 67 ayant un diamètre suffisamment plus grand est employée pour retirer une zone de retrait centrale CT2 dans la cavité 51a, afin de couper le matériau de substrat en
substrats respectifs 51, grâce à quoi les substrats en céra-
mique 51, les parties d'extrémité les plus éloignées 53a en étant retirées, sont obtenus. Lorsqu'une lame telle que 68, d'un type ayant des bords de coupe doubles, comportant un bord de coupe plus épais, de diamètre plus petit, et un bord de coupe central plus fin, de diamètre plus grand, comme montré en Fig. 12, est employée pour couper et retirer une zone de retrait double CT20, la formation du gradin 62 par le retrait des parties d'extrémités les plus éloignées 53a des parties de conduction 53 ainsi que le découpage du matériau de substrat en substrats de céramique respectifs 51 peuvent
être réalisés simultanément en une étape.
Dans la réalisation de la Fig. 7, également, il est possible d'obtenir le dispositif du type à dispositif de
montage, auquel cas un élément de cadre 63 entourant la tota-
lité du motif de circuit 54 est monté sur le substrat en céramique 51, adhérant grâce à un agent adhésif au substrat 51, une couche 64 de l'agent adhésif est formée sur le gradin 62, et un élément de recouvrement 65 est fixé sur l'élément de cadre 63. Contrairement à la réalisation précédente de la Fig. 3, dans laquelle seule la pastille de circuit intégré est enfermée, la totalité du motif de circuit 54 peut donc être emballée, puisque la couche adhésive 64 couvre les bords extrêmes coupes des parties de conduction 53, ce qui fait que l'on peut efficacement empêcher toute détérioration de la pastille de circuit intégré 55, ainsi que toute corrosion des
parties de conduction 53, de se produire.
Dans la réalisation de la Fig. 7, les autres dispositions et le fonctionnement sont les mêmes que dans la
réalisation des Fig. 1 et 2.

Claims (7)

REVENDICATIONS
1. Dispositif à semiconducteurs (10;30;50) comportant un substrat (11;41; 51) en céramique, un motif (14;54) de circuit disposé sur une surface dudit substrat et comportant une pluralité de parties de conduction (13; 33;53), une pluralité de broches de connexion (19;59) connectées auxdites parties de conduction de façon à former des bornes d'entrée et de sortie de celles-ci et dressées sur ledit substrat, et une pastille (15;35;55) de circuit intégré montée sur le substrat, amenée en contact par l'intermédiaire d'une pluralité de protubérances (18;38;58) avec lesdites parties de conduction, caractérisé en ce que
ledit motif de circuit sur le substrat en céramique est-
formé en gravant sur celui-ci un film conducteur fin.
2. Dispositif selon la revendication 1, caractérisé en ce que lesdites protubérances (18;38;58) sont formées sur lesdites parties de conduction (13;33;53) dudit motif de circuit, et ladite pastille (15;35;55) de circuit intégré est munie de plots (17;37), lesdites protubérances et lesdits plots étant directement mis en contact les uns avec les autres lors dudit montage de ladite pastille de circuit intégré.
3. Dispositif selon la revendication 2, caractérisé en ce que lesdites protubérances sont disposées sur ledit film conducteur fin gravé, dont la surface est polie de façon plane.
4. Dispositif selon la revendication 2, caractérisé en ce que ledit motif de circuit est muni, en une partie de celui-ci, d'une protubérance de positionnement pour ladite
pastille de circuit intégré.
5. Dispositif selon la revendication 4, caractérisé en ce que ledit motif de circuit est formé de façon à définir un espace de montage pour ladite pastille de circuit intégré; et ladite protubérance de positionnement est disposée par paire en des positions symétriques de part et d'autre dudit espace de montage et à l'extérieur de la pastille de circuit intégré.
6. Dispositif selon la revendication 4, caractérisé en ce que ladite protubérance de positionnement est disposée sur ledit motif de circuit simultanément auxdites protub6rances
de contact.
7. Dispositif selon la revendication 1; caractérisé en ce que ledit substrat en céramique comporte un gradin formé le long des bords latéraux, les parties d'extrémité les plus extérieures desdites parties de conduction étant retirées sur
ledit gradin.
FR8806997A 1987-05-26 1988-05-26 Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre Expired - Fee Related FR2617335B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12919587A JPS63293867A (ja) 1987-05-26 1987-05-26 半導体装置
JP25600787A JPH0198248A (ja) 1987-10-09 1987-10-09 回路基板の製法
JP62271137A JPH01112743A (ja) 1987-10-27 1987-10-27 Ｉｃ実装用回路基板

Publications (2)

Publication Number Publication Date
FR2617335A1 true FR2617335A1 (fr) 1988-12-30
FR2617335B1 FR2617335B1 (fr) 1996-05-31

Family

ID=27315899

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8806997A Expired - Fee Related FR2617335B1 (fr) 1987-05-26 1988-05-26 Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre

Country Status (3)

Country Link
US (1) US5126818A (fr)
DE (1) DE3817600C2 (fr)
FR (1) FR2617335B1 (fr)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079073B2 (ja) * 1990-03-30 1995-02-01 大和化工株式会社 膜形成方法
FR2666446B1 (fr) * 1990-08-31 1996-09-20 Matra Defense Procede de montage de microcomposant electronique sur un support et produit intermediaire de mise en óoeuvre du procede.
US5266520A (en) * 1991-02-11 1993-11-30 International Business Machines Corporation Electronic packaging with varying height connectors
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
JP2988603B2 (ja) * 1992-08-20 1999-12-13 株式会社豊田自動織機製作所 半導体パッケージ
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5889333A (en) * 1994-08-09 1999-03-30 Fujitsu Limited Semiconductor device and method for manufacturing such
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
JP2803717B2 (ja) * 1996-03-21 1998-09-24 日本電気株式会社 チップ状遮断部品及びその回路修復装置
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
DE19719983C2 (de) * 1996-05-17 2003-05-15 Nat Semiconductor Corp Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
DE19906209C2 (de) * 1999-02-15 2003-03-20 Possehl Electronic Gmbh Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel
US6448106B1 (en) * 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
IT1320025B1 (it) * 2000-04-10 2003-11-12 Viasystems S R L Supporto del tipo a circuito stampato per circuiti elettroniciintegrati, procedimento per la sua fabbricazione, e componente
FR2835690A1 (fr) * 2002-02-07 2003-08-08 Possehl Electronic France Sa Procede de realisation industrielle d'elements de dissipation thermique pour support de semi-conducteurs a partir d'une bande de metal
WO2004079641A1 (fr) * 2003-03-07 2004-09-16 Secure Card International, Inc. Procede de stockage de donnees de capacite, differents systemes mettant ce procede en oeuvre, et differents articles
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
DE102011018295B4 (de) 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004289A2 (fr) * 1978-03-27 1979-10-03 International Business Machines Corporation Procédé pour lier un premier dispositif à circuit intégré ayant une pluralité de points de connexion à un second dispositif à circuit intégré
JPS60100453A (ja) * 1983-11-05 1985-06-04 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPS61287238A (ja) * 1985-06-14 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE252272C (fr) *
US3328650A (en) * 1965-01-14 1967-06-27 Int Rectifier Corp Compression bonded semiconductor device
US3589000A (en) * 1969-01-13 1971-06-29 Du Pont Method for attaching integrated circuit chips to thick film circuitry
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US3730969A (en) * 1972-03-06 1973-05-01 Rca Corp Electronic device package
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4081901A (en) * 1974-12-23 1978-04-04 International Business Machines Corporation Method of making a ternary barrier structure for conductive electrodes
JPS5642148B2 (fr) * 1975-01-24 1981-10-02
DE2737345C2 (de) * 1976-08-20 1991-07-25 Canon K.K., Tokio/Tokyo Halbleiterlaser-Vorrichtung mit einem Peltier-Element
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler
US4193082A (en) * 1978-06-23 1980-03-11 International Business Machines Corporation Multi-layer dielectric structure
US4252927A (en) * 1978-08-19 1981-02-24 Bp Chemicals Limited Process for polymerizing 1-olefins with a chromium-containing catalyst and a modifier comprising a trihydrocarbyl aluminum and an α-ω
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
JPS58148434A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 電気部品実装基板の製造方法
US4396457A (en) * 1982-03-17 1983-08-02 E. I. Du Pont De Nemours And Company Method of making bumped-beam tape
JPS59125641A (ja) * 1983-01-05 1984-07-20 Nec Corp リ−ドレスチツプキヤリア
JPS59154035A (ja) * 1983-02-22 1984-09-03 Nippon Denso Co Ltd フリツプチツプ集積回路のテスト方法
US4577398A (en) * 1984-09-07 1986-03-25 Trilogy Computer Development Partners, Ltd. Method for mounting a semiconductor chip
JPS61244035A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd バンプ電極の接続方法
JPS62124748A (ja) * 1985-11-25 1987-06-06 Matsushita Electric Works Ltd 半導体素子実装用パツケ−ジ
JPH0787220B2 (ja) * 1986-06-02 1995-09-20 日立電線株式会社 Ｐｇａ用基板の製造方法
US4803546A (en) * 1986-09-17 1989-02-07 Fujitsu Limited Heatsink package for flip-chip IC
JPS63126258A (ja) * 1986-11-17 1988-05-30 Hitachi Ltd 半導体装置
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004289A2 (fr) * 1978-03-27 1979-10-03 International Business Machines Corporation Procédé pour lier un premier dispositif à circuit intégré ayant une pluralité de points de connexion à un second dispositif à circuit intégré
JPS60100453A (ja) * 1983-11-05 1985-06-04 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPS61287238A (ja) * 1985-06-14 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
32nd ECC,May 10-12,1982,IEEE CH1781-4/82/0000- 0465,pages 465-470;J. P. CUMMINGS : "Technology Base for High Performance Packaging" *
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 23, no. 5, Octobre 1980, NEW YORK US pages 2156 - 2158; A. F. GALLOWAY ET AL.: 'Stand-Offs for Chip Alignment as well as Controlled Collapse in Chip Joining' *
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 25, no. 7A, Décembre 1982, NEW YORK US pages 3366 - 3367; K. H. BROWN ET AL.: 'Chip Mounting Using Mercury Tension Bands and Alignment Frames' *
IEEE TRANSACTIONS ON COMPONENTS,HYBRIDS,AND MANUFACTURING vol. CHMT7, no. 4, Décembre 1984, NEW YORK US pages 411 - 416; M. KOHARA ET AL.: 'Thermal Stress-Free Package for Flip-Chip Devices' *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 148 (E-506)(2595) 14 Mai 1987 & JP-A-61 287 238 ( MATSUSHITA ELECTRIC IND. CO. LTD. ) *
PATENT ABSTRACTS OF JAPAN vol. 9, no. 251 (E-348)(1974) 8 Octobre 1985 & JP-A-60 100 453 ( MITSUBISHI DENKI K.K. ) *

Also Published As

Publication number Publication date
DE3817600A1 (de) 1988-12-08
US5126818A (en) 1992-06-30
FR2617335B1 (fr) 1996-05-31
DE3817600C2 (de) 1994-06-23

Similar Documents

Publication Publication Date Title
FR2617335A1 (fr) Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre
EP0239494B1 (fr) Boîtier de circuit intégré
US7807508B2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
FR2633776A1 (fr) Dispositif transistor a effet de champ et procede destine a sa production
FR2731869A1 (fr) Carte de circuit et procede de fabrication de cette carte de circuit
EP1011133A1 (fr) Composant microélectronique CMS enrobé, notamment pour un dispositif médical implantable actif, et son procédé de fabrication
EP2429006A2 (fr) Procédé de réalisation d'éléments à puce munis de rainures d'insertion de fils
FR2857157A1 (fr) Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
EP0735582B1 (fr) Boítier de montage d'une puce de circuit intégré
EP0353114B1 (fr) Dispositif d'interconnexion entre un circuit intégré et un circuit électrique et procédé de fabrication du dispositif
EP1719173A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
EP0321327B1 (fr) Procédé de mise en place d'un composant électronique et de ses connexions électriques sur un support
EP0321326B1 (fr) Procédé de mise en place sur un support, d'un composant électronique, muni de ses contacts
EP1393371B1 (fr) Module electronique et son procede d'assemblage
EP0323295B1 (fr) Procédé pour fixer sur un support un composant électronique et ses contacts
BE1019752A3 (fr) Structure de plots de connexion pour composant electronique
FR2693031A1 (fr) Dispositif à semiconducteurs, substrat et cadre de montage pour ce dispositif.
CA2915856A1 (fr) Capteur differentiel de temperature
EP0078194A1 (fr) Procédé de fabrication d'un boîtier comportant au moins deux circuits intégrés
FR3123778A1 (fr) Procédé de fabrication d’un circuit imprimé intégrant un composant électronique et module de carte à puce obtenu par ledit procédé.
EP0901165A1 (fr) Boítier à microcircuit intégré et procédé de montage de microcircuit intégré
FR2704114A1 (fr) Structure de boîtier pour dispositif électronique du type à montage en surface et procédé de montage d'une telle structure sur une plaquette à câblage imprimée.
FR2857782A1 (fr) Film conducteur anisotrope a inserts conducteurs ameliores
FR2526226A1 (fr) Support de dispositifs a circuits integres
FR2579829A1 (fr) Procede de fabrication de dispositifs a ondes de surface

Legal Events

Date Code Title Description
ST Notification of lapse