JP2988603B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2988603B2
JP2988603B2 JP4221825A JP22182592A JP2988603B2 JP 2988603 B2 JP2988603 B2 JP 2988603B2 JP 4221825 A JP4221825 A JP 4221825A JP 22182592 A JP22182592 A JP 22182592A JP 2988603 B2 JP2988603 B2 JP 2988603B2
Authority
JP
Japan
Prior art keywords
hole
terminal
wiring
package
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4221825A
Other languages
English (en)
Other versions
JPH06216296A (ja
Inventor
幸保 宮崎
伸芳 杉谷
義秋 下城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Kyocera Corp
Toyota Motor Corp
Original Assignee
Kyocera Corp
Toyota Motor Corp
Toyoda Jidoshokki Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Toyota Motor Corp, Toyoda Jidoshokki Seisakusho KK filed Critical Kyocera Corp
Priority to JP4221825A priority Critical patent/JP2988603B2/ja
Priority to KR1019930015342A priority patent/KR970005720B1/ko
Priority to DE4327950A priority patent/DE4327950A1/de
Priority to TW082106730A priority patent/TW244400B/zh
Publication of JPH06216296A publication Critical patent/JPH06216296A/ja
Priority to US08/347,832 priority patent/US5442134A/en
Application granted granted Critical
Publication of JP2988603B2 publication Critical patent/JP2988603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体パッケージに係
り、詳しくは、ＤＩＰ（dual in line package）やＱＩ
Ｐ（quarrel in line package ）またはＰＧＡ（pin gr
id alley）等のフラットな半導体パッケージに対して片
面方向のみに端子が設けられている半導体パッケージに
おける端子の構造に関するものである。
【０００２】
【従来の技術】図６は、従来のフェイスアップ構造のＰ
ＧＡの一例を模式的に示す要部断面図である。
【０００３】セラミックパッケージ１の上面は凹設され
てキャビティ２を形成している。そのセラミックパッケ
ージ１の材質としては、アルミナ，ＰＺＴ（鉛，ジルコ
ニアおよびチタンを主成分としたもの），ムライト，窒
化アルミニウム等が用いられる。
【０００４】セラミックパッケージ１の下面（キャビテ
ィ２が設けられている面とは反対側の面）には、金属製
の複数のピン端子３が、Ａｇペーストやハンダ等による
ロウ材４によってロウ付けされている。
【０００５】また、キャビティ２の底面には、接合層５
を介して半導体素子６がペレットボンディングされてい
る。そして、各ピン端子３はセラミックパッケージ１内
に設けられているリード（図示略）と接続され、そのリ
ードのキャビティ２内に露出した末端部分（図示略）と
半導体素子６とが、それぞれボンディングワイヤ７によ
ってワイヤボンディングされている。
【０００６】加えて、セラミックパッケージ１の上面に
は、シール材８を介してキャップ９がキャビティ２に蓋
をするように接着されて、セラミックパッケージ１を封
止している。
【０００７】尚、接合層５およびシール材８の材質とし
ては、Ａｇペーストやハンダ等によるロウ材またはエポ
キシ樹脂等の接着剤が用いられる。
【０００８】
【発明が解決しようとする課題】ところで、上記のＰＧ
Ａと他の電子部品のリードや配線材とを接続する場合
は、プリント基板を介する必要がある。
【０００９】すなわち、先ず、プリント基板にＰＧＡの
ピン端子３を挿入して、プリント配線とピン端子３とを
ハンダ付けした後に、当該プリント配線と他の電子部品
のリードや配線材とをハンダ付けするわけである。
【００１０】これは、セラミックパッケージ１を小型化
するために各ピン端子３が近接して設けてあるため、そ
れぞれのピン端子３と他の電子部品のリードや配線材と
を直接ハンダ付けするのが困難なためである。
【００１１】そのため、ＰＧＡのピン端子３の数が多く
なると、各ピン端子３とハンダ付けされるプリント配線
の数も増加し、それに応じてプリント基板の面積も大き
くなってしまう。その結果、面積の大きなプリント基板
を納めるために平面的に広いスペースを必要とし、装置
全体として面積効率が悪くなるという問題があった。
【００１２】尚、実開昭６２−２３０８７号公報に示す
ような、プリント基板に挿入されるリードとは別個に端
子を設けたＩＣソケットを用いれば、ＰＧＡと他の電子
部品のリードや配線材とを接続する際に、プリント基板
を介する必要はなくなる。
【００１３】しかしながら、その場合でも、ＩＣソケッ
トの分だけ装置が大きくなる上に、部品点数が多くなる
という問題がある。本発明は上記問題点を解決するため
になされたものであって、その目的は、半導体素子を載
置して半導体装置を構成した際にその装置外部からの配
線部材と簡単な構成で接続できる半導体パッケージを提
供することにある。
【００１４】
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に記載の発明では、フラットなパッケージ
本体に、その片面方向へのみ突出する端子電極を設けた
半導体パッケージにおいて、前記パッケージ本体には、
両面間を貫通する貫通穴を設けるとともに、その貫通穴
に連通する配線接続穴を有し、半導体素子を載置して半
導体装置を構成した際にその装置外部からの配線部材が
前記貫通穴を介して前記配線接続穴に挿入される端子電
極を設けた。 請求項２に記載の発明では、請求項１に記
載の半導体パッケージにおいて、前記配線接続穴を有す
る端子電極を、他の端子電極と同じ側へ突出するように
設けるとともに、他の端子電極よりも前記パッケージ本
体から突出する長さを短く形成した。 請求項３に記載の
発明では、請求項１に記載の半導体パッケージにおい
て、前記配線接続穴を有する端子電極を、他の端子電極
と同じ側へ突出するように設けるとともに、前記パッケ
ージ本体から突出する長さ、及び先端部の形状を他の端
子電極とほぼ等しく形成した。 請求項４に記載の発明で
は、請求項２又は３に記載の半導体パッケージにおい
て、前記配線接続穴を前記貫通穴よりも小径に形成し、
配線接続穴の貫通穴側開口部には貫通穴とほぼ同径とな
るように傾斜面を形成した。
【００１５】
【作用】請求項１に記載の発明によれば、半導体素子を
載置して半導体装置を構成した際にその装置外部からの
配線部材、例えば他の電子部品のリードや配線材等が、
端子電極が有する配線接続穴にパッケージ本体の貫通穴
を介して挿入される。そして、配線接続穴に挿入された
配線部材を端子電極とハンダ付け等によって接続すれ
ば、配線部材をプリント基板やＩＣソケットを介して接
続することなく直接接続される。従って、外部からの配
線部材が簡単な構成で接続される。また、他の端子電極
をプリント基板等に取り付け、配線接続穴を有する端子
電極を外部からの配線部材と接続することで、配線効率
が高められる。 請求項２に記載の発明によれば、配線接
続穴を有する端子電極が他の端子電極よりもパッケージ
本体から短く突出していることから、その端子電極が、
他の端子電極をプリント基板等に取り付けた際に、プリ
ント基板等と干渉することが防止される。 請求項３に記
載の発明によれば、配線接続穴を有する端子電極は、そ
の突出する長さや先端部の形状が他の端子電極とほぼ等
しく形成されているため、他の端子電極とともにプリン
ト基板等に取り付けることが可能となる。そして、その
ような取り付けを行えば、配線効率がより一層高められ
る。 請求項４に記載の発明によれば、配線部材が配線接
続穴に挿入される際に、その挿入が傾斜面によって案内
されるため、挿入作業が容易となる。
【００１６】
【実施例】以下、本発明をフェイスアップ構造のＰＧＡ
に具体化した第１実施例を図１に従って説明する。
【００１７】尚、本実施例において、図６に示した従来
例と同じ構成については符号を等しくして、その詳細な
説明を省略する。図１は、本実施例を模式的に示す要部
断面図である。
【００１８】パッケージ本体としてのセラミックパッケ
ージ１にはキャビティ２が形成され、このキャビティ２
に対応しない部分には貫通穴１１が設けられている。ま
た、セラミックパッケージ１の下面には、貫通穴１１に
対応する位置に、金属製の穴あき端子１２が、Ａｇペー
ストやハンダ等によるロウ材４によってロウ付けされて
いる。この穴あき端子１２には、配線接続穴としての透
孔１２ａが形成されている。
【００１９】その穴あき端子１２は、ピン端子３と同様
に、セラミックパッケージ１内に設けられているリード
（図示略）と接続され、そのリードのキャビティ２内に
露出した末端部分（図示略）と半導体素子６とが、それ
ぞれボンディングワイヤ７によってワイヤボンディング
されている。
【００２０】また、穴あき端子１２は上端に鍔の付いた
パイプ状を成しており、その穴あき端子１２の透孔１２
ａの直径と貫通穴１１の直径とは互いに等しくなってい
る。また、穴あき端子１２とセラミックパッケージ１と
をロウ付けするロウ材４はドーナツ状を成し、その中心
部には、透孔１２ａおよび貫通穴１１の直径と等しい大
きさの透孔が設けられている。
【００２１】従って、貫通穴１１と透孔１２ａとは、セ
ラミックパッケージ１に対して、連続した１本の透孔を
成している。但し、穴あき端子１２の長さはピン端子３
より短くなっている。
【００２２】図２は、本実施例をプリント基板に取り付
けると共に配線材を接続した状態を模式的に示す要部断
面図である。各ピン端子３はプリント基板２１に設けら
れた透孔２１ａに挿入され、ハンダ２２によってハンダ
付けされている。ここで、穴あき端子１２の長さはピン
端子３より短いため、各ピン端子３がプリント基板２１
にハンダ２２を介して固定された状態において、穴あき
端子１２がプリント基板２１に接触することはない。
【００２３】配線材２３は、セラミックパッケージ１の
上面側から貫通穴１１および透孔１２ａに挿通され、透
孔１２ａの内壁において、穴あき端子１２とＡｇペース
トやハンダ等によるロウ材２４によってロウ付けされて
いる。
【００２４】従って、配線材２３は、プリント基板２１
を介することなく、穴あき端子１２を介して半導体素子
６と電気的に接続される。また、配線材２３は貫通穴１
１および透孔１２ａによって支持されるため、例えば、
穴あき端子１２の外側に配線材２３をハンダ付けした場
合に比べて、強固にロウ付けされることになる。そのた
め、配線材２３に外力が加わった場合でも、配線材２３
が穴あき端子１２から外れることはない。尚、この配線
材２３を他の電子部品のリードに置き換えても同様であ
る。
【００２５】このように本実施例においては、セラミッ
クパッケージ１に貫通穴１１を設けると共に穴あき端子
１２をロウ付けしただけの簡単な構成により、セラミッ
クパッケージ１の上面から、配線材２３や他の電子部品
のリードを確実に接続することができる。
【００２６】従って、ピン端子３によってセラミックパ
ッケージ１の下面から配線ができるのに加え、貫通穴１
１および穴あき端子１２によってセラミックパッケージ
１の上面からも配線ができるため、配線効率が高くな
り、配線スペースを小さくすることができる。
【００２７】次に、本発明の第２実施例を図３に従って
説明する。尚、本実施例において、第１実施例と同じ構
成については符号を等しくして、その詳細な説明を省略
する。
【００２８】図３は、本実施例を模式的に示す要部断面
図である。貫通穴１１の直径は、穴あき端子１２の透孔
１２ａの直径に比べて若干大きくなっている。また、透
孔１２ａがロウ材４を介して貫通穴１１と連結する部分
には、切欠１２ｂが設けられている。
【００２９】本実施例においては、穴あき端子１２のロ
ウ付け精度が低くても、第１実施例と同様の効果を得る
ことができる。すなわち、貫通穴１１に対して透孔１２
ａの位置が若干ずれたとしても、貫通穴１１と透孔１２
ａとの連続性が阻害されないため、配線材や他の電子部
品のリードの挿入が妨げられることはない。
【００３０】また、穴あき端子１２のロウ付け精度を高
めれば、貫通穴１１の直径が大きいために配線材や他の
電子部品のリードを挿入しやすく、切欠１２ｂによって
配線材やリードが引っ掛かることなくスムースに挿通す
ることができる。
【００３１】次に、本発明の第３実施例を図４に従って
説明する。尚、本実施例において、第１実施例と同じ構
成については符号を等しくして、その詳細な説明を省略
する。
【００３２】図４は、本実施例を模式的に示す要部断面
図である。穴あき端子１２の長さはピン端子３の長さと
等しくなっている。また、穴あき端子１２の外径は下端
部において細くなっており、各ピン端子３の外径と同じ
になっている。
【００３３】従って、穴あき端子１２もピン端子３と同
様に、プリント基板２１に設けられた透孔２１ａに挿入
し、ハンダ２２によってハンダ付けすることができる。
本実施例においても、第１実施例と同様に、セラミック
パッケージ１の上面から配線材２３を貫通穴１１および
穴あき端子１２に挿通して配線することができる。それ
に加えて、本実施例では、穴あき端子１２をプリント基
板２１にハンダ付けすることにより、他のピン端子３と
同様に、プリント基板２１上でプリント配線することも
できる。従って、穴あき端子１２をセラミックパッケー
ジ１の両面にて配線できるため、配線効率がさらに高く
なる。
【００３４】また、各ピン端子３に加えて穴あき端子１
２もプリント基板２１とハンダ付けされるため、セラミ
ックパッケージ１とプリント基板２１とがより強固に固
定されることになる。そのため、セラミックパッケージ
１に対して外力が加わっても、セラミックパッケージ１
とプリント基板２１とが外れ難くなる。
【００３５】
【００３６】
【００３７】ところで、本発明は上記各実施例に限定さ
れるものではなく、例えば、穴あき端子１２をセラミッ
クパッケージ１の下面ではなく上面に設けてもよい。ま
た、穴あき端子１２はパイプ状ではなく、断面Ｃ字状等
の適宜な形状としてもよい。
【００３８】また、セラミックパッケージ１を、金属や
エポキシ樹脂等の他の材質による半導体パッケージに置
き換えてもよい。さらに、フェイスアップ構造ではなく
フェイスダウン構造のＰＧＡに具体化してもよい。
【００３９】加えて、ＰＧＡだけでなく、ＤＩＰやＱＩ
Ｐ等のフラットな構造の半導体パッケージであればどの
ようなものに具体化してもよい。
【００４０】
【発明の効果】以上詳述したように、請求項１乃至４に
記載の発明によれば、半導体素子を載置して半導体装置
を構成した際にその装置外部からの配線部材と簡単な構
成で接続することができ、しかも配線効率を高めること
もできる。 特に、請求項２に記載の発明によれば、他の
端子電極をプリント基板等に取り付けた際に、配線接続
穴を有する端子電極がプリント基板等と干渉することを
防止できる。 また、請求項３に記載の発明によれば、他
の端子電極とともに配線接続穴を有する端子電極をプリ
ント基板等に取り付けることが可能となり、そのような
取り付けを行えば、配線効率をより一層高めることがで
きる。 さらに、請求項４に記載の発明によれば、配線部
材を配線接続穴に挿入する作業を容易に行うことができ
る。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施例の半導体パッケ
ージを模式的に示す要部断面図である。
【図２】第１実施例の半導体パッケージをプリント基板
に取り付けると共に配線材を接続した状態を模式的に示
す要部断面図である。
【図３】本発明を具体化した第２実施例の半導体パッケ
ージを模式的に示す要部断面図である。
【図４】本発明を具体化した第３実施例の半導体パッケ
ージを模式的に示す要部断面図である。
【図５】従来例の半導体パッケージを模式的に示す要部
断面図である。
【符号の説明】
１…パッケージ本体としてのセラミックパッケージ、３
…端子電極としてのピン端子、１１…貫通穴、１２…端
子電極としての穴あき端子、１２ａ…配線接続穴として
の透孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 幸保 愛知県刈谷市豊田町２丁目１番地 株式 会社 豊田自動織機製作所 内 (72)発明者 杉谷 伸芳 愛知県豊田市トヨタ町１番地 トヨタ自 動車 株式会社 内 (72)発明者 下城 義秋 京都市山科区東野北井ノ上町５番地の22 京セラ株式会社 内 (56)参考文献 特開 平３−24753（ＪＰ，Ａ) 特開 平３−242963（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 23/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 フラットなパッケージ本体に、その片面
    方向へのみ突出する端子電極を設けた半導体パッケージ
    において、 前記パッケージ本体には、両面を貫通する貫通穴を設け
    るとともに、その貫通穴に連通する配線接続穴を有し、
    半導体素子を載置して半導体装置を構成した際にその装
    置外部からの配線部材が前記貫通穴を介して前記配線接
    続穴に挿入される端子電極を設けた半導体パッケージ。
  2. 【請求項２】 前記配線接続穴を有する端子電極を、他
    の端子電極と同じ側へ突出するように設けるとともに、
    他の端子電極よりも前記パッケージ本体から突出する長
    さを短く形成した請求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記配線接続穴を有する端子電極を、他
    の端子電極と同じ側へ突出するように設けるとともに、
    前記パッケージ本体から突出する長さ、及び先端部の形
    状を他の端子電極とほぼ等しく形成した請求項１に記載
    の半導体パッケージ。
  4. 【請求項４】 前記配線接続穴を前記貫通穴よりも小径
    に形成し、配線接続穴の貫通穴側開口部には貫通穴とほ
    ぼ同径となるように傾斜面を形成した請求項２又は３に
    記載の半導体パッケージ。
JP4221825A 1992-08-20 1992-08-20 半導体パッケージ Expired - Fee Related JP2988603B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4221825A JP2988603B2 (ja) 1992-08-20 1992-08-20 半導体パッケージ
KR1019930015342A KR970005720B1 (ko) 1992-08-20 1993-08-07 반도체 패키지
DE4327950A DE4327950A1 (de) 1992-08-20 1993-08-19 Leitungsstruktur eines Halbleiter-Bauteil
TW082106730A TW244400B (ja) 1992-08-20 1993-08-20
US08/347,832 US5442134A (en) 1992-08-20 1994-12-01 Lead structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4221825A JP2988603B2 (ja) 1992-08-20 1992-08-20 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH06216296A JPH06216296A (ja) 1994-08-05
JP2988603B2 true JP2988603B2 (ja) 1999-12-13

Family

ID=16772783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221825A Expired - Fee Related JP2988603B2 (ja) 1992-08-20 1992-08-20 半導体パッケージ

Country Status (5)

Country Link
US (1) US5442134A (ja)
JP (1) JP2988603B2 (ja)
KR (1) KR970005720B1 (ja)
DE (1) DE4327950A1 (ja)
TW (1) TW244400B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
TW357332B (en) * 1997-03-12 1999-05-01 Seiko Epson Corp Electronic parts module and the electronic machine
KR100410946B1 (ko) * 2001-05-16 2003-12-18 삼성전기주식회사 이미지 센서 모듈 및 그 제조 방법
US7974223B2 (en) * 2004-11-19 2011-07-05 Corrigent Systems Ltd. Virtual private LAN service over ring networks
KR100675007B1 (ko) * 2006-01-27 2007-01-29 삼성전자주식회사 소켓을 사용하지 않는 평판형 반도체 모듈

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549784A (en) * 1968-02-01 1970-12-22 American Lava Corp Ceramic-metallic composite substrate
US3585272A (en) * 1969-10-01 1971-06-15 Fairchild Camera Instr Co Semiconductor package of alumina and aluminum
US3846825A (en) * 1971-02-05 1974-11-05 Philips Corp Semiconductor device having conducting pins and cooling member
US3730969A (en) * 1972-03-06 1973-05-01 Rca Corp Electronic device package
US4420877A (en) * 1981-03-19 1983-12-20 Mckenzie Jr Joseph A Self-masking socket pin carrier for printed circuit boards
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
JPS6223087A (ja) * 1985-07-23 1987-01-31 旭硝子株式会社 表示素子
EP0218796B1 (en) * 1985-08-16 1990-10-31 Dai-Ichi Seiko Co. Ltd. Semiconductor device comprising a plug-in-type package
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
JPS63146973A (ja) * 1986-12-11 1988-06-18 Canon Inc 接着剤
DE3817600C2 (de) * 1987-05-26 1994-06-23 Matsushita Electric Works Ltd Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
JPH01199497A (ja) * 1987-11-10 1989-08-10 Ibiden Co Ltd 電子部品塔載用基板
US4861944A (en) * 1987-12-09 1989-08-29 Cabot Electronics Ceramics, Inc. Low cost, hermetic pin grid array package
JPH01273342A (ja) * 1988-04-25 1989-11-01 Hitachi Chem Co Ltd 半導体パッケージ
US4872844A (en) * 1988-07-08 1989-10-10 Amp Incorporated Component-carrying adapter for chip carrier socket
JPH02132960A (ja) * 1988-11-14 1990-05-22 Sony Corp ファクシミリ装置
JPH02164057A (ja) * 1988-12-19 1990-06-25 Nec Corp ピングリッドアレイ半導体パッケージ
JPH02224363A (ja) * 1989-02-27 1990-09-06 Nec Corp ピングリッドアレイ集積回路ケース
JP2717313B2 (ja) * 1989-09-07 1998-02-18 イビデン株式会社 電子部品搭載用基板の製造方法
US5285106A (en) * 1990-01-18 1994-02-08 Kabushiki Kaisha Toshiba Semiconductor device parts
JPH04164358A (ja) * 1990-10-29 1992-06-10 Nec Corp 入出力ピン付き厚膜印刷基板
JPH0555439A (ja) * 1991-08-28 1993-03-05 Mitsubishi Electric Corp 半導体集積回路装置
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method

Also Published As

Publication number Publication date
KR970005720B1 (ko) 1997-04-19
JPH06216296A (ja) 1994-08-05
TW244400B (ja) 1995-04-01
DE4327950A1 (de) 1994-03-03
KR940004785A (ko) 1994-03-16
US5442134A (en) 1995-08-15

Similar Documents

Publication Publication Date Title
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US5446317A (en) Single in-line package for surface mounting
JP2988603B2 (ja) 半導体パッケージ
JPH0582582A (ja) 半導体装置
JPH01230265A (ja) 電子部品
JPH10275887A (ja) 半導体装置
JPH01232753A (ja) 半導体装置
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
EP3863045A1 (en) Power semiconductor module arrangement and method for producing the same
JP3615236B2 (ja) 混成集積回路装置
KR100206892B1 (ko) 반도체 플립칩의 실장구조 및 그 실장방법
KR20020001211A (ko) 윈도우에 반도체 칩 패키지가 장착된 인쇄회로기판
JP3107648B2 (ja) 半導体装置
JPH042478Y2 (ja)
JPH0125491Y2 (ja)
JP2802959B2 (ja) 半導体チップの封止方法
JP4635393B2 (ja) 実装基板および半導体装置
KR100206975B1 (ko) 반도체 패키지
JPS60171747A (ja) 半導体装置
JPH09298276A (ja) モジュールの構造
JPH03109342U (ja)
JPH0697346A (ja) 半導体装置
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPH05226544A (ja) 半導体装置
JPS58122755A (ja) 印刷基板の構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees