JPH01232753A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01232753A JPH01232753A JP5972988A JP5972988A JPH01232753A JP H01232753 A JPH01232753 A JP H01232753A JP 5972988 A JP5972988 A JP 5972988A JP 5972988 A JP5972988 A JP 5972988A JP H01232753 A JPH01232753 A JP H01232753A
- Authority
- JP
- Japan
- Prior art keywords
- package
- external lead
- semiconductor device
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000004020 conductor Substances 0.000 abstract description 14
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract 5
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の外部リード構造に関するものであ
る。
る。
従来の技術
近年、半導体装置はプリント基板への実装密度を高める
ため、デュアル イン パッケージ（以下、ＤＩＰと工
己す）；こかわりスモール アウトラインパッケージ（
ＳＯＰ）、クワッドフラットパッケージ（ＱＦＰ）など
の表面実装型パッケージが広く用いられている。最近で
は、さらに薄型実装を可能にするため、ＳＯＰやＱＦＰ
をプリント基板にあらかじめ設けた穴にはめ込んだ状態
で実装するいわゆる、パッケージ インボート（ＰＩＢ
）型の実装形態が取り入れられるようになってきた。第
３図および第４図を用いて従来の表面実装型パッケージ
の構造とそれを用いたＰＩＢ型実装について説明する。
ため、デュアル イン パッケージ（以下、ＤＩＰと工
己す）；こかわりスモール アウトラインパッケージ（
ＳＯＰ）、クワッドフラットパッケージ（ＱＦＰ）など
の表面実装型パッケージが広く用いられている。最近で
は、さらに薄型実装を可能にするため、ＳＯＰやＱＦＰ
をプリント基板にあらかじめ設けた穴にはめ込んだ状態
で実装するいわゆる、パッケージ インボート（ＰＩＢ
）型の実装形態が取り入れられるようになってきた。第
３図および第４図を用いて従来の表面実装型パッケージ
の構造とそれを用いたＰＩＢ型実装について説明する。
第３図は従来のＳＯＰの断面図を示す。同図において、
従来のＳｏＰはチップ搭載タブ１に搭載された半導体チ
ップ２の表面に設けられた電極部と外部リード３とが金
属細線４を用いて電気的に接続された状態で、樹脂５を
用いて封止されており、特に、外部リード３はパッケー
ジ端面６より外側に突出して下方へ折り曲げられ、さら
に先端部７がパッケージ底面８七はぼ水平になるように
外側に折り曲げられた構造になっている。
従来のＳｏＰはチップ搭載タブ１に搭載された半導体チ
ップ２の表面に設けられた電極部と外部リード３とが金
属細線４を用いて電気的に接続された状態で、樹脂５を
用いて封止されており、特に、外部リード３はパッケー
ジ端面６より外側に突出して下方へ折り曲げられ、さら
に先端部７がパッケージ底面８七はぼ水平になるように
外側に折り曲げられた構造になっている。
第４図は、このＳＯＰをプリント基板にｆ） Ｉ Ｂ型
実装したときの状、明断面図である。同図において、Ｓ
ＯＰはプリント基板９に設けられた穴部１０に上面１１
方向より、はめ込まれた形で外部リード先端部７とプリ
ント基板９上に設けられた導体パターン１２をハンダ１
３を用いて電気的に接続することにより、ＰＩＢ型実装
がなされている。したがって外部リード先端部７とプリ
ント基板９上導体パターン１２との接続はプリント基板
９の片面でのみ行なわれるようになっている。それゆえ
、実装した半導体装置をハンダ接合面とは反対のプリン
ト基板表面１４に設けられた回路と直接電気的に接続し
たい場合は、プリント基板両面の導体パターンの間に設
けられたスルーホールコンタクト１５により電気的接続
が行なわれていた。
実装したときの状、明断面図である。同図において、Ｓ
ＯＰはプリント基板９に設けられた穴部１０に上面１１
方向より、はめ込まれた形で外部リード先端部７とプリ
ント基板９上に設けられた導体パターン１２をハンダ１
３を用いて電気的に接続することにより、ＰＩＢ型実装
がなされている。したがって外部リード先端部７とプリ
ント基板９上導体パターン１２との接続はプリント基板
９の片面でのみ行なわれるようになっている。それゆえ
、実装した半導体装置をハンダ接合面とは反対のプリン
ト基板表面１４に設けられた回路と直接電気的に接続し
たい場合は、プリント基板両面の導体パターンの間に設
けられたスルーホールコンタクト１５により電気的接続
が行なわれていた。
発明が解決しようとする課題
しかしながら、このようなスルーホールコンタクトを用
いたプリント基板両面導体パターンの接続形態では、プ
リント基板の表面実装密度がスルーホールコンタクト形
成により低下するため、プリント基板の平面実装密度を
向上させようとするときの妨げとなっていた。
いたプリント基板両面導体パターンの接続形態では、プ
リント基板の表面実装密度がスルーホールコンタクト形
成により低下するため、プリント基板の平面実装密度を
向上させようとするときの妨げとなっていた。
本発明はかかる点に鑑みてなされたもので、プリント基
板の平面実装密度を向上させることが可能なＦＩＢ型実
型用装用半導体装置供するものである。
板の平面実装密度を向上させることが可能なＦＩＢ型実
型用装用半導体装置供するものである。
課題を解決するための手段
本発明は、上記の問題点を解決するため、パッケージの
第１の主平面の一部から第１の外部リードを突出させ、
かつこの第１の外部リードの突出した部分を上記第１の
主平面に沿って折り曲げ、上記第１の外部リードの先端
を上記第１の主平面と直交する上記パッケージの端面の
外側まで突出させるとともに、上記第１の外部リードに
電気的に接続された第２の外部リードを上記パッケージ
の第２の主平面の一部から突出させ、かつこの第２の外
部リードの突出した部分を上記第２の主平面に沿って折
り曲げ、上記′ｆ％２の外部リードの先端を上記パッケ
ージの端面と画一にした構造になしたものである。
第１の主平面の一部から第１の外部リードを突出させ、
かつこの第１の外部リードの突出した部分を上記第１の
主平面に沿って折り曲げ、上記第１の外部リードの先端
を上記第１の主平面と直交する上記パッケージの端面の
外側まで突出させるとともに、上記第１の外部リードに
電気的に接続された第２の外部リードを上記パッケージ
の第２の主平面の一部から突出させ、かつこの第２の外
部リードの突出した部分を上記第２の主平面に沿って折
り曲げ、上記′ｆ％２の外部リードの先端を上記パッケ
ージの端面と画一にした構造になしたものである。
作用
本発明により、外部リードはパッケージの第１の主平面
上に設けられた第１の外部リードと第２の主平面上に設
けられた第２の外部リードにより構成され、かつ第１の
外部リードと第２の外部リードとがパッケージ内部で電
気的に接続された構造であるためプリント基板の両面に
設けられた導体パターンのとちらとでらハンダ付けによ
り電気的接合ができる。
上に設けられた第１の外部リードと第２の主平面上に設
けられた第２の外部リードにより構成され、かつ第１の
外部リードと第２の外部リードとがパッケージ内部で電
気的に接続された構造であるためプリント基板の両面に
設けられた導体パターンのとちらとでらハンダ付けによ
り電気的接合ができる。
実施例
次に本発明の半導体装置の実施例を第１図および第２図
に用いて説明する。第１図は本発明の半導体装置の断面
図である。同図において、外部リードは、パッケージ底
面１６に突出した第１の外部１７とパッケージ上面１１
に突出した第２の外部リード１８とで構成されており、
両片部リード１７．１８はパッケージ内部で電気的に接
続された構造になっている。さらに、第１の外部１７は
パッケージ底面１６と直交するパッケージの端面１９の
外側まで突出させた構造になっている。また第２の外部
リード１８は先端がパッケージの端面１９とほは画一に
した構造になっている。
に用いて説明する。第１図は本発明の半導体装置の断面
図である。同図において、外部リードは、パッケージ底
面１６に突出した第１の外部１７とパッケージ上面１１
に突出した第２の外部リード１８とで構成されており、
両片部リード１７．１８はパッケージ内部で電気的に接
続された構造になっている。さらに、第１の外部１７は
パッケージ底面１６と直交するパッケージの端面１９の
外側まで突出させた構造になっている。また第２の外部
リード１８は先端がパッケージの端面１９とほは画一に
した構造になっている。
第２図はこの実施例半導体装置を両面に導体パターンを
有する両面実装プリント基板９にＰＩＢ型実装したとき
の状態を示す断面図である。同図で示すように、この半
導体装置をＰＩＢ実装するには、パッケージ上面１１か
らプリント基板９の穴１０にはめ込み、その後パッケー
ジ底面１Ｇから突出した第１の外部リード１７の先端部
２０とプリント基板９上の導体パターン２１をハンダ２
２を用いて電気的に接続する。さらにパッケージの上面
１１側のプリント基板面２３上に設けられた導体パター
ン２４との接続が必要なときには第２の外部リード１８
と導体パターン２４をハンダ２５を用いて電気的に接続
すれば良い。これによって、新たにスルーホールコンタ
クトを設けて反対面の導体パターンと結線する必要はな
くなり、プリント基板への平面実装密度を向上させるこ
とができる。なお本実施例では樹脂封止型半導体装置を
用いて説明したが本発明は、当然、セラミックパッケー
ジなどへも適用が可能である。
有する両面実装プリント基板９にＰＩＢ型実装したとき
の状態を示す断面図である。同図で示すように、この半
導体装置をＰＩＢ実装するには、パッケージ上面１１か
らプリント基板９の穴１０にはめ込み、その後パッケー
ジ底面１Ｇから突出した第１の外部リード１７の先端部
２０とプリント基板９上の導体パターン２１をハンダ２
２を用いて電気的に接続する。さらにパッケージの上面
１１側のプリント基板面２３上に設けられた導体パター
ン２４との接続が必要なときには第２の外部リード１８
と導体パターン２４をハンダ２５を用いて電気的に接続
すれば良い。これによって、新たにスルーホールコンタ
クトを設けて反対面の導体パターンと結線する必要はな
くなり、プリント基板への平面実装密度を向上させるこ
とができる。なお本実施例では樹脂封止型半導体装置を
用いて説明したが本発明は、当然、セラミックパッケー
ジなどへも適用が可能である。
発明の効果
以上述べたように１本発明の半導体装置によれば外部リ
ードの構造を変えることにより、プリント基板平面実装
密度を向上させることが可能である。
ードの構造を変えることにより、プリント基板平面実装
密度を向上させることが可能である。
第１図および第２図は本発明による半導体装置の実施例
を示す断面図および同装置のプリント基板への実装状態
を示す断面図、第３図および第４図は従来例装置の断面
図および同装置のプリント基板への実装状態を示す断面
図である。 １・・・・・・チップ搭載タブ、２・・・・・・半導体
チップ、３・・・・・・外部リード、４・・・・・・金
属細線、５・・・・・・樹脂、６・・・・・・パッケー
ジ端面、７・・・・・・リード先端面、８・・・・・・
パッケージ底面、９・・・・・・プリント基板、１０・
・・・・・穴部、１１・・・・・・パッケージ上面、１
２・・・・・・導体パターン、１３・・・・・・ハンダ
、１４・・・・・・ハンダ接合面と反対側のプリント基
板表面、１５・・・・・・スルーホールコンタクト、１
６・・・・・・パッケージ底面、１７・・・・・・第１
の外部リード、１８・・・・・・第２の外部リード、１
９・・・・・・パッケージ端面、２０・・・・・・第１
の外部リードの先端部、２１・・・・・・導体パターン
、２２・・・・・・ハンダ、２３・・・・・・プリント
基板面、２４・・・・・・導体パターン、２５・・・・
・・ハンダ。
を示す断面図および同装置のプリント基板への実装状態
を示す断面図、第３図および第４図は従来例装置の断面
図および同装置のプリント基板への実装状態を示す断面
図である。 １・・・・・・チップ搭載タブ、２・・・・・・半導体
チップ、３・・・・・・外部リード、４・・・・・・金
属細線、５・・・・・・樹脂、６・・・・・・パッケー
ジ端面、７・・・・・・リード先端面、８・・・・・・
パッケージ底面、９・・・・・・プリント基板、１０・
・・・・・穴部、１１・・・・・・パッケージ上面、１
２・・・・・・導体パターン、１３・・・・・・ハンダ
、１４・・・・・・ハンダ接合面と反対側のプリント基
板表面、１５・・・・・・スルーホールコンタクト、１
６・・・・・・パッケージ底面、１７・・・・・・第１
の外部リード、１８・・・・・・第２の外部リード、１
９・・・・・・パッケージ端面、２０・・・・・・第１
の外部リードの先端部、２１・・・・・・導体パターン
、２２・・・・・・ハンダ、２３・・・・・・プリント
基板面、２４・・・・・・導体パターン、２５・・・・
・・ハンダ。
Claims (1)
- パッケージの第１の主平面の一部から第１の外部リー
ドを突出させ、かつこの第１の外部リードの突出した部
分を上記第１の主平面に沿って折り曲げ、上記第１の外
部リードの先端を上記第１の主平面と直交する上記パッ
ケージの端面の外側まで突出させるとともに、上記第１
の外部リードに電気的に接続された第２の外部リードを
上記パッケージの第２の主平面の一部から突出させ、か
つこの第２の外部リードの突出した部分を上記第２の主
平面に沿って折り曲げ、上記第２の外部リードの先端を
上記パッケージの端面とほぼ画一にしたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5972988A JPH01232753A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5972988A JPH01232753A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01232753A true JPH01232753A (ja) | 1989-09-18 |
Family
ID=13121577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5972988A Pending JPH01232753A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01232753A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326452A (ja) * | 1995-12-29 | 1997-12-16 | Lg Semicon Co Ltd | 半導体パッケージ |
| US6262482B1 (en) * | 1998-02-03 | 2001-07-17 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US6531769B2 (en) | 1998-11-20 | 2003-03-11 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit |
| JPWO2006061879A1 (ja) * | 2004-12-06 | 2008-06-05 | 株式会社ルネサステクノロジ | 点火装置、半導体装置及びその製造方法 |
| JP2012112728A (ja) * | 2010-11-22 | 2012-06-14 | Asahi Kasei Electronics Co Ltd | 光センサ装置及びその製造方法 |
-
1988
- 1988-03-14 JP JP5972988A patent/JPH01232753A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326452A (ja) * | 1995-12-29 | 1997-12-16 | Lg Semicon Co Ltd | 半導体パッケージ |
| US6262482B1 (en) * | 1998-02-03 | 2001-07-17 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US6531769B2 (en) | 1998-11-20 | 2003-03-11 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit |
| US6939740B2 (en) | 1998-11-20 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Method of fabricating an encapsulated semiconductor device with partly exposed leads |
| JPWO2006061879A1 (ja) * | 2004-12-06 | 2008-06-05 | 株式会社ルネサステクノロジ | 点火装置、半導体装置及びその製造方法 |
| JP2012112728A (ja) * | 2010-11-22 | 2012-06-14 | Asahi Kasei Electronics Co Ltd | 光センサ装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10242360A (ja) | 半導体装置 | |
| KR100407751B1 (ko) | 반도체장치 | |
| JP2002334964A (ja) | 半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| JP2988603B2 (ja) | 半導体パッケージ | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH02201945A (ja) | 表面実装型半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH03104141A (ja) | 半導体装置 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2554012Y2 (ja) | 表面実装用回路基板 | |
| KR20020001211A (ko) | 윈도우에 반도체 칩 패키지가 장착된 인쇄회로기판 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPH042478Y2 (ja) | ||
| JPS6016449A (ja) | 小型電子部品 | |
| JPH056952A (ja) | 半導体パツケージ | |
| JPH02278858A (ja) | Ｊベンド型集積回路 | |
| JPH06244346A (ja) | 表面実装型半導体装置 | |
| JPH0456295A (ja) | 電子部品の実装方法 | |
| JPH0297042A (ja) | 電子部品搭載用基板 |