JPH11186465A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11186465A
JPH11186465A JP35740997A JP35740997A JPH11186465A JP H11186465 A JPH11186465 A JP H11186465A JP 35740997 A JP35740997 A JP 35740997A JP 35740997 A JP35740997 A JP 35740997A JP H11186465 A JPH11186465 A JP H11186465A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor pattern
semiconductor chip
groove
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35740997A
Other languages
English (en)
Inventor
Yoshihiko Morishita
佳彦 森下
Masanori Nano
匡紀 南尾
Osamu Adachi
修 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP35740997A priority Critical patent/JPH11186465A/ja
Publication of JPH11186465A publication Critical patent/JPH11186465A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高信頼性を確保し実装上の問題が生じない。 【解決手段】 金属板5の表面を覆った絶縁被膜6上に
導体パターン7が設けられてなる金属基板8と、この金
属基板8にダイボンディングされた半導体チップ2と、
この半導体チップ2上の電極と導体パターン7上の電極
をワイヤボンディングする金線9と、半導体チップ2と
金線9とを封止する樹脂3とを備え、金属基板8の平坦
な部分に導体パターン7が配置され、この導体パターン
7の外部へ露出した外部電極4に対応する樹脂封止部分
3の側面に溝1を設けた。これにより、導体パターン7
に曲げ応力が発生せず信頼性が向上する。また、溝1を
設けたので、プリント基板実装時に毛細管現象により半
田が吸い上がり、半導体装置を確実に実装できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、特に樹脂によっ
て封止した型の半導体装置およびその製造方法に関する
ものである。
【0002】
【従来の技術】図4に従来の半導体装置の一例を示す。
図4に示すように、金属基板18に設けた凹部20に樹
脂13を流し込んで半導体チップ12と金線19を封止
した構造になっている。製造時には、金属板15上に絶
縁被膜16を形成した後、この絶縁被膜16上に導体パ
ターン17を形成し、中央部にプレス加工等により凹部
20を設けて金属基板18を作る。次にこの凹部20の
底に半導体チップ12をダイボンディングし、細い金線
19にて半導体チップ12の電極と導体パターン17上
の電極とをワイヤボンディングして接続する。最後に外
部電極14を露出させた状態で、樹脂13を凹部20に
流し込んで半導体チップ12と金線19とを樹脂封止し
ている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、導体パターン17を凹部20の段
差部に形成するため導体パターン17が折れ曲がって曲
げ応力が発生し、信頼性が低下するという問題があっ
た。したがって、この発明の目的は、高信頼性を確保で
きる半導体装置およびその製造方法を提供することであ
る。
【0004】
【課題を解決するための手段】上記問題点を解決するた
めに、この発明の請求項1記載の半導体装置は、基材の
表面を覆った絶縁被膜上に導体パターンが設けられてな
るリードフレームと、このリードフレームにダイボンデ
ィングされた半導体チップと、この半導体チップ上の電
極と導体パターン上の電極をワイヤボンディングする金
線と、半導体チップと金線とを封止する樹脂とを備えた
半導体装置であって、リードフレームの平坦な部分に導
体パターンが配置され、この導体パターンの外部へ露出
した外部電極に対応する樹脂封止部分の側面に溝を設け
たことを特徴とする。
【0005】このように、リードフレームの平坦な部分
に導体パターンが配置されているので、導体パターンに
曲げ応力が発生せず信頼性が向上する。また、導体パタ
ーンの外部へ露出した外部電極に対応する樹脂封止部分
の側面に溝を設けたので、プリント基板実装時に毛細管
現象により半田が吸い上がり、実装上の問題がなく半導
体装置を確実に実装できる。
【0006】請求項2記載の半導体装置は、請求項1に
おいて、溝にメタライズ加工を施した。このように、溝
にメタライズ加工を施したので、実装基板に実装する際
に半田の濡れ性が向上し、半導体装置をさらに確実に実
装できる。請求項3記載の半導体装置は、請求項1にお
いて、半導体チップを固着したリードフレームのチップ
搭載部に凹部を設けた。このように、半導体チップを固
着したリードフレームのチップ搭載部に凹部を設けたの
で、半導体チップが凹部に納まることにより樹脂封止部
分の凸部の高さが抑えられ、半導体装置をさらに確実に
実装できる。
【0007】請求項4記載の半導体装置の製造方法は、
基材の表面を絶縁被膜で覆い、この絶縁被膜上に導体パ
ターンを設けてなるリードフレームに半導体チップをダ
イボンディングし、半導体チップ上の電極と導体パター
ン上の電極とをワイヤボンディング法により接続した状
態で樹脂封止し、導体パターンの外部へ露出した外部電
極に対応する樹脂封止部分の側面に溝を設けこの溝にメ
タライズ加工を施すことを特徴とする。
【0008】このように、基材の表面を絶縁被膜で覆
い、この絶縁被膜上に導体パターンを設けてなるリード
フレームに半導体チップをダイボンディングするので、
導体パターンがリードフレームの平坦な部分に配置され
て、導体パターンに曲げ応力が発生せず信頼性が向上す
る。また、導体パターンの外部へ露出した外部電極に対
応する樹脂封止部分の側面に溝を設けこの溝にメタライ
ズ加工を施すので、プリント基板実装時に毛細管現象に
より半田が吸い上がりかつ濡れ性が向上して、半導体装
置を容易かつ確実に実装できる。
【0009】
【発明の実施の形態】この発明の第1の実施の形態を図
1および図2に基づいて説明する。図1はこの発明の第
1の実施の形態の半導体装置の断面図、図2はこの発明
の第1の実施の形態の半導体装置を側面を示した斜視図
である。図1に示すように、この半導体装置は、基材と
なる金属板5の表面を覆った絶縁被膜6上に導体パター
ン7が設けられてなる平板状の金属基板(リードフレー
ム)8と、この金属基板8の中央部にダイボンディング
された半導体チップ2と、この半導体チップ2上の電極
と導体パターン7上の電極をワイヤボンディングする金
線9と、半導体チップ2と金線9とを封止する樹脂3と
を備えている。また、導体パターン7は金属基板8の平
坦な部分に配置され、図2に示すように導体パターン7
の外部へ露出した外部電極4に対応する樹脂封止部分3
の側面に溝1が設けてある。
【0010】つぎに、この半導体装置の製造方法につい
て説明する。金属板5上に絶縁被膜6を形成した後、こ
の絶縁被膜6上に導体パターン7を形成し、金属基板8
を作る。次に半導体チップ2をダイボンディングし、細
い金線9にて半導体チップ2の電極と金線9とを樹脂封
止する。このとき、樹脂封止金型には樹脂封止部分3の
側面に対応する部分に溝加工が施されており、外部電極
4に対応する樹脂封止部分3の側面に溝1が形成される
ようにしてある。
【0011】以上のようにこの実施の形態によれば、金
属基板8の平坦な部分に導体パターン7が配置されてい
るので、導体パターン7に曲げ応力が発生せず信頼性が
向上する。また、導体パターン7の外部へ露出した外部
電極4に対応する樹脂封止部分3の側面に溝1を設けた
ので、プリント基板実装時に毛細管現象により半田が吸
い上がり、実装上の問題がなく半導体装置を確実に実装
できる。なお、金属基板のかわりにガラス基板を用いて
もよい。
【0012】この発明の第2の実施の形態を図3に基づ
いて説明する。図3はこの発明の第2の実施の形態の半
導体装置の断面図である。この実施の形態では、金属基
板8は半導体チップ搭載部11に凹部10が設けられて
いる。このようにすると、半導体チップ2が凹部10に
納まることにより樹脂封止部分3の凸部の高さが抑えら
れ、実装基板に実装する時に、さらに確実に実装でき
る。その他の構成効果は、第1の実施の形態と同様であ
る。
【0013】この発明の第3の実施の形態について説明
する。この実施の形態では、第1または第2の実施の形
態において、溝加工部のみに金属蒸着技術、エッチング
技術、レーザ技術によりメタライズ加工を施す。このよ
うにすると、実装基板に実装する時に、半田の濡れ性が
向上し、さらに確実に実装できる。
【0014】
【発明の効果】この発明の請求項1記載の半導体装置に
よれば、リードフレームの平坦な部分に導体パターンが
配置されているので、導体パターンに曲げ応力が発生せ
ず信頼性が向上する。また、導体パターンの外部へ露出
した外部電極に対応する樹脂封止部分の側面に溝を設け
たので、プリント基板実装時に毛細管現象により半田が
吸い上がり、実装上の問題がなく半導体装置を確実に実
装できる。
【0015】請求項2では、溝にメタライズ加工を施し
たので、実装基板に実装する際に半田の濡れ性が向上
し、半導体装置をさらに確実に実装できる。請求項3で
は、半導体チップを固着したリードフレームのチップ搭
載部に凹部を設けたので、半導体チップが凹部に納まる
ことにより樹脂封止部分の凸部の高さが抑えられ、半導
体装置をさらに確実に実装できる。
【0016】この発明の請求項4記載の半導体装置の製
造方法によれば、基材の表面を絶縁被膜で覆い、この絶
縁被膜上に導体パターンを設けてなるリードフレームに
半導体チップをダイボンディングするので、導体パター
ンがリードフレームの平坦な部分に配置されて、導体パ
ターンに曲げ応力が発生せず信頼性が向上する。また、
導体パターンの外部へ露出した外部電極に対応する樹脂
封止部分の側面に溝を設けこの溝にメタライズ加工を施
すので、プリント基板実装時に毛細管現象により半田が
吸い上がりかつ濡れ性が向上して、半導体装置を容易か
つ確実に実装できる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態の半導体装置の概
略構成を示す断面図である。
【図2】この発明の第1の実施の形態の半導体装置を側
面を示した斜視図である。
【図3】この発明の第2の実施の形態の半導体装置の概
略構成を示す断面図である。
【図4】従来の半導体装置の概略構成を示す断面図であ
る。
【符号の説明】
1 溝 2 半導体チップ 3 樹脂 4 外部電極 5 金属板 6 絶縁被膜 7 導体パターン 8 金属基板 9 金線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基材の表面を覆った絶縁被膜上に導体パ
    ターンが設けられてなるリードフレームと、このリード
    フレームにダイボンディングされた半導体チップと、こ
    の半導体チップ上の電極と前記導体パターン上の電極を
    ワイヤボンディングする金線と、前記半導体チップと前
    記金線とを封止する樹脂とを備えた半導体装置であっ
    て、前記リードフレームの平坦な部分に前記導体パター
    ンが配置され、この導体パターンの外部へ露出した外部
    電極に対応する樹脂封止部分の側面に溝を設けたことを
    特徴とする半導体装置。
  2. 【請求項2】 溝にメタライズ加工を施した請求項1記
    載の半導体装置。
  3. 【請求項3】 半導体チップを固着したリードフレーム
    のチップ搭載部に凹部を設けた請求項1記載の半導体装
    置。
  4. 【請求項4】 基材の表面を絶縁被膜で覆い、この絶縁
    被膜上に導体パターンを設けてなるリードフレームに半
    導体チップをダイボンディングし、前記半導体チップ上
    の電極と前記導体パターン上の電極とをワイヤボンディ
    ング法により接続した状態で樹脂封止し、前記導体パタ
    ーンの外部へ露出した外部電極に対応する樹脂封止部分
    の側面に溝を設けこの溝にメタライズ加工を施すことを
    特徴とする半導体装置の製造方法。
JP35740997A 1997-12-25 1997-12-25 半導体装置およびその製造方法 Pending JPH11186465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35740997A JPH11186465A (ja) 1997-12-25 1997-12-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35740997A JPH11186465A (ja) 1997-12-25 1997-12-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11186465A true JPH11186465A (ja) 1999-07-09

Family

ID=18453980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35740997A Pending JPH11186465A (ja) 1997-12-25 1997-12-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11186465A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815613B2 (en) 2000-09-13 2004-11-09 Technologies Ag Electronic component with external connection elements
JP2009194373A (ja) * 2008-01-15 2009-08-27 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
CN110225656A (zh) * 2019-06-06 2019-09-10 中国兵器工业集团第二一四研究所苏州研发中心 一种小型化印刷板的组装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815613B2 (en) 2000-09-13 2004-11-09 Technologies Ag Electronic component with external connection elements
DE10045534B4 (de) * 2000-09-13 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil mit Außenanschlußelementen ausgebildet als Kapillarelement, Verfahren zur Herstellung und Anordnung
JP2009194373A (ja) * 2008-01-15 2009-08-27 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
CN110225656A (zh) * 2019-06-06 2019-09-10 中国兵器工业集团第二一四研究所苏州研发中心 一种小型化印刷板的组装方法

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5352852A (en) Charge coupled device package with glass lid
JP3165078B2 (ja) 表面実装部品の製造方法
US20010013639A1 (en) Ball-grid-array semiconductor with protruding terminals
JP2002334975A (ja) 半導体装置の支持構造、ccd半導体装置、その製造方法、及び、ccd半導体装置用パッケージ
KR100630581B1 (ko) 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법
JPH1050734A (ja) チップ型半導体
JPH1174439A (ja) 樹脂モールドパッケージ
JP2001035961A (ja) 半導体装置及びその製造方法
JPH11251505A (ja) 半導体装置及びその製造方法
US6051784A (en) Semiconductor package
JPH11186465A (ja) 半導体装置およびその製造方法
JP3153197B2 (ja) 半導体装置
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP3424184B2 (ja) 樹脂封止型半導体装置
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
JP2533011B2 (ja) 表面実装型半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP2003133482A (ja) チップ部品およびその製造方法
JP3013611B2 (ja) 半導体装置の製造方法
JP2516394Y2 (ja) 半導体装置
JPH08316361A (ja) 半導体装置
JPH03255655A (ja) 半導体装置
JPH0521649A (ja) 半導体装置
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法