JP2533011B2 - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2533011B2 JP2533011B2 JP3157146A JP15714691A JP2533011B2 JP 2533011 B2 JP2533011 B2 JP 2533011B2 JP 3157146 A JP3157146 A JP 3157146A JP 15714691 A JP15714691 A JP 15714691A JP 2533011 B2 JP2533011 B2 JP 2533011B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- resin
- lead
- semiconductor device
- tie bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアイランドサイズを最大
にできる表面実装用のリードフレームと半導体装置に関
する。
にできる表面実装用のリードフレームと半導体装置に関
する。
【０００２】
【従来の技術】従来より軽薄短小化を実現する１つの手
段として、プリント基板の導電パターン上にリードを対
向接着する所謂ＣＰ，ＰＣＰと称される表面実装型の半
導体パッケージがある（例えば、特開平０１−１８４０
５９号公報）。図７と図８は斯る装置を示し、（１）は
半導体チップ、（２）は半導体チップ（１）を搭載する
アイランド、（３）はアイランド（２）を保持する為の
タイバー、（４）（５）はリード、（６）はワイヤ、
（７）はモールド樹脂である。
段として、プリント基板の導電パターン上にリードを対
向接着する所謂ＣＰ，ＰＣＰと称される表面実装型の半
導体パッケージがある（例えば、特開平０１−１８４０
５９号公報）。図７と図８は斯る装置を示し、（１）は
半導体チップ、（２）は半導体チップ（１）を搭載する
アイランド、（３）はアイランド（２）を保持する為の
タイバー、（４）（５）はリード、（６）はワイヤ、
（７）はモールド樹脂である。
【０００３】このような表面実装型ですら、近年は一層
の高密度化と大出力化が求められており、そのために搭
載される半導体チップ（１）も１個から２個へまたはよ
り大きなチップを搭載することが望まれている。従って
これらの要求に対応するため、リードフレームのアイラ
ンド（２）も大きくしたいという要求があった。また、
放熱性の点でアイランド（２）の裏面を露出したいとい
う意向もあった。
の高密度化と大出力化が求められており、そのために搭
載される半導体チップ（１）も１個から２個へまたはよ
り大きなチップを搭載することが望まれている。従って
これらの要求に対応するため、リードフレームのアイラ
ンド（２）も大きくしたいという要求があった。また、
放熱性の点でアイランド（２）の裏面を露出したいとい
う意向もあった。
【０００４】
【発明が解決しようとする課題】しかしながら、リード
フレームは１枚の板状材料から打ち抜きまたはエッチン
グにより製造され、その加工に板厚と同程度の抜きしろ
を要するので、リード（４）（５）とアイランド（２）
との間隔を狭めることができず、そのために外形寸法が
定められたパッケージではアイランド（２）の面積を増
大できない欠点があった。
フレームは１枚の板状材料から打ち抜きまたはエッチン
グにより製造され、その加工に板厚と同程度の抜きしろ
を要するので、リード（４）（５）とアイランド（２）
との間隔を狭めることができず、そのために外形寸法が
定められたパッケージではアイランド（２）の面積を増
大できない欠点があった。
【０００５】これを解決する１つの手法としてリードフ
レームの板厚自体を薄くして前記抜きしろの分を小さく
することが考えられる。しかしながら、この手法ではア
イランド（２）の板厚も薄くなり、前述したアイランド
（２）の裏面を露出する構成ではアイランド（２）周囲
に段差を形成する潰し加工ができなくなる欠点があっ
た。潰し加工で段差を付けておかないと、アイランド
（２）と樹脂との密着力が弱く実用に耐えない。さら
に、小サイズの半導体装置では、樹脂（７）端面からチ
ップ（１）までの距離が短くなるので、耐湿性も考慮し
なければならない欠点があった。
レームの板厚自体を薄くして前記抜きしろの分を小さく
することが考えられる。しかしながら、この手法ではア
イランド（２）の板厚も薄くなり、前述したアイランド
（２）の裏面を露出する構成ではアイランド（２）周囲
に段差を形成する潰し加工ができなくなる欠点があっ
た。潰し加工で段差を付けておかないと、アイランド
（２）と樹脂との密着力が弱く実用に耐えない。さら
に、小サイズの半導体装置では、樹脂（７）端面からチ
ップ（１）までの距離が短くなるので、耐湿性も考慮し
なければならない欠点があった。
【０００６】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、分離した２つのアイランド（１
１）を設け、アイランド（１１）の板厚に比べてリード
（１２）の板厚を薄くし、リード（１２）先端部（１
３）とアイランド（１１）との間隔を狭めてアイランド
（１１）の面積を増大すると共に、アイランド（１１）
と同様に裏面を露出するようにモールドされ、アイラン
ド（１１）の一部に一端が連結されたアイランド（１
１）より幅が狭いアイランドリード（２４）を夫々のア
イランド（１１）に形成したものである。
鑑み成されたもので、分離した２つのアイランド（１
１）を設け、アイランド（１１）の板厚に比べてリード
（１２）の板厚を薄くし、リード（１２）先端部（１
３）とアイランド（１１）との間隔を狭めてアイランド
（１１）の面積を増大すると共に、アイランド（１１）
と同様に裏面を露出するようにモールドされ、アイラン
ド（１１）の一部に一端が連結されたアイランド（１
１）より幅が狭いアイランドリード（２４）を夫々のア
イランド（１１）に形成したものである。
【０００７】
【作用】本発明によれば、リード（１２）の板厚を薄く
した分抜きしろが少なくて済み、その分をアイランド
（１１）面積の増大に用いることができる。また、夫々
のアイランド（１１）にアイランドリード（２４）を設
けることにより、アイランドリード（２４）を外部接続
端子として利用し且つ電気的に独立させることが可能に
なる他、外部接続リードとして足りる幅に形成したの
で、樹脂（１９）との界面を少なくできる。
した分抜きしろが少なくて済み、その分をアイランド
（１１）面積の増大に用いることができる。また、夫々
のアイランド（１１）にアイランドリード（２４）を設
けることにより、アイランドリード（２４）を外部接続
端子として利用し且つ電気的に独立させることが可能に
なる他、外部接続リードとして足りる幅に形成したの
で、樹脂（１９）との界面を少なくできる。
【０００８】
【実施例】以下に本発明を図面を参照しながら詳細に説
明する。図１は本発明の装置を示す平面図、図２はその
側面図、図３はその裏面図、図４は製造に使用したリー
ドフレームの平面図、図５は図４のＡＡ線断面図であ
る。
明する。図１は本発明の装置を示す平面図、図２はその
側面図、図３はその裏面図、図４は製造に使用したリー
ドフレームの平面図、図５は図４のＡＡ線断面図であ
る。
【０００９】先ず図４と図５を用いてリードフレームか
ら説明する。同図において、（１１）は半導体チップを
搭載するためのアイランド、（１２）は先端をアイラン
ド（１１）に近接するように延在しその先端に拡張部
（１３）を有するリード、（１４）はアイランド（１
１）を連結細条（１５）に保持するタイバーである。こ
のリードフレームは２チップ構成用に設計され、チップ
の基板電位を共用とする場合用に１つのアイランド（１
１）を持つ第１のパターン（１６）を、異電位とする場
合用に２つのアイランド（１１）を持つ第２のパターン
（１７）を設計できるようにしてある。２チップの組合
わせは、トランジスタ−トランジスタ、トランジスタ−
ダイオード、ダイオード−ダイオードの３種類である。
（１８）はユーザ設計によって前記基板電位の取り出し
リードとして使うことが可能な保持リードであり、第１
のパターン（１６）と第２のパターン（１７）とで形状
が等しいのは金型の共用を可能とするためである。尚、
図面上では第１と第２のパターン（１６）（１７）が混
在するが製造上は一定長さの短冊状リードフレームにど
ちらか一方のパターンを形成したものを利用する。
ら説明する。同図において、（１１）は半導体チップを
搭載するためのアイランド、（１２）は先端をアイラン
ド（１１）に近接するように延在しその先端に拡張部
（１３）を有するリード、（１４）はアイランド（１
１）を連結細条（１５）に保持するタイバーである。こ
のリードフレームは２チップ構成用に設計され、チップ
の基板電位を共用とする場合用に１つのアイランド（１
１）を持つ第１のパターン（１６）を、異電位とする場
合用に２つのアイランド（１１）を持つ第２のパターン
（１７）を設計できるようにしてある。２チップの組合
わせは、トランジスタ−トランジスタ、トランジスタ−
ダイオード、ダイオード−ダイオードの３種類である。
（１８）はユーザ設計によって前記基板電位の取り出し
リードとして使うことが可能な保持リードであり、第１
のパターン（１６）と第２のパターン（１７）とで形状
が等しいのは金型の共用を可能とするためである。尚、
図面上では第１と第２のパターン（１６）（１７）が混
在するが製造上は一定長さの短冊状リードフレームにど
ちらか一方のパターンを形成したものを利用する。
【００１０】リードフレームはリード（１２）部形成用
の薄い部分とアイランド（１１）部形成用の厚い部分を
有する１枚の銅系素材から成る板状材料を打ち抜き又は
エッチング加工することにより製造される。板厚はリー
ド（１２）用の薄い部分で０．２ｍｍ、アイランド用の
厚い部分で０．４ｍｍである。リード（１２）とアイラ
ンド（１１）とは前記板状材料の薄い部分で切断され、
そのため両者の間隔（図示ｘ）は板厚と同じか又は板厚
の８０％程度まで狭めることができる。リード（１２）
とタイバー（１４）との間隔も同じである。リード（１
２）先端の拡張部（１３）は金ワイヤ等のボンディング
ポストとして、および樹脂（１９）からの抜け防止の意
味で拡張されている。
の薄い部分とアイランド（１１）部形成用の厚い部分を
有する１枚の銅系素材から成る板状材料を打ち抜き又は
エッチング加工することにより製造される。板厚はリー
ド（１２）用の薄い部分で０．２ｍｍ、アイランド用の
厚い部分で０．４ｍｍである。リード（１２）とアイラ
ンド（１１）とは前記板状材料の薄い部分で切断され、
そのため両者の間隔（図示ｘ）は板厚と同じか又は板厚
の８０％程度まで狭めることができる。リード（１２）
とタイバー（１４）との間隔も同じである。リード（１
２）先端の拡張部（１３）は金ワイヤ等のボンディング
ポストとして、および樹脂（１９）からの抜け防止の意
味で拡張されている。
【００１１】アイランド（１１）はタイバー（１４）に
近い部分と前記切断を受ける部分で前記薄い板厚を有
し、その他のリード（１２）とは隣接しない部分は前記
厚い板厚を有する。そして厚い板厚を有するアイランド
（１１）の周囲３辺には、図５のＡＡ線断面図に示す如
く樹脂（１９）からのアイランド（１１）の剥離を防止
する突出部（２０）を形成するために深さ０．２ｍｍ程
の潰し加工を処してある。この潰し加工は板厚が大体
０.４ｍｍ以上ないと加工が困難となる。
近い部分と前記切断を受ける部分で前記薄い板厚を有
し、その他のリード（１２）とは隣接しない部分は前記
厚い板厚を有する。そして厚い板厚を有するアイランド
（１１）の周囲３辺には、図５のＡＡ線断面図に示す如
く樹脂（１９）からのアイランド（１１）の剥離を防止
する突出部（２０）を形成するために深さ０．２ｍｍ程
の潰し加工を処してある。この潰し加工は板厚が大体
０.４ｍｍ以上ないと加工が困難となる。
【００１２】タイバー（１４）はリード（１２）を打ち
抜いた後スタンピング加工により図６に示すように上方
へ折り曲げ、樹脂（１９）の厚みのほぼ半分となる位置
で再度折り曲げて水平に延在させる。同図において（２
１）は半導体チップ、（２２）はボンディングワイヤを
示す。上記リードフレームは、リード（１２）を形成す
る部分の板厚を薄くしたので打ち抜き加工に要する抜き
しろを小さくできる。そのためリード（１２）の拡張部
（１３）とアイランド（１１）との間隔を狭めることが
でき、狭めた分だけアイランド（１１）の面積を増大で
きる。従って２チップ構成にも十分対応できるだけのア
イランド（１１）面積を確保することができる。
抜いた後スタンピング加工により図６に示すように上方
へ折り曲げ、樹脂（１９）の厚みのほぼ半分となる位置
で再度折り曲げて水平に延在させる。同図において（２
１）は半導体チップ、（２２）はボンディングワイヤを
示す。上記リードフレームは、リード（１２）を形成す
る部分の板厚を薄くしたので打ち抜き加工に要する抜き
しろを小さくできる。そのためリード（１２）の拡張部
（１３）とアイランド（１１）との間隔を狭めることが
でき、狭めた分だけアイランド（１１）の面積を増大で
きる。従って２チップ構成にも十分対応できるだけのア
イランド（１１）面積を確保することができる。
【００１３】また、リード（１２）の拡張部（１３）と
タイバー（１４）との間隔も同様に狭めることができる
ので、拡張部（１３）をタイバー（１４）に向って拡大
することが可能である。拡張部（１３）はボンディング
ポストとして一定の面積があれば足りるので、前記タイ
バー（１４）へ向って拡大したことをアイランド（１
１）面積の一層の増大に寄与させることが可能である。
タイバー（１４）との間隔も同様に狭めることができる
ので、拡張部（１３）をタイバー（１４）に向って拡大
することが可能である。拡張部（１３）はボンディング
ポストとして一定の面積があれば足りるので、前記タイ
バー（１４）へ向って拡大したことをアイランド（１
１）面積の一層の増大に寄与させることが可能である。
【００１４】図１と図２、および図３は斯るリードフレ
ームにより構成した本発明の半導体装置を示す。この装
置は第２のパターン（１７）のリードフレームを利用し
たもので、中央で切断された２個のアイランド（１１）
の夫々に半導体チップ（２１）をダイボンドし、チップ
（２１）表面の電極とリード（１２）とをボンディング
ワイヤ（２２）でワイヤボンドし、主要部を樹脂（１
９）でモールドし、タイバー（１４）等を切断して個々
に分割したものである。リード（１２）のうち樹脂（１
９）内部に封止される部分を内部リード（１２ａ）、樹
脂（１９）の外側になる部分を外部リード（１２ｂ）と
称する。樹脂（１９）はアイランド（１１）の裏面のう
ち板厚が厚い部分だけを露出するように主要部を封止
し、導出された外部リード（１２ｂ）はフォーミングに
より表面実装可能なリード形状に曲げられる。
ームにより構成した本発明の半導体装置を示す。この装
置は第２のパターン（１７）のリードフレームを利用し
たもので、中央で切断された２個のアイランド（１１）
の夫々に半導体チップ（２１）をダイボンドし、チップ
（２１）表面の電極とリード（１２）とをボンディング
ワイヤ（２２）でワイヤボンドし、主要部を樹脂（１
９）でモールドし、タイバー（１４）等を切断して個々
に分割したものである。リード（１２）のうち樹脂（１
９）内部に封止される部分を内部リード（１２ａ）、樹
脂（１９）の外側になる部分を外部リード（１２ｂ）と
称する。樹脂（１９）はアイランド（１１）の裏面のう
ち板厚が厚い部分だけを露出するように主要部を封止
し、導出された外部リード（１２ｂ）はフォーミングに
より表面実装可能なリード形状に曲げられる。
【００１５】（２４）は保持リード（１８）を切断する
ことにより形成したアイランドリードであり、このアイ
ランドリード（２４）は、アイランド（１１）と同じ板
厚を有し、リード（１２）よりやや太い程度の太さで形
成され、一端が夫々のアイランド（１１）に連結される
と共に、図２と図３から明らかなように、アイランド
（１１）と同様に裏面を露出するようにモールドされ、
アイランド（１１）と水平に樹脂（１９）の外側まで一
直線状に延在させたものである。リード（１２）より太
くなるのは、板厚の差によるものである。
ことにより形成したアイランドリードであり、このアイ
ランドリード（２４）は、アイランド（１１）と同じ板
厚を有し、リード（１２）よりやや太い程度の太さで形
成され、一端が夫々のアイランド（１１）に連結される
と共に、図２と図３から明らかなように、アイランド
（１１）と同様に裏面を露出するようにモールドされ、
アイランド（１１）と水平に樹脂（１９）の外側まで一
直線状に延在させたものである。リード（１２）より太
くなるのは、板厚の差によるものである。
【００１６】この構成はアイランド（１１）の板厚が厚
い部分を切断するので当然に抜きしろが大きくなるもの
の、２つのアイランド（１１）が電気的に独立するの
で、２つの半導体チップ（２１）の基板電位を共用でき
ない回路構成に利用できる。前記基板電位をタイバー
（１４）をリードとして取り出すかアイランドリード
（２４）をリードとして取り出すかはユーザの任意であ
る。後者であればタイバー（１８）は不要であるから適
当な長さで切断する。
い部分を切断するので当然に抜きしろが大きくなるもの
の、２つのアイランド（１１）が電気的に独立するの
で、２つの半導体チップ（２１）の基板電位を共用でき
ない回路構成に利用できる。前記基板電位をタイバー
（１４）をリードとして取り出すかアイランドリード
（２４）をリードとして取り出すかはユーザの任意であ
る。後者であればタイバー（１８）は不要であるから適
当な長さで切断する。
【００１７】プリント基板（図示せず）上へは、アイラ
ンド（１１）の裏面がプリント基板又はプリント基板表
面に形成した配線パターンに密着するように各リード
（１２）を半田付けする。リード（１２）をフォーミン
グ形状にしたのは、前記半田付け時にリード（１２）と
アイランド（１１）間で半田によるブリッジが形成され
両者が短絡する事故を防ぐために、リード（１２）の先
端部分と樹脂（１９）との間に空間を設けたものであ
る。
ンド（１１）の裏面がプリント基板又はプリント基板表
面に形成した配線パターンに密着するように各リード
（１２）を半田付けする。リード（１２）をフォーミン
グ形状にしたのは、前記半田付け時にリード（１２）と
アイランド（１１）間で半田によるブリッジが形成され
両者が短絡する事故を防ぐために、リード（１２）の先
端部分と樹脂（１９）との間に空間を設けたものであ
る。
【００１８】斯る構成によれば、２つの半導体チップ
（２１）の基板電位を互いに独立させることができるの
で、回路応用の幅が広い半導体装置を提供できる。しか
も、限られたサイズ内でアイランド（１１）の面積を最
大にできるので、１パッケージ２チップ構成を採ること
ができる。また、アイランド（１１）の裏面を露出した
ことによりある程度の大出力化が可能であり且つアイラ
ンド（１１）の潰し加工によって樹脂（１９）とアイラ
ンド（１１）の密着性をも確保できる。さらにリード
（１２）の板厚を薄くしたことによりリード（１２）の
フォーミングを容易に行うことができる。
（２１）の基板電位を互いに独立させることができるの
で、回路応用の幅が広い半導体装置を提供できる。しか
も、限られたサイズ内でアイランド（１１）の面積を最
大にできるので、１パッケージ２チップ構成を採ること
ができる。また、アイランド（１１）の裏面を露出した
ことによりある程度の大出力化が可能であり且つアイラ
ンド（１１）の潰し加工によって樹脂（１９）とアイラ
ンド（１１）の密着性をも確保できる。さらにリード
（１２）の板厚を薄くしたことによりリード（１２）の
フォーミングを容易に行うことができる。
【００１９】そしてさらに、アイランド（１１）からア
イランドリード（２４）を個々に導出してあるので、ア
イランドリード（２４）又はタイバー（１４）のどちら
からでも基板電位を取り出すことが可能となり、実装の
自由度が増す。アイランドリード（２４）を利用してタ
イバー（１４）を切落した場合は、ピン間隔を広げられ
るので、リード（１２）相互の半田ブリッジを一層防止
できる。
イランドリード（２４）を個々に導出してあるので、ア
イランドリード（２４）又はタイバー（１４）のどちら
からでも基板電位を取り出すことが可能となり、実装の
自由度が増す。アイランドリード（２４）を利用してタ
イバー（１４）を切落した場合は、ピン間隔を広げられ
るので、リード（１２）相互の半田ブリッジを一層防止
できる。
【００２０】また、アイランドリード（２４）をアイラ
ンド（１１）の幅より狭い幅で導出させたので、アイラ
ンド（１１）をそのままの幅で樹脂（１９）の外側へ導
出させたものより樹脂（１９）との界面面積を縮小で
き、水分の侵入経路を少なくできるので、装置の耐湿性
を向上できる。尚、アイランドリード（２４）の樹脂
（１９）モールドされる部分に、Ｖ字状の溝を設けると
パスが長くなるので一層の耐湿性向上を図ることができ
る。
ンド（１１）の幅より狭い幅で導出させたので、アイラ
ンド（１１）をそのままの幅で樹脂（１９）の外側へ導
出させたものより樹脂（１９）との界面面積を縮小で
き、水分の侵入経路を少なくできるので、装置の耐湿性
を向上できる。尚、アイランドリード（２４）の樹脂
（１９）モールドされる部分に、Ｖ字状の溝を設けると
パスが長くなるので一層の耐湿性向上を図ることができ
る。
【００２１】
【発明の効果】以上に説明した通り、本発明によればリ
ード（１２）の板厚を薄くしたことによりリード（１
２）の先端部（１３）とアイランド（１１）との間隔
（図１ｘ）を狭めることができるので、その分をアイラ
ンド（１１）面積の増大特にリード（１２）の延在方向
と同一方向の長さを増大して、２チップ構成とすること
ができる利点を有する。また、アイランド（１１）には
潰し加工により段差（２０）を形成することができるの
で、アイランド（１１）の裏面を露出した半導体装置に
できる利点を有する。さらに、リード（１２）の板厚を
薄くしたことによりリード（１２）のフォーミング加工
が容易にできるという利点をも有する。そして、１パッ
ケージ２チップ構成とすることにより電子機器の一層の
軽薄短小化に対応できる利点をも有する。
ード（１２）の板厚を薄くしたことによりリード（１
２）の先端部（１３）とアイランド（１１）との間隔
（図１ｘ）を狭めることができるので、その分をアイラ
ンド（１１）面積の増大特にリード（１２）の延在方向
と同一方向の長さを増大して、２チップ構成とすること
ができる利点を有する。また、アイランド（１１）には
潰し加工により段差（２０）を形成することができるの
で、アイランド（１１）の裏面を露出した半導体装置に
できる利点を有する。さらに、リード（１２）の板厚を
薄くしたことによりリード（１２）のフォーミング加工
が容易にできるという利点をも有する。そして、１パッ
ケージ２チップ構成とすることにより電子機器の一層の
軽薄短小化に対応できる利点をも有する。
【００２２】そしてさらに、アイランド（１１）を分離
したので２つのチップ（２１）の基板電位を分離した回
路構成を採ることができ、応用範囲を広くできる利点を
有する。さらに、アイランド（１１）から夫々アイラン
ドリード（２４）を導出することにより、実装自由度を
増大できる他、リード（１２）と同程度の太さで導出し
たので、水分の侵入箇所を少なくでき、小型化したパッ
ケージの耐湿性を保つことができる利点をも有する。
したので２つのチップ（２１）の基板電位を分離した回
路構成を採ることができ、応用範囲を広くできる利点を
有する。さらに、アイランド（１１）から夫々アイラン
ドリード（２４）を導出することにより、実装自由度を
増大できる他、リード（１２）と同程度の太さで導出し
たので、水分の侵入箇所を少なくでき、小型化したパッ
ケージの耐湿性を保つことができる利点をも有する。
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するための側面図である。
【図３】本発明を説明するための裏面図である。
【図４】リードフレームを示す平面図である。
【図５】図４のＡＡ線断面図である。
【図６】図４の側面図である。
【図７】従来例を説明する平面図である。
【図８】従来例を説明する側面図である。
Claims (4)
- 【請求項１】 半導体チップを固着する少なくとも２個
のアイランドと、前記アイランドに先端を近接する如く
延在し前記先端に拡張部を有する前記アイランドより薄
肉の内部リードと、前記内部リードと平行に延在し、前
記アイランドに連結する内部タイバーと、前記半導体チ
ップを含み、前記アイランドの裏面を露出するように主
要部をモールドする樹脂と、前記樹脂の厚みの略半分の
高さから樹脂の外部に導出され、外部回路との接続部が
前記樹脂と離れるよう、表面実装用にリードフォーミン
グされた外部接続リードと、前記外部接続リードと同様
に樹脂の外部に導出された外部タイバーと、前記アイラ
ンドの夫々に、前記アイランドと同じ厚み、前記アイラ
ンドより細い幅を有し、その裏面を露出するように樹脂
にてモールドされ、一端が前記アイランドに連結し、一
直線状に延在して他端が前記樹脂の外部に導出されたア
イランドリードとを具備することを特徴とする表面実装
型半導体装置。 - 【請求項２】 前記外部タイバーが樹脂の外側で途中で
切断されていることを特徴とする請求項１記載の表面実
装型半導体装置。 - 【請求項３】 前記アイランドの端面に樹脂剥離防止用
の潰し加工を処してあることを特徴とする請求項１記載
の表面実装型半導体装置。 - 【請求項４】 前記アイランドに対して、前記外部接続
リードと外部タイバーとが一方向に、前記アイランドリ
ードが他方向に夫々まとめて導出されていることを特徴
とする請求項１記載の表面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157146A JP2533011B2 (ja) | 1991-06-27 | 1991-06-27 | 表面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157146A JP2533011B2 (ja) | 1991-06-27 | 1991-06-27 | 表面実装型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255706A Division JP2538407B2 (ja) | 1990-09-25 | 1990-09-25 | 表面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340264A JPH04340264A (ja) | 1992-11-26 |
| JP2533011B2 true JP2533011B2 (ja) | 1996-09-11 |
Family
ID=15643187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157146A Expired - Fee Related JP2533011B2 (ja) | 1991-06-27 | 1991-06-27 | 表面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533011B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308247A (ja) | 2000-04-19 | 2001-11-02 | Nec Kansai Ltd | リードフレーム及び表面実装型半導体装置 |
| JP2007294669A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007299874A (ja) * | 2006-04-28 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 熱伝導性基板及び電気伝導性基板 |
| WO2011055611A1 (ja) | 2009-11-05 | 2011-05-12 | ローム株式会社 | 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置 |
-
1991
- 1991-06-27 JP JP3157146A patent/JP2533011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04340264A (ja) | 1992-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| US7446397B2 (en) | Leadless semiconductor package | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20040089921A1 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JP2538407B2 (ja) | 表面実装型半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2517465B2 (ja) | リ―ドフレ―ム | |
| KR100291511B1 (ko) | 멀티 칩 패키지 | |
| KR100460048B1 (ko) | 범프 칩 케리어 패키지 및 그의 제조방법 | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0529539A (ja) | マルチチツプモジユール | |
| KR100384335B1 (ko) | 반도체패키지와 그 제조방법 | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
| JP2005142284A (ja) | 半導体装置 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| US20040217449A1 (en) | Electronic component packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |