JP2517465B2 - リ―ドフレ―ム - Google Patents
リ―ドフレ―ムInfo
- Publication number
- JP2517465B2 JP2517465B2 JP2262492A JP26249290A JP2517465B2 JP 2517465 B2 JP2517465 B2 JP 2517465B2 JP 2262492 A JP2262492 A JP 2262492A JP 26249290 A JP26249290 A JP 26249290A JP 2517465 B2 JP2517465 B2 JP 2517465B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- tie bar
- islands
- lead frame
- connecting strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は２チップ搭載用の２種類のリードフレームに
おいて両者のモールド金型を共用できるリードフレーム
に関する。
おいて両者のモールド金型を共用できるリードフレーム
に関する。
（ロ）従来の技術 従来より軽薄短小化を実現する１つの手段として、プ
リント基板の導電パターン上にリードを対向接着する所
謂CP、PCPと称される表面実装型の半導体パッケージが
ある（例えば、特開平01−184059号公報）。第９図と第
10図は斯る装置を示し、（１）は半導体チップ、（２）
は半導体チップ（１）を搭載するアイランド、（３）は
アイランド（２）を保持する為のタイバー、（４）
（５）はリード、（６）はワイヤ、（７）はモールド樹
脂である。
リント基板の導電パターン上にリードを対向接着する所
謂CP、PCPと称される表面実装型の半導体パッケージが
ある（例えば、特開平01−184059号公報）。第９図と第
10図は斯る装置を示し、（１）は半導体チップ、（２）
は半導体チップ（１）を搭載するアイランド、（３）は
アイランド（２）を保持する為のタイバー、（４）
（５）はリード、（６）はワイヤ、（７）はモールド樹
脂である。
このような表面実装型ですら、近年は一層の高密度化
と大出力化が求められており、そのために搭載される半
導体チップ（１）も１個から２個へ且つより大きなチッ
プを搭載することが望まれている。従ってこれらの要求
に対応するため、２チップ対応の表面実装用リードフレ
ームを設計する必要があった。前記２チップの代表的な
組合わせは、トランジスタとトランジスタ、トランジス
タとダイオード、ダイオードとダイオードの３種類であ
る。
と大出力化が求められており、そのために搭載される半
導体チップ（１）も１個から２個へ且つより大きなチッ
プを搭載することが望まれている。従ってこれらの要求
に対応するため、２チップ対応の表面実装用リードフレ
ームを設計する必要があった。前記２チップの代表的な
組合わせは、トランジスタとトランジスタ、トランジス
タとダイオード、ダイオードとダイオードの３種類であ
る。
（ハ）発明が解決しようとする課題 しかしながら、トランジスタ等を形成した半導体チッ
プ（１）はその基板電位をアイランド（２）を介して取
出すので、回路的な要求からアイランド（２）は半導体
チップ（１）ごとに分離したい場合がある。その一方で
表面実装型パッケージは寸法が限られていることからア
イランド（２）面積を少しでも大きくしたいという潜在
的な要求があり、１個のアイランド（２）を共通基台と
する場合もある。従って前記基板電位を共用できるタイ
プとできないタイプとの２種類を設計する必要性が生じ
たが、各々を専用設計したのではモールド金型も専用設
計しなければならず、コストが倍増する欠点があった。
プ（１）はその基板電位をアイランド（２）を介して取
出すので、回路的な要求からアイランド（２）は半導体
チップ（１）ごとに分離したい場合がある。その一方で
表面実装型パッケージは寸法が限られていることからア
イランド（２）面積を少しでも大きくしたいという潜在
的な要求があり、１個のアイランド（２）を共通基台と
する場合もある。従って前記基板電位を共用できるタイ
プとできないタイプとの２種類を設計する必要性が生じ
たが、各々を専用設計したのではモールド金型も専用設
計しなければならず、コストが倍増する欠点があった。
（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑み成されたもので、前記
基板電位を共用とするタイプ、つまり１個のアイランド
（11）に２個のチップ（19）を載置するリードフレーム
のアイランド（11）に、１個のアイランド（11）を中央
で切断するようにタイバー（15）と保持タイバー（16）
を２箇所に設けることによって、アイランド（11）を分
離したパターンとアイランド（11）を共通基台としたパ
ターンとの共通化を図ったことを特徴とする。
基板電位を共用とするタイプ、つまり１個のアイランド
（11）に２個のチップ（19）を載置するリードフレーム
のアイランド（11）に、１個のアイランド（11）を中央
で切断するようにタイバー（15）と保持タイバー（16）
を２箇所に設けることによって、アイランド（11）を分
離したパターンとアイランド（11）を共通基台としたパ
ターンとの共通化を図ったことを特徴とする。
（ホ）作用 本発明によれば、アイランド（11）を１個とする場合
もアイランド（11）を分離して２個とする場合もタイバ
ー（15）と保持タイバー（16）を同一箇所に同一形状で
設けたので、どちらの形状のリードフレームもモールド
金型を共用できる。
もアイランド（11）を分離して２個とする場合もタイバ
ー（15）と保持タイバー（16）を同一箇所に同一形状で
設けたので、どちらの形状のリードフレームもモールド
金型を共用できる。
（ヘ）実施例 以下に本発明の一実施例を図面を参照しながら詳細に
説明する。
説明する。
第１図は２種類のうち１つのアイランド（11）を共通
基台とする第１のリードフレームを、第２図は２種類の
うち２つのアイランド（11）を設けた第２のリードフレ
ームを夫々示す。
基台とする第１のリードフレームを、第２図は２種類の
うち２つのアイランド（11）を設けた第２のリードフレ
ームを夫々示す。
これらの図において、アイランド（11）は２個の半導
体チップを載置するに十分な面積を有し、（12）はアイ
ランド（11）の片側に延在して複数個のリードパターン
を保持する連結細条、（13）は一端を連結細条（12）に
保持され他端をアイランド（11）に近接する如く延在す
るリード、（14）はリード（13）の先端に設けられた拡
張部、（15）はアイランド（11）を連結細条（12）に保
持するタイバー、（16）はユーザの選択によって基板電
位取出リードとしても用いることが可能な保持タイバー
である。
体チップを載置するに十分な面積を有し、（12）はアイ
ランド（11）の片側に延在して複数個のリードパターン
を保持する連結細条、（13）は一端を連結細条（12）に
保持され他端をアイランド（11）に近接する如く延在す
るリード、（14）はリード（13）の先端に設けられた拡
張部、（15）はアイランド（11）を連結細条（12）に保
持するタイバー、（16）はユーザの選択によって基板電
位取出リードとしても用いることが可能な保持タイバー
である。
リードフレームはリード（13）部形成用の薄い部分と
アイランド（11）部形成用の厚い部分を有する１枚の銅
系素材から成る板状材料を打ち抜き加工することにより
製造される。板厚はリード（11）用の薄い部分で0.2m
m、アイランド用の厚い部分で0.4mmである。
アイランド（11）部形成用の厚い部分を有する１枚の銅
系素材から成る板状材料を打ち抜き加工することにより
製造される。板厚はリード（11）用の薄い部分で0.2m
m、アイランド用の厚い部分で0.4mmである。
リード（13）とアイランド（11）とは前記板状材料の
薄い部分で切断され、そのため両者の間隔（図示ｘ）は
板厚と同じか又は板厚の80％程度まで狭めることができ
る。リード（13）とタイバー（15）との間隔も同じであ
る。リード（13）先端の拡張部（14）は金ワイヤ等のボ
ンディングポストとして、および樹脂からの抜け防止の
意味で拡張されている。
薄い部分で切断され、そのため両者の間隔（図示ｘ）は
板厚と同じか又は板厚の80％程度まで狭めることができ
る。リード（13）とタイバー（15）との間隔も同じであ
る。リード（13）先端の拡張部（14）は金ワイヤ等のボ
ンディングポストとして、および樹脂からの抜け防止の
意味で拡張されている。
アイランド（11）はタイバー（15）に近い部分と前記
切断を受ける部分で前記薄い板厚を有し、その他のリー
ド（13）とは隣接しない部分は前記厚い板厚を有する。
そして厚い板厚を有するアイランド（11）の周囲３辺に
は、第３図のAA線断面図に示す如く樹脂（17）からのア
イランド（11）の剥離を防止する突出部（18）を形成す
るために深さ0.2mm程の潰し加工を処してある。この潰
し加工は板厚が大体0.4mm以上ないと加工が困難とな
る。
切断を受ける部分で前記薄い板厚を有し、その他のリー
ド（13）とは隣接しない部分は前記厚い板厚を有する。
そして厚い板厚を有するアイランド（11）の周囲３辺に
は、第３図のAA線断面図に示す如く樹脂（17）からのア
イランド（11）の剥離を防止する突出部（18）を形成す
るために深さ0.2mm程の潰し加工を処してある。この潰
し加工は板厚が大体0.4mm以上ないと加工が困難とな
る。
タイバー（15）はリード（13）を打ち抜いた後スタン
ピング加工により第４図に示すように上方へ折り曲げ、
樹脂（17）の厚みのほぼ半分となる位置で再度折り曲げ
て水平に延在させる。同図において（19）は半導体チッ
プ、（20）はボンディングワイヤを示す。この加工で前
記間隔ｘを打ち抜き加工直後の間隔より狭めるようにす
ることができる。
ピング加工により第４図に示すように上方へ折り曲げ、
樹脂（17）の厚みのほぼ半分となる位置で再度折り曲げ
て水平に延在させる。同図において（19）は半導体チッ
プ、（20）はボンディングワイヤを示す。この加工で前
記間隔ｘを打ち抜き加工直後の間隔より狭めるようにす
ることができる。
第１図のパターンにおいては、アイランド（11）が１
つしかないのでタイバー（15）は１本で済むはずであ
る。又、保持タイバー（16）も同様である。これらは第
２図のパターンにおいて重要な意味を持つ。
つしかないのでタイバー（15）は１本で済むはずであ
る。又、保持タイバー（16）も同様である。これらは第
２図のパターンにおいて重要な意味を持つ。
第２図のパターンは、第１図のパターンのアイランド
（11）を中央で切断した形状を有する。そのため各々の
アイランド（11）をタイバー（15）を設けることによっ
て各々のアイランド（11）を連結細条（12）に保持して
いる。ところが、表面実装用として用いた板厚0.2〜0.4
mmのタイバー（15）では強度的に弱く、これを補うため
に保持タイバー（16）が各々のアイランド（11）に連結
している。この構造によれば、タイバー（15）と保持タ
イバー（16）とによって２個のアイランド（11）を一体
化できるので、アイランド（11）の機械的強度を増すこ
とができる。
（11）を中央で切断した形状を有する。そのため各々の
アイランド（11）をタイバー（15）を設けることによっ
て各々のアイランド（11）を連結細条（12）に保持して
いる。ところが、表面実装用として用いた板厚0.2〜0.4
mmのタイバー（15）では強度的に弱く、これを補うため
に保持タイバー（16）が各々のアイランド（11）に連結
している。この構造によれば、タイバー（15）と保持タ
イバー（16）とによって２個のアイランド（11）を一体
化できるので、アイランド（11）の機械的強度を増すこ
とができる。
そして、第２図のパターンとモールド金型を共用する
ために、第１図のパターンにも２本のタイバー（15）と
保持タイバー（16）を形成してある。第１図と第２図に
おいて一点鎖線は半導体チップ（19）を封止する樹脂
（17）が充満される部分を示し、充満される部分を除く
リードフレームの形状を合致させることによって、どち
らのパターンのリードフレームでも共通のモールド金型
で封止することができる。
ために、第１図のパターンにも２本のタイバー（15）と
保持タイバー（16）を形成してある。第１図と第２図に
おいて一点鎖線は半導体チップ（19）を封止する樹脂
（17）が充満される部分を示し、充満される部分を除く
リードフレームの形状を合致させることによって、どち
らのパターンのリードフレームでも共通のモールド金型
で封止することができる。
第５図と第６図、第７図と第８図に斯るリードフレー
ムにより構成した半導体装置を示す。第５図と第６図は
第１図に示すパターンのリードフレームを利用したもの
で、共通のアイランド（11）に２個の半導体チップ（1
9）をダイボンドし、チップ（19）表面の電極とリード
（13）とをボンディングワイヤ（20）でワイヤボンド
し、主要部を樹脂（17）でモールドし、タイバー（15）
等を切断して個々に分割したものである。リード（13）
のうち樹脂（17）内部に封止される部分を内部リード、
樹脂（17）の外側になる部分を外部リードと称する。樹
脂（17）はアイランド（11）の裏面のうち板厚が厚い部
分だけを露出するように主要部を封止し、導出されたリ
ード（13）はフォーミングにより表面実装可能なリード
形状に曲げられる。
ムにより構成した半導体装置を示す。第５図と第６図は
第１図に示すパターンのリードフレームを利用したもの
で、共通のアイランド（11）に２個の半導体チップ（1
9）をダイボンドし、チップ（19）表面の電極とリード
（13）とをボンディングワイヤ（20）でワイヤボンド
し、主要部を樹脂（17）でモールドし、タイバー（15）
等を切断して個々に分割したものである。リード（13）
のうち樹脂（17）内部に封止される部分を内部リード、
樹脂（17）の外側になる部分を外部リードと称する。樹
脂（17）はアイランド（11）の裏面のうち板厚が厚い部
分だけを露出するように主要部を封止し、導出されたリ
ード（13）はフォーミングにより表面実装可能なリード
形状に曲げられる。
この構成はアイランド（11）が共通であるので、搭載
するチップ（19）はチップ（19）の基板電位を共通にで
きる組合わせに限られる。前記基板電位をタイバー（1
5）をリードとして取出すか保持タイバー（16）をリー
ドとして取出すかはユーザの任意である。後者であれば
タイバー（15）は不要であるから適当な長さで切断す
る。
するチップ（19）はチップ（19）の基板電位を共通にで
きる組合わせに限られる。前記基板電位をタイバー（1
5）をリードとして取出すか保持タイバー（16）をリー
ドとして取出すかはユーザの任意である。後者であれば
タイバー（15）は不要であるから適当な長さで切断す
る。
プリント基板（図示せず）上へは、アイランド（11）
の裏面がプリント基板又はプリント基板表面に形成した
配線パターンに密着するように各リード（13）を半田付
けする。リード（13）をフォーミング形状にしたのは、
前記半田付け時にリード（13）とアイランド（11）間で
半田によるブリッジが形成され両者が短絡する事故を防
ぐために、リード（13）の先端部分と樹脂（17）との間
に空間を設けたものである。
の裏面がプリント基板又はプリント基板表面に形成した
配線パターンに密着するように各リード（13）を半田付
けする。リード（13）をフォーミング形状にしたのは、
前記半田付け時にリード（13）とアイランド（11）間で
半田によるブリッジが形成され両者が短絡する事故を防
ぐために、リード（13）の先端部分と樹脂（17）との間
に空間を設けたものである。
斯る半導体装置によれば、限られたサイズ内でアイラ
ンド（11）の面積を最大にできるので、１パッケージ２
チップ構成を採ることができる。また、アイランド（1
1）の裏面を露出したことによりある程度の大出力化が
可能であり且つアイランド（11）の潰し加工によって樹
脂（17）とアイランド（11）の密着性をも確保できる。
さらにリード（13）の板厚を薄くしたことによりリード
（13）のフォーミングを容易に行うことができる。
ンド（11）の面積を最大にできるので、１パッケージ２
チップ構成を採ることができる。また、アイランド（1
1）の裏面を露出したことによりある程度の大出力化が
可能であり且つアイランド（11）の潰し加工によって樹
脂（17）とアイランド（11）の密着性をも確保できる。
さらにリード（13）の板厚を薄くしたことによりリード
（13）のフォーミングを容易に行うことができる。
第７図と第８図は第２図に示したパターンのリードフ
レームを利用したものである。アイランド（11）が中央
で切断され夫々に半導体チップ（19）を固着すると共に
ボンディングワイヤ（20）で対応するリード（13）と半
導体チップ（19）とをワイヤボンドしてある。この構成
はアイランド（11）の板厚が厚い部分を切断するので当
然に抜きしろが大きくなるものの、２つの半導体チップ
（19）の基板電位を独立させた回路構成に幅広く利用で
きる。尚、基板電位を保持タイバー（16）から取り出す
ものとしてタイバー（15）を途中で切断した例を図示し
てある。
レームを利用したものである。アイランド（11）が中央
で切断され夫々に半導体チップ（19）を固着すると共に
ボンディングワイヤ（20）で対応するリード（13）と半
導体チップ（19）とをワイヤボンドしてある。この構成
はアイランド（11）の板厚が厚い部分を切断するので当
然に抜きしろが大きくなるものの、２つの半導体チップ
（19）の基板電位を独立させた回路構成に幅広く利用で
きる。尚、基板電位を保持タイバー（16）から取り出す
ものとしてタイバー（15）を途中で切断した例を図示し
てある。
以上に説明した如く、本発明は２本のタイバー（15）
と保持タイバー（16）を設けることにより、第２図のパ
ターンのリードフレームではアイランド（11）の機械的
強度を増大でき、そして第１図のパターンのリードフレ
ームでは第２図のものとモールド金型を共用できるもの
である。尚、保持タイバー（16）を全部連結しなかった
のは、リードフレームのコイニング時にリード（13）に
歪が生じることを出来るだけ避けるためである。
と保持タイバー（16）を設けることにより、第２図のパ
ターンのリードフレームではアイランド（11）の機械的
強度を増大でき、そして第１図のパターンのリードフレ
ームでは第２図のものとモールド金型を共用できるもの
である。尚、保持タイバー（16）を全部連結しなかった
のは、リードフレームのコイニング時にリード（13）に
歪が生じることを出来るだけ避けるためである。
（ト）発明の効果 以上に説明した通り、本発明によれば２本のタイバー
（15）とアイランド（11）を連結する保持タイバー（1
6）とにより、アイランド（11）を分離した第２図のリ
ードフレームにおいて各々のアイランド（11）の機械的
強度を保つことができる。そして、１つのアイランド
（11）を共通基台とする第１図のパターンにも第２図と
同形状に２本のタイバー（15）と保持タイバー（16）を
設けることにより、両者のモールド金型を共用できる利
点を有する。従って、２つのタイプの半導体装置を安価
に製造できる利点を有する。
（15）とアイランド（11）を連結する保持タイバー（1
6）とにより、アイランド（11）を分離した第２図のリ
ードフレームにおいて各々のアイランド（11）の機械的
強度を保つことができる。そして、１つのアイランド
（11）を共通基台とする第１図のパターンにも第２図と
同形状に２本のタイバー（15）と保持タイバー（16）を
設けることにより、両者のモールド金型を共用できる利
点を有する。従って、２つのタイプの半導体装置を安価
に製造できる利点を有する。
第１図と第２図は本発明のリードフレームを示す平面
図、第３図と第４図はAA線断面図と側面図、第５図と第
６図は第１図のリードフレームにより組立てた半導体装
置を示す平面図と側面図、第７図と第８図は第２図のリ
ードフレームにより組立てた半導体装置を示す平面図と
側面図、第９図と第10図は従来例を示す平面図と側面図
である。
図、第３図と第４図はAA線断面図と側面図、第５図と第
６図は第１図のリードフレームにより組立てた半導体装
置を示す平面図と側面図、第７図と第８図は第２図のリ
ードフレームにより組立てた半導体装置を示す平面図と
側面図、第９図と第10図は従来例を示す平面図と側面図
である。
Claims (5)
- 【請求項１】２個の半導体チップを固着するに足りる面
積を有するアイランドと、前記アイランドに先端を近接
する如く延在する複数本のリードと、前記アイランドを
連結細条に保持する複数本のタイバーとを具備するリー
ドフレームにおいて、 前記アイランドを中央で切断できるように前記複数本の
タイバーを互いに離間して設けたことを特徴とするリー
ドフレーム。 - 【請求項２】２個の半導体チップを固着するに足りる面
積を有するアイランドと、前記アイランドの片側にのみ
延在する連結細条と、一端を前記連結細条に保持され他
端を前記アイランドに近接する如く延在する複数本のリ
ードと、前記アイランドを前記連結細条に保持する複数
本のタイバーと、前記アイランドの前記連結細条とは反
対側の端から導出され導出された位置から離れた位置で
再度前記アイランドに連結する第２のタイバーとを具備
し、前記複数本のタイバーの中間で前記アイランドを切
断できるようにしたことを特徴とするリードフレーム。 - 【請求項３】２個の半導体チップを固着する２個のアイ
ランドと、前記アイランドの片側にのみ延在する連結細
条と、一端を前記連結細条に保持され他端を前記アイラ
ンドに近接する如く延在する複数本のリードと、前記２
個のアイランドを夫々前記連結細条に保持するタイバー
と、前記２個のアイランドの前記タイバーとは反対側の
端を互いに連結する保持タイバーとを具備することを特
徴とするリードフレーム。 - 【請求項４】前記リードの板厚が前記アイランドの板厚
より薄いことを特徴とする請求項第３項記載のリードフ
レーム。 - 【請求項５】共通の金型でモールドできる２種類のリー
ドフレームであって、 ２個の半導体チップを固着するに足りる面積を有するア
イランドと、前記アイランドに先端を近接する如く延在
する複数本のリードと、前記アイランドを連結細条に保
持する複数本の第１のタイバーと、前記第１のタイバー
とは反対側のアイランドから導出され導出された位置か
ら離れた位置で再度前記アイランドに連結する第２のタ
イバーとを具備する第１のリードフレームと、 ２個の半導体チップを個々に固着する２個のアイランド
と、前記アイランドの夫々に先端を近接する如く延在す
る複数本のリードと、前記アイランドを個々に連結細条
に保持する第１のタイバーと、前記２つのアイランドの
うちの一方から導出されて延在し他方のアイランドに連
結する第２のタイバーとを具備する第２のリードフレー
ムと、 前記アイランドの部分を除き前記連結細条とリードおよ
び第１と第２のタイバーのパターンを共通化したことを
特徴とする２種類のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262492A JP2517465B2 (ja) | 1990-09-28 | 1990-09-28 | リ―ドフレ―ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262492A JP2517465B2 (ja) | 1990-09-28 | 1990-09-28 | リ―ドフレ―ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137754A JPH04137754A (ja) | 1992-05-12 |
| JP2517465B2 true JP2517465B2 (ja) | 1996-07-24 |
Family
ID=17376550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2262492A Expired - Fee Related JP2517465B2 (ja) | 1990-09-28 | 1990-09-28 | リ―ドフレ―ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517465B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4840305B2 (ja) * | 2007-09-14 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5171803B2 (ja) * | 2009-12-28 | 2013-03-27 | ローム株式会社 | 半導体装置 |
| WO2015001648A1 (ja) | 2013-07-04 | 2015-01-08 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
-
1990
- 1990-09-28 JP JP2262492A patent/JP2517465B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137754A (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0424530B1 (en) | Resin-sealed semiconductor device | |
| US6927483B1 (en) | Semiconductor package exhibiting efficient lead placement | |
| US6674154B2 (en) | Lead frame with multiple rows of external terminals | |
| US6703696B2 (en) | Semiconductor package | |
| US6984880B2 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| US6169323B1 (en) | Semiconductor device with improved leads | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| JPH02502323A (ja) | 集積回路用支持組立体 | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JP2517465B2 (ja) | リ―ドフレ―ム | |
| JP2911265B2 (ja) | 表面実装型半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP2538407B2 (ja) | 表面実装型半導体装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JPH0529539A (ja) | マルチチツプモジユール | |
| KR970024055A (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
| JPH0637234A (ja) | 半導体装置 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| JPH09148371A (ja) | 半導体モジュールの構造とその取り付け方法 | |
| JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0851181A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |