JPH02502323A - 集積回路用支持組立体 - Google Patents

集積回路用支持組立体

Info

Publication number
JPH02502323A
JPH02502323A JP88502267A JP50226788A JPH02502323A JP H02502323 A JPH02502323 A JP H02502323A JP 88502267 A JP88502267 A JP 88502267A JP 50226788 A JP50226788 A JP 50226788A JP H02502323 A JPH02502323 A JP H02502323A
Authority
JP
Japan
Prior art keywords
tape
assembly
frame
composite
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP88502267A
Other languages
English (en)
Inventor
ロング，ジョン
サハキアン，ブイ．，ケイ．
Original Assignee
エルエスアイ　ロジック　コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルエスアイ　ロジック　コーポレーション filed Critical エルエスアイ　ロジック　コーポレーション
Publication of JPH02502323A publication Critical patent/JPH02502323A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路用支持組立体 凡匪夙ｉ見 見豆ム分見 本発明は、Ｓ積回路パッケージに関するものであって。
特に集積回路チップ用の支持組立体に関するものである。
従来艮夏五腹匪 集積回路（ＩＣ）は、大略、単一のＩＣ容器内にパッケージされた多数のゲート 乃至はフリップフロップを有している。ＩＣパッケージは、入力及び出力ビン、 パッド、又はリードを与え、これらは回路基板又はその他の手段上の鍍金したス トリップへ接続されてＩＣの一部である完全な回路を形成する。ＩＣチップは、 リードフレームのパドルへのダイ取り付けによってパッケージされる。リードフ レームは、製造すべき量に従ってスタンプされるか又はエッチされる。大量のも のを製造すべき場合には、スタンピング技術が使用される。一方、少量のフレー ムのみが必要である場合には、それらはより遅いホトリソグラフィ及びエツチン グ技術によって製造することが可能である。エツチング技術は、スタンピング方 法よりもより繊細な公差を許容する。ダイ取り付けの後、装置のボンドパッドは 、微細な金属ワイヤによってリードフレームのリードへ接続される。フレーム相 互接続へのチップの完了の後、チップ及び相互接続をＩＣパッケージで包囲する 。
スタンプしたフレームに関して遭遇する問題の１つは。
金属フレームの厚さによって課されるＩＣ組立体の部品とリードとの間の空間の 制限である。リード間の許容可能な空間は、金屑の厚さの約１．５倍であり、そ れは、大略、例えば、約００００８インチ（０，０２ｃｍ）の厚さの銅シートで ある。従って、必要とされるリード間の間隔は、少なくとも０．０１２インチ（ ０，０３ｃｍ）である９例えば２５本のリードを設けるべき場合には、全部で０ ．３インチ（０，７６ｃｍ）の間隔が必要とされる。この間隔は、フレーム上の 中央に位置されるＩＣ装置とフレームの周辺部におけるリードとの間の距離を過 剰に大きくさせる。従って、相互接続ワイヤの長さが過剰であるから、製造にお ける歩留まりは一層低くなる。又、エキストラの長さが必要とされ、それはＩＣ 技術によって必要とされる寸法での組立体を小型化させることを可能とするもの ではない、その問題は、リード数が増加すると一層深刻となり、ＩＣ及びフレー ムリードの空間を著しく増加させることを必要とさせる。
一方、例えば０．００１インチの厚さの金属シートの如く比較的薄いテープ状支 持体が使用される場合１間隔条件は実質的に減少され、従ってリードはＩＣ装置 の近傍に位置させることが可能である。然し乍ら、このタイプのこの様な薄い金 属テープは可撓性が過剰であり、且つ組立用の剛性が十分ではない。
見吸立！豊 本発明の目的とするところは、集積回路チップ用の改良型支持組立体（リードフ レーム）を提供することである。
本発明の別の目的とするところは、必要とされる剛性を与え且つＩＣ装置と導電 性リードとの間の適切な製造を実現する複合ＩＣ支持体を提供することである。
別の目的とするところは、ＩＣ装置の導電性ボンド位置の高密度化及び高ピン数 を達成するＩＣパッケージ用支持組立体を提供することである。
本発明によれば、ＩＣパッケージは、剛性リードフレーム及び薄い可撓性テープ 状構成体で形成された複合支持組立体を有している。該テープ状構成体は、好適 にはエツチングによって、内側ボンディングフィンガ、及び該内側リードフィン ガへ接続する外側リードフィンガを具備する形態である。テープ状構成体上のリ ードフィンガは、可撓性テープ物質の非常に薄い構成体の結果として形成するこ とが可能な短いピッチで高密度のパターンで配設されている。
リードフレームは、テープ状構成体の外側リードフィンガ及び外部回路へ接続す るリードで形成されている。複合支持組立体は、ＩＣチップへ接続するワイヤの 長さを短くすることを許容する。その結果、支持組立体は、ｉｌＡ準的な寸法の フレームを使用して、より多数のリード及びより高いピン数で製造することが可 能である。高密度リードフィンガの微細ライン画定は、リードフレーム上のテー プ状構成体の適切な整合及び結果的に改良される精度で実現される。
図面の簡単な説明 本発明を図面を参照して一層詳細に説明する。
第１図は本発明に基づいて製造されたＩＣチップ用の支持組立体の上平面図であ る。
第２図はＩＣチップ及びパッケージを包含する第１図の組立体の一部の拡大断面 図である。
第３図はＩＣチップ及びパッケージを有する本発明の可撓性テープ状構成体及び 剛性リードフレーム組立体を組み込んだＩＣチップ用の支持組立体の側部断面図 である。
第４Ａ図乃至第４Ｈ図は複合ＩＣ組立体を組み立てる処理ステップを示している 。
同様な番号は図面を介して同様の要素を示している。
先１ｍΔ脱墨− 第１図を参照すると、ＩＣチップ用の複合支持組立体（リードフレーム）が、剛 性リードフレーム１２へ接続されている可撓性テープ状構成体１４を有している 。該テープ状構成体は、好適には、約０．００１インチ（０，００２５ｃ麿）の 厚さの薄い銅シート及び約０．００３インチ（０，００７６ｃｍ）の誘電体膜か ら形成されており、公知のホトリソグラフィ及びエツチング処理によって形態が 構成されている。リードフレームは、好適には、スタンピングによって大量生産 された一体的な部品として製造される。
該リードフレームは、約０．００８インチ（０，００２ｃｍ）の厚さの剛性鋼プ レートから形成されている。
第２図及び第３図に示した如く、薄いテープ状構成体１４は、ボンドワイヤ１８ によってＩＣチップ１０の露出表面上に形成されているボンドバッド２０へ電気 的に接続されている内側リードフィンガ１６で形態が構成されている。
ＩＣチップの反対側の表面は、ダイ取り付はバッド２２を介してテープ状構成体 １４へ取付けられている。テープ状構成体１４は、！Ａ側リードフィンガ２４で 形成されており。
それは内側リードフィンガ１６から延在して結合用リードボンド２６とコンタク トしており２その際に集積回路からガ部パッケージリード２８へ連続的な導電性 経路を与えている。構成体１４及びフレーム１２を包含する組立体は。
パッケージ乃至はモジュール３２内に収納されている。幾何学的形状が小さくな っており且つリードフィンガを包含するパターン要素を密接して離隔させる必要 性の結果、比較的多数のリードフィンガを具備するＩＣパッケージ３２の製造は 、従来のＩＣパッケージ設計を使用した場合には、極端に困難なものとなる。剛 性を与える為にリードフレーム１２と共に、微細な画定で密接して離隔したリー ドフィンガの形状を構成することを可能とする為に薄いテープ状の構成体を使用 することは、従来技術において遭遇していた困難性を解消している。所望のパタ ーンを得る為に薄い構成体をエツチングすることは、より微細の公差及びより良 好なライン形成を可能とさせ、それは導電性υ〜ドフィンガを包含するエッチし た要素の短いピッチで高密度の配列とすることを可能とする。
生産の間に、可撓性テープ状構成体１２及び剛性リードフレーム１４は、剥離器 ３４．サーモード（ｔｈｅｒｍｏｄｅ）　３６、パンチ３８（第４Ａ図及び第４ Ｂ図）を有するボンダー装置内に位置されている。テープ状構成体の外側リード フィンガ２４は、夫々の結合用リードボンド２６と整合されている。ａパンチは 、テープユニット１２Ａをテープストリップから分離させ、且つ該テープユニッ トはフレーム１４とコンタクトするべく移動される（第４ｃ図）、該テープユニ ットは、サーモード、即ち熱圧着ボンディング乃至は共晶ボンディング、からの 熱の付与によってフレームへ溶接される０次いで、該サーモード及びパンチを原 点位−ムの組立体を前進させ、組立プロセスを繰返し行うことを可能とする（第 ４Ｅ図）。
次いで、ＩＣ装置１０を複合フレーム及びテープユニット組立体４０（第４Ｆ図 ）上に装着し、且つＩＣ装置を複合フレームへワイヤボンドさせる（第４Ｇ図） 。最後に。
ボンドした装置及びフレーム１４の組立体を封止してＩＣパッケージ３２を形成 する（第４Ｈ図）。
複合ＩＣ支持組立体は、接続用リードフィンガを正確に画定する高ピン数を可能 とする。ここに開示した組立体の構成により、生産歩留まりは、著しく増加され 且つ製造コストは減少される。外側及び内側リードフィンガをＩＣチップヘ一層 近接させることが可能であるので、チップと内側リードフィンガとの間のボンド ワイヤは短縮される。その結果、比較的多数のリードをＩＣパッケージ構成内に 組み込むことが可能である。好適な実施例の場合として、６８本のリード及び１ ３２本のリードを持ったパッケージを棚準のパッケージモールドを使用して製造 した。その支持組立体構成は１例えばＩＣパッケージを製造する為の以前のアプ ローチにおいて経験された如く、機械的力による高温度処理から発生するＩＣ組 立体及び生産のロスを事実上解消している。当業者にとって明らかな如く、ここ に例として与えたフレーム及びテープ状構成体の厚さや物質を使用することは必 ずしも必要ではない、理解される如く１本発明の精神及び範囲を逸脱することな しに種々の変形が可能である。
ＦＩＧ、　１ ＦＩＧ、　３ ＦＩＧ、　４Ｃ 口Ｇ、　４Ｄ

Claims (6)

    【特許請求の範囲】
  1. １．集積回路チップを支持する為の複合パッケージ組立体において、 内側リードフィンガをもっており且つ前記内側リードフィンガへ電気的に接続さ れている外側リードフィンガを持っている比較的薄い可撓性テープ状構成体、前 記構成体内に着座されているダイ取り付けパッド、前記構成体へ結合されており 且つ前記外側リードフィンガと接続され且つ整合された内部リードを持った剛性 リードフレーム、 外部回路への接続の為に前記内部リードへ電気的に接続されたパッケージリード 、 を有する複合組立体。
  2. ２．請求の範囲第１項において、前記ＩＣチップを前記内側リードフィンガへ接 議する金属ワイヤを具備しており前記ダイ取り付けパッド上のチップを有する複 合組立体。
  3. ３．請求の範囲第１項において、前記組立体を包囲するパッケージを有する複合 組立体。
  4. ４．請求の範囲第１項において、前記テープ状構成体が約０．００１インチ（０ ．００２５ｃｍ）の厚さの金属及び約０．００３インチ（０．００７６ｃｍ）の 厚さの誘電体膜を持っており、且つ前記フレームは約０．００８インチ（０．０ ２ｃｍ）の厚さを持っている複合組立体。
  5. ５．請求の範囲第１項において、前記テープ状構成体はエッチングによって構成 されており且つ前記フレームはスタンピングによって構成されている複合組立体 。
  6. ６．複合集積回路パッケージを組立る方法において、テープ状構成体を剛性フレ ームヘボンディングさせ、集積回路構成体を前記テープ状構成体及びフレームの ボンドした組立体へ取り付け、導電性ワイヤを前記集積回路装置の導電性要素へ ボンデイングし、前記テープ状構成体及びフレームの前記組立体を封止し、従っ て前記導電性ワイヤが外部回路へ近接可能である、各ステップを有する方法。
JP88502267A 1987-01-28 1987-12-30 集積回路用支持組立体 Pending JPH02502323A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US008,208 1987-01-28
US07/008,208 US4800419A (en) 1987-01-28 1987-01-28 Support assembly for integrated circuits
PCT/US1987/003463 WO1988005962A1 (en) 1987-01-28 1987-12-30 Support assembly for integrated circuits

Publications (1)

Publication Number Publication Date
JPH02502323A true JPH02502323A (ja) 1990-07-26

Family

ID=21730351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP88502267A Pending JPH02502323A (ja) 1987-01-28 1987-12-30 集積回路用支持組立体

Country Status (6)

Country Link
US (1) US4800419A (ja)
EP (1) EP0349549A4 (ja)
JP (1) JPH02502323A (ja)
KR (1) KR920008253B1 (ja)
CA (1) CA1272306A (ja)
WO (1) WO1988005962A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH0777256B2 (ja) * 1989-08-25 1995-08-16 株式会社東芝 樹脂封止型半導体装置
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5153707A (en) * 1989-11-06 1992-10-06 Matsushita Electric Industrial Co., Ltd. Film material for manufacturing film carriers having outer lead portions with inner and outer metallic layers
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
US5086335A (en) * 1990-07-31 1992-02-04 Hewlett-Packard Company Tape automated bonding system which facilitate repair
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
MY107849A (en) * 1991-09-09 1996-06-29 Hitachi Cable Composite lead frame and method for manufacturing the same.
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US6298013B1 (en) * 1993-11-15 2001-10-02 Siemens Aktiengesellschaft Device for monitoring the travel time of mail shipments
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
JP4232301B2 (ja) * 1999-12-14 2009-03-04 ソニー株式会社 リードフレームの製造方法、及び、半導体装置の製造方法
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
DE10146306A1 (de) * 2001-09-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film
DE2315711B2 (de) * 1973-03-29 1980-07-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5691455A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Lead frame for manufacturing of semiconductor device
US4308339A (en) * 1980-02-07 1981-12-29 Westinghouse Electric Corp. Method for manufacturing tape including lead frames
US4390042A (en) * 1980-07-30 1983-06-28 Westinghouse Electric Corp. Tube plug
JPS57107064A (en) * 1980-12-25 1982-07-03 Nec Corp Lead frame for glass sealed package
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4390598A (en) * 1982-04-05 1983-06-28 Fairchild Camera & Instrument Corp. Lead format for tape automated bonding
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
JPS58207657A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置及びその製造方法
JPS60170242A (ja) * 1984-02-15 1985-09-03 Nec Corp 半導体装置連結体
WO1986002200A1 (en) * 1984-09-27 1986-04-10 Motorola, Inc. Lead frame having improved arrangement of supporting leads and semiconductor device employing the same

Also Published As

Publication number Publication date
WO1988005962A1 (en) 1988-08-11
EP0349549A1 (en) 1990-01-10
KR920008253B1 (ko) 1992-09-25
US4800419A (en) 1989-01-24
EP0349549A4 (en) 1990-09-05
KR890700924A (ko) 1989-04-28
CA1272306A (en) 1990-07-31

Similar Documents

Publication Publication Date Title
JPH02502323A (ja) 集積回路用支持組立体
US5652461A (en) Semiconductor device with a convex heat sink
US6861734B2 (en) Resin-molded semiconductor device
US7019388B2 (en) Semiconductor device
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
US6674154B2 (en) Lead frame with multiple rows of external terminals
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
EP0210371A1 (en) Semiconductor device having a plurality of leads
JPH0719876B2 (ja) 半導体装置
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2517465B2 (ja) リ―ドフレ―ム
JP2678696B2 (ja) 半導体装置の製造方法
JP2538407B2 (ja) 表面実装型半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH03261153A (ja) 半導体装置用パッケージ
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JPH08125051A (ja) 半導体装置
JPH06350013A (ja) リードフレーム及び半導体装置並びに半導体装置の製造方法
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法