JPH06350013A - リードフレーム及び半導体装置並びに半導体装置の製造方法 - Google Patents

リードフレーム及び半導体装置並びに半導体装置の製造方法

Info

Publication number
JPH06350013A
JPH06350013A JP5140625A JP14062593A JPH06350013A JP H06350013 A JPH06350013 A JP H06350013A JP 5140625 A JP5140625 A JP 5140625A JP 14062593 A JP14062593 A JP 14062593A JP H06350013 A JPH06350013 A JP H06350013A
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor chip
terminal
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5140625A
Other languages
English (en)
Inventor
Nobuhiko Tada
信彦 多田
Naoki Mitsuyanagi
直毅 三柳
Yoshiaki Shimomura
義昭 下村
Shigeyuki Sakurai
茂行 桜井
Yoshiya Nagano
義也 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP5140625A priority Critical patent/JPH06350013A/ja
Publication of JPH06350013A publication Critical patent/JPH06350013A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ワイヤボンディングによる制約を低減すること
ができ高密度化が可能であり、また製造が容易でかつ低
コストなリードフレーム、及びその半導体装置、並びに
その半導体装置の製造方法を提供する。 【構成】リードフレーム４において、第１のインナーリ
ード群に属する長いインナーリード４ａと第２のインナ
ーリード群に属する短いインナーリード４ｂが相隣合う
ように千鳥配置にする。また、半導体チップ２におい
て、端子２Ａを含む外周側の第１の端子列と端子２Ｂを
含む内周側の第２の端子列を設け、インナーリード４ａ
と端子２Ａをワイヤ７ａにより接続し、インナーリード
４ｂと端子２Ｂをワイヤ７ｂにより接続する。また、各
インナーリード間を連結する連結部４ｆを設けておき、
インナーリードと端子の接続後に連結部４ｆを切り離
す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、四方向からアウターリ
ードを出したＱＦＰ（Quad Flat Package ）と呼ばれる
プラスチックフラットパッケージの構成を備えた半導体
装置に係わり、特に、ここで使用されるリードフレー
ム、及びその半導体装置、並びにその半導体装置の製造
方法に関する。
【０００２】
【従来の技術】四方向からアウターリードを出したＱＦ
Ｐ（Quad Flat Package ）と呼ばれるプラスチックフラ
ットパッケージの構成を備える半導体装置は、金属製の
リードフレーム上に半導体チップが搭載され、各リード
（インナーリード）と半導体チップの端子とが電気的に
接続され、これらリードフレームのインナーリード部分
と半導体チップとが樹脂モールドによって封止されてい
る。このような半導体装置において、各インナーリード
と半導体チップの端子との接続は金線等によりワイヤボ
ンディングされることが多く、その時の半導体チップの
端子間の最小ピッチは約110μｍ程度である。
【０００３】近年、半導体チップの高密度実装化、高集
積化がより一層激しく要求されてきており、これに対応
するため半導体チップを搭載するリードフレームも微細
かつ高精度の寸法及び形状を有するものが開発されてき
ている。特に、リードフレームの多ピン化が重点的に進
められており、これに伴って、インナーリード先端部の
ピッチを狭く微細に加工できるレーザ加工のような加工
技術が開発されている。
【０００４】しかし、インナーリードと半導体チップの
端子との接続にワイヤボンディングを利用すると、ボン
ディングスペースのためにインナーリードの幅をある程
度確保する必要があり、上記レーザ加工のような微細加
工が可能な加工方法が開発されているにも拘らずインナ
ーリードの微細化は制約されてしまう。また、リードフ
レームを多ピン化し微細化すると、接続のためのワイヤ
の引き回しが複雑になり、接続時或いは樹脂モールドに
よる封止時にワイヤが絡まったり断線する心配がある。
【０００５】これに対し、特開平１−２２５３４２号公
報に記載のように、インナーリードを複数の上下段に分
割し、各段のインナーリードと半導体チップの端子とを
それぞれ接続する方式が開発されている。これによれ
ば、インナーリードの先端部分にはワイヤボンディング
が可能な程度の幅をもたせることができ、ワイヤの引き
回しもある程度単純化されるので、半導体装置の多ピン
化、即ち高密度化が可能となり、小型化や高性能化を図
ることもできる。この場合、半導体チップの端子は、半
導体チップ周縁部に沿って一列に配置されている。
【０００６】
【発明が解決しようとする課題】従来のワイヤボンディ
ングを利用した半導体装置の製造方法では、ボンディン
グスペースの制約やワイヤの引き回しの複雑化により、
ある程度以上の微細化及び多ピン化が不可能であった。
【０００７】また、上記特開平１−２２５３４２号公報
に記載の方式によれば、一応はワイヤボンディングによ
る制約が低減し、半導体装置の多ピン化、即ち高密度化
が可能となるが、半導体装置の厚さが増大し、構造も複
雑となる。また、製造が容易ではなく、特に上下複数段
のインナーリードと半導体チップの端子をワイヤボンデ
ィングで接続することは非常に難しい。さらに、構造及
び製造が複雑であることにより製造コストが上昇する。
【０００８】本発明の目的は、ワイヤボンディングによ
る制約を低減することができ高密度化が可能であり、ま
た製造が容易でかつ低コストなリードフレーム、及びそ
の半導体装置、並びにその半導体装置の製造方法を提供
することである。
【０００９】
【課題を解決する手段】上記目的を解決するため、本発
明によれば、半導体チップの各端子と電気的に接続され
る多数のインナーリードと、前記インナーリードの外側
に連続するアウターリードとを有し、かつ中央部に前記
半導体チップが搭載されるリードフレームにおいて、前
記多数のインナーリードは互いに長さが異なる複数のイ
ンナーリード群より構成されると共に、相隣合うインナ
ーリードがそれぞれ異なるインナーリード群に属するよ
うに配置され、かつ各インナーリード間を連結する連結
部が設けられていること特徴とするリードフレームが提
供される。
【００１０】また、上記目的を解決するため、本発明に
よれば、リードフレーム中央部に半導体チップを搭載
し、前記半導体チップの端子を前記リードフレームの多
数のインナーリードに金属線により電気的に接続し、こ
れら半導体チップ及びリードフレームのインナーリード
をモールド部にて一体的に封止した半導体装置におい
て、前記半導体チップの前記端子は前記半導体チップの
外縁部からの距離が異なる複数の端子列により構成さ
れ、前記多数のインナーリードは互いに長さが異なる複
数のインナーリード群より構成されると共に、相隣合う
インナーリードがそれぞれ異なるインナーリード群に属
するように配置されたことを特徴とする半導体装置が提
供される。
【００１１】上記において好ましくは、最も近い距離に
ある端子列及びインナーリード群において各端子及び各
インナーリードがそれぞれ接続され、順次近い距離にあ
る端子列及びインナーリード群から遠い距離にある端子
列及びインナーリード群において各端子及び各インナー
リードがそれぞれ接続されている。
【００１２】また、上記目的を解決するため、本発明に
よれば、上記のようなリードフレームを金属板より形成
し、次いで前記インナーリードと前記半導体チップの端
子を金属線により電気的に接続し、次いで前記インナー
リードの前記連結部をレーザ光により切断し、次いで前
記半導体チップと前記リードフレームとをモールド部に
て一体的に封止することにより半導体装置を製造するこ
とを特徴とする半導体装置の製造方法が提供される。
【００１３】上記において好ましくは、前記インナーリ
ードと前記半導体チップの端子を金属線により電気的に
接続する際に、最も近い距離にある端子列及びインナー
リード群において各端子及び各インナーリードをそれぞ
れ接続し、順次近い距離にある端子列及びインナーリー
ド群から遠い距離にある端子列及びインナーリード群に
おいて各端子及び各インナーリードをそれぞれ接続す
る。
【００１４】
【作用】上記のように構成した本発明によるリードフレ
ームにおいては、相隣合うインナーリードが異なるイン
ナーリード群に属することにより、搭載される半導体チ
ップ側から見て長さの異なるインナーリードが順に千鳥
配置されることになる。これにより、インナーリードの
本数を増やしても、即ち多ピン化したとしても、それぞ
れのインナーリードのピッチを狭くならないようにする
ことができ、その幅をワイヤボンディングが可能な程度
の幅にすることが可能となる。
【００１５】また、上記各インナーリード間を連結する
連結部が設けられていることにより、半導体チップの端
子と接続されるインナーリードの先端部分付近の相互間
隔が固定され拘束されるため、半導体チップの端子とイ
ンナーリード先端部分との位置合せが容易に行え、この
接続部分の寸法精度及び位置決め精度が向上する。ま
た、インナーリード先端部分付近の剛性が向上するた
め、外的衝撃に対しても変形したりずれたりすることが
ない。
【００１６】また、本発明による半導体装置において、
半導体チップの端子が半導体チップの外縁部から距離の
異なる複数の端子列を構成することにより、半導体チッ
プ搭載後に上記千鳥配置のインナーリード先端部と該端
子を接続する際に、金属線の接続作業が容易になり、接
続時或いは樹脂モールドによる封止時にワイヤが絡まっ
たり断線する心配がない。
【００１７】さらに、上記リードフレームは一枚の金属
板を適宜に切り欠いて形成されたものであり、特開平１
−２２５３４２号公報に記載のリードフレームのような
多段構造をもたないので、半導体装置の厚さが比較的薄
くなり、内部構造も単純になる。従って、その製造も容
易にかつ低コストで行うことが可能となる。
【００１８】また、上記のような半導体装置において
は、最も近い距離にある端子列及びインナーリード群に
おいて各端子及び各インナーリードがそれぞれ接続さ
れ、次に近い距離にある端子列及びインナーリード群に
おいて各端子及び各インナーリードがそれぞれ接続さ
れ、順次近い距離のものから遠い距離のものへと同様の
接続が行われる。これにより、金属線が整然と配列され
金属線のさばきが容易になり、従って、ワイヤボンディ
ングをさらに容易に行うことができ、一層金属線の接続
作業が容易になる。
【００１９】また、本発明の半導体の製造方法において
は、リードフレームの形成、及びインナーリードと半導
体チップの端子との接続の後、インナーリード間を連結
していた連結部は、レーザ加工により切断されて個々の
インナーリードに切り離される。このレーザ加工は局部
的に急速加熱して溶融切断する方法であるため、寸法精
度良く加工される。続いて半導体チップとリードフレー
ムとをモールド部にて一体的に封止することにより半導
体装置が製造される。
【００２０】
【実施例】本発明の一実施例について、図１から図８を
参照しながら説明する。まず、本実施例による半導体装
置及びリードフレームの構成について図１及び図２によ
り説明する。但し、図２は本実施例の半導体装置より樹
脂モールドを除去して示す平面図であり、対称性を考慮
して全体の1/4のみ示す。図１及び図２に示すように、
本実施例の半導体装置１においては、リードフレーム４
の中央部分に設けらたダイパッド４ａに半導体チップ２
が接着剤で接着されることにより搭載されている。ま
た、リードフレーム４において、ダイパッド３を囲むよ
うにして多数のインナーリード４ａ，４ｂと、これらイ
ンナーリード４ｂに連続するアウターリード４ｃが配設
されている。
【００２１】上記インナーリード４ａ，４ｂは、ダイパ
ッド３の方へ収束するように延びており、このうちイン
ナーリード４ａはダイパッド３の方向に長く伸びた第１
のインナーリード群に属し、インナーリード４ｂはイン
ナーリード４ａよりも短い第２のインナーリード群に属
する。そして、インナーリード４ａとインナーリード４
ｂとは相隣合うように配置され、搭載される半導体チッ
プ２の側から見ると長さの異なるインナーリードが順に
（互い違いに）並んだ千鳥配置となっている。また、相
隣合うインナーリード４ａ，４ｂの間隙は、ダイパッド
３に近い内側部分が狭くなっており、特にインナーリー
ド４ｂに挟まれたインナーリード４ａは板厚よりも極め
て狭く（例えば、金属板の板厚が0.15ｍｍの場合で0.07
ｍｍ程度）となっている。しかもこの部分の加工はリー
ドフレームの加工において最も寸法精度や清浄度が厳し
い部分である。
【００２２】また、半導体チップ２上の端子は半導体チ
ップの外縁部からの距離が異なる２つの端子列により構
成される。即ち、端子２Ａは外周側の第１の端子列に属
し、端子２Ｂは内周側の第２の端子列に属する。そし
て、第１のインナーリード群に属するインナーリード４
ａの先端が半導体チップ２の第１の端子列に属する端子
２Ａとワイヤ７ａにより電気的に接続され、第２のイン
ナーリード群に属するインナーリード４ｂの先端が半導
体チップ２の第２の端子列に属する端子２Ｂとワイヤ７
ｂにより電気的に接続される。つまり、近い距離にある
端子列及びインナーリード群において各端子及び各イン
ナーリードがそれぞれ接続され、遠い距離にある端子列
及びインナーリード群において各端子及び各インナーリ
ードがそれぞれ接続されることになり、ワイヤ７ａ，７
ｂが整然と配列される。上記ワイヤとしては、電気伝導
性がよく可撓性の金線等が用いられる。
【００２３】上記構成により、結果的に各インナーリー
ド群におけるピッチを複数倍に拡大できるため、ワイヤ
ボンディング作業が容易になり、さらに、インナーリー
ドの本数を増やして多ピン化したとしても、それぞれの
インナーリードをワイヤボンディングが可能な程度の幅
にすることができる。つまり、ワイヤボンディングによ
る制約を低減し高密度化が可能となる。
【００２４】また、ダイパッド３の周辺は腕４ｄ以外は
切欠き部４ｅが設けられており、この切欠き部４ｅによ
りインナーリード４ａ，４ｂはダイパッド３と分離され
ている。そして、半導体チップ２及びインナーリード４
ａ，４ｂを含む部分が樹脂モールド５により封止されて
いる。また、アウターリード４ｃは樹脂モールド５の外
側で曲げ成形されており、このアウターリード４ｃは後
ほど半導体装置１がプリント基板上に搭載された時に、
プリント基板の回路パターンに接続される。
【００２５】次に、上述した半導体装置１の製造方法の
一実施例を図３〜図８により説明する。但し、図４、図
５、図７、図８においては対称性を考慮して全体の1/4
のみ示す。
【００２６】まず、図３のステップ１００において、例
えば鋼、銅合金，４２アロイ、コバール等の金属板をレ
ベラーにかけ、所定厚さに加工する。次にステップ１０
１において、その金属板を加工し、図４に示すようなリ
ードフレームを形成する。この時、前述のように第１の
インナーリード群に属する長いインナーリード４ａと第
２のインナーリード群に属する短いインナーリード４ｂ
とを相隣合うように千鳥配置にする。また、各インナー
リード間を連結する連結部４ｆを設ける。この連結部４
ｆは後ほどワイヤボンディングする部分を避けて設けら
れる。このようなリードフレームを金属板より形成する
加工方法としては、従来からのプレス加工やエッチング
加工等があるが、特に微細かつ狭ピッチのインナーリー
ド４ａ，４ｂの加工方法としては、レーザ加工が適して
いる。次いで、上記のように加工した金属板の全面にハ
ンダメッキ処理を施す。
【００２７】次にステップ１０２において、上記のよう
に形成されたリードフレームのダイパッド３上に半導体
チップ２を搭載、位置決めし両者を接着する。このと
き、半導体チップ２は接着剤の塗布した非回路形成面を
ダイパッド４ａに対向するように配置する。なお、この
半導体チップの搭載及び位置決めはインナーリード４
ａ，４ｂとダイパッド３の同一平面状態を保ったまま行
う。また、この時、インナーリード４ａ，４ｂは連結部
４ｆで連結されているため、インナーリード４ａ，４ｂ
の相互間隔が固定及び拘束され、半導体チップ２の端子
との位置合せが容易にかつ精度よく行える。
【００２８】上記ダイパッド３上への半導体チップ２の
搭載、位置決め、及び両者の接着が完了した状態を図５
に示す。ここで、半導体チップ２上の端子は、前述のよ
うに半導体チップの外縁部からの距離が異なる２つの端
子列により構成され、端子２Ａは外周側の第１の端子列
に属し、端子２Ｂは内周側の第２の端子列に属する。
【００２９】次にステップ１０３において、第１のイン
ナーリード群に属するインナーリード４ａの先端と半導
体チップ２の第１の端子列に属する端子２Ａとをワイヤ
７ａにより電気的に接続し、第２のインナーリード群に
属するインナーリード４ｂの先端と半導体チップ２の第
２の端子列に属する端子２Ｂとをワイヤ７ｂにより電気
的に接続する。
【００３０】この時のワイヤボンディングの工程を図６
に示す。まず、図６（ａ）において、キャピラリ２０先
端に作った金線７のボール部７ｃを半導体チップ２の端
子２Ａに押し付けて圧着する。そして、図６（ｂ）のよ
うに金線７を繰り出しながらキャピラリ２０をインナー
リード４ａの先端に移動させ、金線７を加圧停留させて
圧着する。その後、金線７は切断され、ワイヤ７ａが形
成される。次に、図６（ｃ）のようにキャピラリ２０先
端に作った金線７のボール部７ｃを半導体チップ２の端
子２Ｂに押し付けて圧着し、図６（ｄ）のように金線７
を繰り出しながらキャピラリ２０をインナーリード４ｂ
の先端に移動させ、金線７を加圧停留させて圧着する。
つまり、近い距離にある端子列及びインナーリード群に
おいて各端子及び各インナーリードがそれぞれ接続さ
れ、遠い距離にある端子列及びインナーリード群におい
て各端子及び各インナーリードがそれぞれ接続されるこ
とになり、ワイヤ７ａ，７ｂが整然と配列される。これ
により、金属線が整然と配列され金属線のさばきが容易
になり、ワイヤ同士の接触やからみ等の事故が防止され
る。従って、ワイヤボンディングをさらに容易に行うこ
とができる。
【００３１】上記のようにしてインナーリード４ａ先端
と半導体チップ２の端子２Ａとの接続、及びインナーリ
ード４ｂ先端と半導体チップ２の端子２Ｂとの接続が順
次行われ、全ての接続が完了した状態は図７のようにな
る。また、図７に示すように、インナーリード４ａ，４
ｂ先端と半導体チップ２の端子２Ａ，２Ｂとの接続は、
インナーリード同士が連結部４ｆで連結されたまま行わ
れる。このようにインナーリード４ａ，４ｂは連結部４
ｆで連結されているのでこの部分の剛性が向上し、接続
時及び接続後における外的衝撃に対しても変形したりず
れたりすることがない。
【００３２】次に、ステップ１０４において、図８に示
すように連結部４ｆのうち斜線で示す除去部４ｇがレー
ザ加工により順に切除され、最終的に全ての除去部４ｇ
が切除されてインナーリード４ａ，４ｂが個々に切り離
される。このレーザ加工は大気中で行え、しかも装置が
安価であり、さらに局部的に急速加熱して溶融切断する
方法であるため、寸法精度良く加工され、また加工に伴
う変形が少なく加工能率が高い。尚、このようなレーザ
に代えて電子ビームを利用してもよい。また、連結部４
ｆはワイヤボンディングする部分を避けて設けられてい
るので、この切断はワイヤ７ａ，７ｂに邪魔されること
なく容易に行うことができる。
【００３３】また、ワイヤ７ａ，７ｂは可撓性であるた
め、多数のワイヤの中にはたれて他のワイヤやリードフ
レームと接触するものが出てくる可能性がある。このた
め、金線７の表面を予めビニルやテフロン等の絶縁材料
で被覆して電気的短絡を防止することが好ましい。この
場合、端子２Ａ，２Ｂやインナーリード４ａ，４ｂと金
線７との接触部分では、ワイヤボンディング時における
圧着や加圧により絶縁材料は溶融、除去される。これに
より、インナーリードと半導体チップの接続の信頼性が
一層向上する。
【００３４】次にステップ１０５において、上記のよう
に接合された半導体チップ２、ダイパッド３、及びワイ
ヤボンディング後に個々に切り離されたインナーリード
４ａ，４ｂを樹脂モールド５にて一体的に封止する。続
いて、隣合うアウターリード４ｃを連結状に支持してい
るダムバー（図示せず）をレーザ加工によって切断す
る。このダムバーは、通常、半導体チップのモールド時
にレジンを堰止め、インナーリード及びアウターリード
を補強するために設けられるものである。
【００３５】次にステップ１０６において、リードフレ
ーム４のアウターリードよりも外側の部分（図示せず）
をプレス加工等によって切断し、半導体チップ２とリー
ドフレーム４との接続を検査し、ステップ１０７におい
て、アウターリード４ｃを折り曲げ成形し、製品番号や
製造番号等をマーキングし、最後にステップ１０８にお
いて製品の検査をし、包装して出荷する。
【００３６】以上のような本実施例では、リードフレー
ム４において、第１のインナーリード群に属する長いイ
ンナーリード４ａと第２のインナーリード群に属する短
いインナーリード４ｂとを相隣合うように千鳥配置にす
るので、結果的に各インナーリード群におけるピッチを
複数倍に拡大でき、インナーリードの本数を増やして多
ピン化したとしても、それぞれのインナーリードをワイ
ヤボンディングが可能な程度の幅にすることができる。
【００３７】また、半導体チップ２において、端子２Ａ
を含む外周側の第１の端子列と端子２Ｂを含む内周側の
第２の端子列とを設け、第１のインナーリード群に属す
るインナーリード４ａの先端と半導体チップ２の第１の
端子列に属する端子２Ａとをワイヤ７ａにより電気的に
接続し、第２のインナーリード群に属するインナーリー
ド４ｂの先端と半導体チップ２の第２の端子列に属する
端子２Ｂとをワイヤ７ｂにより電気的に接続するので、
ワイヤ７ａ，７ｂが整然と配列される。これにより、ワ
イヤボンディングを容易に行うことができ、ワイヤ同士
の接触やからみ等の事故が防止される。さらに、接続後
の信頼性が向上し接続部分の検査及び確認が容易にな
り、接続部分の強度も向上する。
【００３８】また、各インナーリード間を連結する連結
部４ｆを設けるので、インナーリード４ａ，４ｂの先端
部分付近の相互間隔が固定及び拘束され、半導体チップ
２との位置合せを容易に行うことができる。従って、寸
法精度及び位置決め精度を向上できると共に、インナー
リード４ａ，４ｂの先端部分付近の剛性を向上できるた
め、外的衝撃に対しても変形したりずれたりすることが
ない。また、連結部４ｆはワイヤボンディングする部分
を避けて設けられているので、連結部４ｆの除去部４ｇ
を切除し個々のインナーリード４ａ，４ｂに切り離す作
業をワイヤ７ａ，７ｂに邪魔されることなく容易に行う
ことができる。
【００３９】さらに、本実施例のリードフレームは一枚
の金属板を適宜に切り欠いて形成されたものであり、特
開平１−２２５３４２号公報に記載のリードフレームの
ような多段構造をもたないので、半導体装置の厚さが比
較的薄くなり、内部構造も単純になる。従って、その製
造も容易にかつ低コストで行うことができる。
【００４０】以上のように本実施例によれば、ワイヤボ
ンディングによる制約を低減し高密度化が可能になると
共に、製造を容易にすることができ低コスト化を図るこ
とができる。
【００４１】尚、上記実施例ではリードフレーム４のイ
ンナーリード群及び半導体チップ２の端子列を各々２つ
としたが、インナーリード群及び端子列をこれよりも増
やすことによりさらに高密度化が可能になる。この場
合、最も近い距離にある端子列及びインナーリード群に
おいて各端子及び各インナーリードをそれぞれ接続し、
続いて次に近い距離にある端子列及びインナーリード群
において各端子及び各インナーリードをそれぞれ接続
し、順次近い距離のものから遠い距離のものへと同様の
接続を行うことにより、ワイヤを整然と配列することが
できる。また、本実施例の製造方法はＱＦＰ以外の構造
の半導体装置にも適用できる。
【００４２】
【発明の効果】本発明によれば、リードフレームにおい
て、長さが異なるインナーリードを相隣合うように千鳥
配置にするので、インナーリードの本数を増やして多ピ
ン化しても、それぞれのインナーリードをワイヤボンデ
ィングが可能な程度の幅にすることができる。
【００４３】また、リードフレームにおいて各インナー
リード間に連結部を設けるので、インナーリードの相互
間隔が固定及び拘束され、半導体チップとの位置合せを
容易に行うことができる。従って、寸法精度及び位置決
め精度を向上できると共に、インナーリード先端部分付
近の剛性を向上できるため、外的衝撃に対しても変形し
たりずれたりすることがない。
【００４４】また、本発明によれば、半導体チップの端
子が半導体チップの外縁部から距離の異なる複数の端子
列を構成するので、上記千鳥配置のインナーリード先端
部と該端子を接続する際に、金属線の接続作業が容易に
なり、作業の能率が向上する。
【００４５】また、インナーリードと半導体チップ端子
とをワイヤにより電気的に接続する際に、順次近い距離
のものから遠い距離のものへ接続するので、ワイヤが整
然と配列され、ワイヤ同士の接触やからみ等が防止され
る。さらに、接続後の信頼性が向上し接続部分の検査及
び確認が容易になると共に、接続部分の強度も向上す
る。
【００４６】また、このインナーリード間を連結する連
結部はワイヤボンディングする部分を避けて設けられる
ので、個々のインナーリードに切り離す作業をワイヤに
邪魔されることなく容易に行うことができる。
【００４７】さらに、本発明のリードフレームは一枚の
金属板を適宜に切り欠いて形成されたものであり、特開
平１−２２５３４２号公報に記載のリードフレームのよ
うな多段構造をもたないので、半導体装置の厚さが比較
的薄くなり、内部構造も単純になる。従って、その製造
も容易にかつ低コストで行うことができる。
【００４８】以上のように本発明によれば、ワイヤボン
ディングによる制約を低減し高密度化が図れると共に、
製造を容易にすることができ低コスト化を図ることがで
きる。また、半導体装置の小形化、高性能化を実現する
こともできる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の構成を示
す断面図である。
【図２】図１の半導体装置より樹脂モールドを除去して
示す平面図である。
【図３】図１及び図２に示した半導体装置の製造方法を
示す図である。
【図４】図１の半導体装置において使用されるリードフ
レームを示す図である。
【図５】図４のリードフレームのダイパッド上への半導
体チップの搭載、位置決め、及び両者の接着が完了した
状態を示す図である。
【図６】図５における半導体チップの端子とインナーリ
ードのワイヤボンディング工程を示す図であって、
（ａ）は金線７のボール部７ｃを半導体チップ２の端子
２Ａに圧着した状態を、（ｂ）は金線７を繰り出しなが
らキャピラリ２０を移動させ、インナーリード４ａの先
端に金線７を圧着した状態を、（ｃ）は金線７のボール
部７ｃを半導体チップ２の端子２Ｂに圧着した状態を、
（ｄ）は金線７を繰り出しながらキャピラリ２０を移動
させ、インナーリード４ｂの先端に金線７を圧着した状
態を示す図である。
【図７】半導体チップの端子とインナーリードの接続が
全て完了した状態を示す図である。
【図８】レーザ加工または電子ビーム加工により順に切
除される部分を示す図である。
【符号の説明】
１ 半導体装置 ２ 半導体チップ ２Ａ 端子（第１の端子列に属する） ２Ｂ 端子（第２の端子列に属する） ４ リードフレーム ４ａ インナーリード（第１のインナーリード群に属す
る） ４ｂ インナーリード（第２のインナーリード群に属す
る） ４ｆ 連結部 ４ｇ （連結部４ｆのうちの）除去部 ５ 樹脂モールド部 ７ａ ワイヤ ７ｂ ワイヤ
フロントページの続き (72)発明者 桜井 茂行 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内 (72)発明者 長野 義也 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの各端子と電気的に接続さ
    れる多数のインナーリードと、前記インナーリードの外
    側に連続するアウターリードとを有し、かつ中央部に前
    記半導体チップが搭載されるリードフレームにおいて、 前記多数のインナーリードは互いに長さが異なる複数の
    インナーリード群より構成されると共に、相隣合うイン
    ナーリードがそれぞれ異なるインナーリード群に属する
    ように配置され、かつ各インナーリード間を連結する連
    結部が設けられていること特徴とするリードフレーム。
  2. 【請求項２】 リードフレーム中央部に半導体チップを
    搭載し、前記半導体チップの端子を前記リードフレーム
    の多数のインナーリードに金属線により電気的に接続
    し、これら半導体チップ及びリードフレームのインナー
    リードをモールド部にて一体的に封止した半導体装置に
    おいて、 前記半導体チップの前記端子は前記半導体チップの外縁
    部からの距離が異なる複数の端子列により構成され、前
    記多数のインナーリードは互いに長さが異なる複数のイ
    ンナーリード群より構成されると共に、相隣合うインナ
    ーリードがそれぞれ異なるインナーリード群に属するよ
    うに配置されたことを特徴とする半導体装置。
  3. 【請求項３】 最も近い距離にある端子列及びインナー
    リード群において各端子及び各インナーリードがそれぞ
    れ接続され、順次近い距離にある端子列及びインナーリ
    ード群から遠い距離にある端子列及びインナーリード群
    において各端子及び各インナーリードがそれぞれ接続さ
    れていることを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 請求項１記載のリードフレームを金属板
    より形成し、次いで前記インナーリードと前記半導体チ
    ップの端子を金属線により電気的に接続し、次いで前記
    インナーリードの前記連結部をレーザ光により切断し、
    次いで前記半導体チップと前記リードフレームとをモー
    ルド部にて一体的に封止することにより半導体装置を製
    造することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記インナーリードと前記半導体チップ
    の端子を金属線により電気的に接続する際に、最も近い
    距離にある端子列及びインナーリード群において各端子
    及び各インナーリードをそれぞれ接続し、順次近い距離
    にある端子列及びインナーリード群から遠い距離にある
    端子列及びインナーリード群において各端子及び各イン
    ナーリードをそれぞれ接続することを特徴とする請求項
    ４記載の半導体装置。
JP5140625A 1993-06-11 1993-06-11 リードフレーム及び半導体装置並びに半導体装置の製造方法 Pending JPH06350013A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5140625A JPH06350013A (ja) 1993-06-11 1993-06-11 リードフレーム及び半導体装置並びに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5140625A JPH06350013A (ja) 1993-06-11 1993-06-11 リードフレーム及び半導体装置並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06350013A true JPH06350013A (ja) 1994-12-22

Family

ID=15273060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5140625A Pending JPH06350013A (ja) 1993-06-11 1993-06-11 リードフレーム及び半導体装置並びに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06350013A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005293A (en) * 1996-07-30 1999-12-21 Nec Corporation Wire-bonded semiconductor device
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
KR101486790B1 (ko) * 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005293A (en) * 1996-07-30 1999-12-21 Nec Corporation Wire-bonded semiconductor device
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
KR101486790B1 (ko) * 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
US5172851A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6084292A (en) Lead frame and semiconductor device using the lead frame
EP1237188A2 (en) Lead frame
JP4095827B2 (ja) 半導体装置
JPH02502323A (ja) 集積回路用支持組立体
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP4615282B2 (ja) 半導体パッケージの製造方法
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP4243270B2 (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JPH06350013A (ja) リードフレーム及び半導体装置並びに半導体装置の製造方法
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP3578236B2 (ja) チップ型半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH0645497A (ja) 半導体装置およびその製造方法
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH09260413A (ja) 半導体装置およびその製造方法
JP2522557B2 (ja) 樹脂封止型半導体素子用リ―ドのフォ―ミング方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法