JP3578236B2 - チップ型半導体装置の製造方法 - Google Patents
チップ型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3578236B2 JP3578236B2 JP33755595A JP33755595A JP3578236B2 JP 3578236 B2 JP3578236 B2 JP 3578236B2 JP 33755595 A JP33755595 A JP 33755595A JP 33755595 A JP33755595 A JP 33755595A JP 3578236 B2 JP3578236 B2 JP 3578236B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- wire
- pressing
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップ型半導体装置の製造方法に関し、特にチップ型半導体装置のワイヤボンディング方法に関する。
【０００２】
【従来の技術】
従来、チップ型の半導体装置は、例えば、チップ型ＬＥＤを例にとると、表面にリード端子が対向状に複数形成されたガラス−エポキシ樹脂等からなる基板を用いて、各リード端子の一方にＬＥＤ素子をダイボンディングし、これらＬＥＤ素子と他方のリード端子とを金等のワイヤでワイヤボンディングにてそれぞれ電気的に接続し、さらに、各ＬＥＤ素子及びワイヤを一体的にエポキシ樹脂等の樹脂封止部で封止した後に、基板及び樹脂封止部を切断することにより各チップ型ＬＥＤに個別分離するといった方法で製造される。
【０００３】
この製造において、ＬＥＤ素子と他方のリード端子とのワイヤボンディングは、次のように行われている。
図１は、この製造に用いられる基板を示す要部平面図である。
この基板１は、その形状が略長方形状のものであり、また、その表面には、行方向に伸びる長尺状の貫通穴２が行および列方向に沿ってマトリクス状に複数個形成されている。基板１表裏面の貫通穴２周縁部および壁面（図には省略）には、金等からなる配線パターン３が形成されている。また、基板１表面上の行方向に隣合う貫通穴２間の領域には、一対のリード端子４ａ、４ｂが対向状に配線パターン３とつながり且つ列方向に伸びるように形成されている。この一対のリード端子４ａ、４ｂは、基板１の行方向に沿って略同一ピッチで複数形成されている。
【０００４】
また、この一方のリード端子４ａ上には、一行おきに予め図示しないＬＥＤ素子が半田ペーストを介してダイボンディングされている。
さらに、図４に示すように、この基板１は、図示しない加熱ヒータ内蔵の固定されたヒータブロック２６上に図示しない位置決め機構により位置決め固定された状態で載置されている。
【０００５】
この状態で、まず、基板１の表面を、その上方からステンレス等からなる一対の押さえ体２７を図示しない空圧シリンダの伸動等で下降動させてその先端面でヒータブロック２６に押さえつけることにより固定する。次いで、基板１を押さえ込んだ状態で、押さえ体２７間に配置された図示しない（ワイヤが挿通された）キャピラリを用いて、ＬＥＤ素子２８と一方のリード端子（図４では省略）とをボールボンディングし、ＬＥＤ素子２８と他方のリード端子とを、超音波振動の付加による圧接方法で金等からなるワイヤ（図示せず）にてワイヤボンディングする。このワイヤボンディングは、基板１の列方向に沿って順に行われ、この一列すべてが完了し押さえ板２７を上昇動させた後に、基板１を、図示しないサーボモータ駆動により、Ａ’方向へ２行ピッチ分だけ移動させ、上記のワイヤボンディングを繰り返し行う。
【０００６】
このワイヤボンディングには、図５に示すような、ステンレス等からなる板状体の先端部を鈍角形状に折り曲げてなる一対の押さえ体２７（図では一方側のみ）が用いられる。この押さえ体２７の先端部には、基板１表面を押さえるための凸形状の突起部２７ａが複数個並設されている。これら押さえ体２７は、基板１表面のワイヤボンディングするべく領域の左右両隣部分（ＬＥＤ素子がダイボンディングされていないリード端子４ａ、４ｂ部分）を押さえ込んでいる。このように押さえ体の押さえ間隔が小さいのは、ＬＥＤ素子２８と他方のリード端子４ｂとをダイボンディングする際に、基板１が超音波振動にともなって共振してワイヤ２９の他方のリード端子４ｂとの接続強度が弱くなるのを防ぐためである。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法においては、一対の押さえ体２７は、基板１表面の上記ワイヤボンディング領域の左右両隣部分を押さえ込んでいるので、その押さえ込む部分を製品製造のための領域として利用することがでない。このため、この製品製造できない領域は、製造途中に不良品として排除されることになる。
【０００８】
しかも、押さえ体２７は、基板１の振動を防ぐためにその押さえ間隔をできるだけ小さくする必要があるので、基板１表面の押さえ体２７が押さえる領域は多くなり、これにともない製品製造できない領域は増加するので、不良率は極めて大きくなり、一枚の基板から製品として製造できる量は少なく、生産効率が著しく悪い。
【０００９】
本発明は、以上のような状況下で考え出されたもので、一枚の基板から複数個の半導体装置を製造するに際して、不良品の発生を減少させ、生産効率が向上し得る半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するために、行方向に伸びる長尺状の貫通穴が列方向に沿って複数個形成されており且つ列方向に隣り合う貫通穴の間の領域に対向状の一対のリード端子が略同一ピッチで行方向に沿って形成された基板を、その表面を一対の押さえ体で対向状に押さえ込んだ状態で、これら押さえ込んだ間の領域において前記リード端子の一方に搭載された半導体素子と前記リード端子の他方とをワイヤボンディングにて電気的に接続する工程を含む半導体装置の製造方法であって、前記一対の押さえ体は、前記半導体素子およびワイヤボンディングする領域を除く貫通穴近傍部をそれぞれ押さえ込むと共に、前記押さえ体を前記貫通穴の壁面に沿うように該貫通穴内に挿入することを特徴とする半導体装置の製造方法を提供するものである。
【００１１】
また、本発明は、上述の半導体装置の製造方法において更に押さえ体に半導体素子およびワイヤに接触しないよう切り欠きをもうけたことを特徴とする半導体装置の製造方法を提供するものである。
【００１２】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施の形態を、半導体装置としてチップ型ＬＥＤを例にとり、図１を参照しつつ説明するが、本発明はこれに限定されるものでない。
図１は、チップ型ＬＥＤを製造するためのガラス−エポキシ樹脂からなる略矩形状の基板１を示す平面図である。
【００１３】
この基板１の表面には、その行方向に伸びる長穴形状の貫通穴２が、行および列方向に沿ってマトリクス状に複数形成されている。基板１表裏面の各貫通穴２周縁部および内壁面には、金からなる配線パターン３が連続した状態で形成されている（図中では裏面を省略）。そして、基板１表面の列方向に隣り合う貫通穴２間の領域には、一対のリード端子４ａ、４ｂが各配線パターン３から連続して列方向に互いに向かう方向に延設されている。
【００１４】
また、この基板１のリード端子４ａ上には、予め図示しないＬＥＤ素子（半導体素子）が銀ペーストを介してダイボンディングされている。
そして、上記のような基板１を用いて、各々ＬＥＤ素子とリード端子４ｂとを、次のような方法でワイヤボンディングして電気的に接続していく。
まず、基板１を、図２（ａ）に示すように、加熱ヒータ（図示せず）を内蔵したヒータブロック６上に従来から用いられる位置決め機構（図示せず）により位置決め固定した状態で載置する。このヒータブロック６は、図示しないサーボモータ及びボールねじに接続されており、このサーボモータの駆動により基板１の横方向（図中のＡ方向）に沿って間欠的に移動可能となっている。
【００１５】
次いで、ステンレスからなる板状体の先端部分を鈍角形状に折曲げてなる対向する一対の押さえ体７を、図示しない空圧式シリンダの伸動により（図中の矢印Ｂ方向に沿って）基板１の上方から下降動させることにより、基板１の表面を押さえ込む。この押さえ体７の先端部分には、図２（ｂ）に示すように（図２（ａ）中の矢視Ｃの図面）、凸形状の突起部７ａが上記貫通穴２の列方向の形成ピッチと略同一ピッチで形成されている。この突起部７ａの幅寸法は貫通穴２の幅寸法より僅かに小さくなっている。このため、押さえ体７は、この突起部７ａを貫通穴２内に挿入した状態で、基板１を押さえ込むことができる。
【００１６】
また、突起部７ａ間には、半長穴形状の切欠き部７ｂが形成されている。このため、押さえ体７は、リード端子４ａ（ここでは図示せず）上のＬＥＤ素子８およびリード端子４ｂ上のワイヤボンディングするべく領域を押さえることなく、基板１を押さえ込むことになる。さらに、この押さえ体７は、図２（ｃ）に示すように、ワイヤボンディングするべく領域を行方向へ２ピッチ分だけ離した状態で、基板１の表面を押さえ込んでいる。
【００１７】
このように基板１を押さえ込んだ状態で、従来から用いられるワイヤボンディング装置（図示せず）を用いて、図３に示すように、対向する押さえ体７で押さえられた間の領域のリード端子４ａ上のＬＥＤ素子８と金からなるワイヤ９とをボールボンディングで、ワイヤ９とリード端子４ｂとをステッチボンディングで電気的に接続する。
【００１８】
上記ステッチボンディングは、ワイヤ９の接続部分を超音波振動を付加させてリード端子４ｂ上に圧接することにより行われているので、基板１がこの振動に共振しようとする。しかし、本発明の方法によれば、押さえ体７は、その突起部７ａが基板１の貫通穴２内に入り込んで基板１を押さえ込んでいるので、基板１の行方向の振動を強制的に阻止し、基板１を略静止した状態に保てる。従って、超音波振動時に、ワイヤ９とリード端子４ｂとの摩擦係数は高くなり、これらの強固な接続状態を得ることができるのである。
【００１９】
このような状態でワイヤボンディングを、基板１の列方向に沿って各々行う。さらに、押さえ体７を、シリンダの縮動により上昇動させて基板１の押さえを開放し、基板１をその行方向に沿って２ピッチ分移動させ、再び押さえ体７を、下降動させて基板１の表面を押さえる。このとき、押さえ体７は、既にワイヤボンディングを終えた領域付近を押さえることになるが、本発明の方法によれば、押さえ体７には、切欠き部７ｂが形成されているので、この切欠き部７ｂ内にＬＥＤ素子８およびワイヤ９が入り込み、これらと未接触状態で基板１の表面を押さえ込んでいる。従って、本発明では、従来押さえ体７の押さえ込み領域としてＬＥＤ素子８の搭載やワイヤボンディングできなかった領域においても、製造可能となり、１枚の基板１から製造することが可能な数量を大幅に増加することができ、生産効率が著しく良好になる。
【００２０】
このような方法を１ピッチづつ間欠移動させつつ繰り返し行うことにより、基板１上のＬＥＤ素子８とリード端子４ｂとをワイヤ９を用いてワイヤボンディングにて電気的に接続させていくのである。
その後に、図示はしないが基板１上の行方向に並ぶＬＥＤ素子８およびワイヤ９を、従来から用いられる樹脂成形装置を用いて一体的に透明樹脂体で封止し、基板１をその列方向に沿ってダイヤモンド刃を有する回転ブレードを用いて、透明樹脂体とともに切断することにより、各ＬＥＤ素子８毎に分離してチップ型ＬＥＤを得る。
【００２１】
本実施例においては、一対の押さえ体を行方向へ２ピッチ分間隔を開けて配置させているが、基板の振動を押さえ込むことが可能な間隔であれば、これを限定するものでなく、また、ワイヤボンディング装置のキャピラリが押さえ体間に入り込むことが可能であればよい。加えて、本実施例の押さえ体の突起部は、貫通穴に挿入されるようになっているが、これに限定されるものでなく、下方向に向かって幅狭のテーパ形状となっていてもよく、この場合には、突起部のテーパ面が貫通穴の壁面と基板表面との角部を押さえるといった方法で基板を押さえ込むことも可能である。
【００２２】
さらに、本実施例においては、各突起部の間に切欠き部を設けているが、この切欠き部のほぼ中央部に幅狭の切り込みをさらに形成すれば、例えば各突起部の高さにばらつきがあっても、押さえ体を押さえ込んだ時に、突起部が曲がり変形しながらすべての箇所で基板表面を押さえることになり、押さえ不良がほぼ無くなる。
【００２３】
また、本実施例においては、押さえ体は配線パターン表面を押さえているが、ＬＥＤ素子およびワイヤボンディング領域を押さえなければ、これを限定するものでない。また、本実施例では、半長穴形状の切欠き部７ｂを形成することより、基板を押さえ込んでいるが、これに限定するものでなく、先端に押さえピンを設けこれを貫通穴近傍の例えば配線パターン付近を押さえるようにして上記領域を押さえない構造にしてもよい。
【００２４】
さらに、本実施例においては、押さえ体として板状体を折曲げたものを使用しているが、これに限定するものでなく、例えば直方体形状の金属体を削り出すことにより加工し、これを押さえ体として用いることも可能である。
さらに、本実施例においては、ヒータブロック上の基板を移動させて次のワイヤボンディングを行っているが、これに限定するものでなく、ワイヤボンディング装置自体を上記実施例と同様のサーボモータ駆動方法等により基板の行方向に沿って間欠的に移動させることも可能である。
【００２５】
上記実施例では、基板の行列方向に貫通穴が形成されていたが、これに限定されるものでなく、列方向のみもしくは貫通穴を縦長形状にして行方向のみに貫通穴を形成してもよい。また、表面に行方向に沿って対向する一対のリード端子が形成された長尺状の基板に対しても、本発明の効果を奏し得ることができる。この場合には、対向する押さえ体を、リード端子の少なくとも行方向へ２ピッチ分を離した状態で、半導体素子およびワイヤボンディングする領域を除く基板の列方向における両端部を押さえた状態で、これら押さえ込んだ間の領域においてリード端子の一方に搭載された半導体素子とリード端子の他方とをワイヤボンディングにて電気的に接続すればよい。
以上
【００２６】
また、本実施例では、押さえ体としてステンレスを用いているが、これに限定するものでなく、他の金属でもよく、絶縁性の樹脂等でもよい。
【００２７】
【発明の効果】
以上のように本発明の製造方法によれば、押さえ体を、その突起部を基板の貫通穴に入り込ませた状態で基板を押さえ込んでいるので、例えばワイヤとリード端子とを超音波振動で接続させる際の基板の縦方向の振動を強制的に阻止し、基板を略静止した状態に保てるため、ワイヤとリード端子との摩擦係数は高くなり、これらの強固な接続状態を得ることができる。
【００２８】
しかも、本発明では、押さえ体に切欠き部が形成されているので、この切欠き部内にＬＥＤ素子およびワイヤが入り込み、これらと未接触状態で基板の表面を押さえ込んでいる。従って、従来押さえ体の押さえ込み領域としてワイヤボンディングできなかった領域においても、ワイヤボンディングすることが可能となり、１枚の基板から製造することが可能な数を大幅に増加することができ、生産効率が著しく良好になる。
【図面の簡単な説明】
【図１】チップ型ＬＥＤの製造に用いる基板を示す要部平面図である。
【図２】本実施例において、基板を押さえ体で押さえる様子を説明する説明図である。
【図３】本実施例において、基板を押さえ体で押さえる様子を示す斜視図である。
【図４】従来の半導体素子の製造方法において、基板を押さえ体で押さえる方法を説明する説明図である。
【図５】従来の半導体素子の製造方法において、基板を押さえ体で押さえる方法を示す斜視図である。
【符号の説明】
１ 基板
２ 貫通穴
３ 配線パターン
４ リード端子
６ ヒータブロック
７ 押さえ体
８ ＬＥＤ素子
９ ワイヤ
【発明の属する技術分野】
本発明は、チップ型半導体装置の製造方法に関し、特にチップ型半導体装置のワイヤボンディング方法に関する。
【０００２】
【従来の技術】
従来、チップ型の半導体装置は、例えば、チップ型ＬＥＤを例にとると、表面にリード端子が対向状に複数形成されたガラス−エポキシ樹脂等からなる基板を用いて、各リード端子の一方にＬＥＤ素子をダイボンディングし、これらＬＥＤ素子と他方のリード端子とを金等のワイヤでワイヤボンディングにてそれぞれ電気的に接続し、さらに、各ＬＥＤ素子及びワイヤを一体的にエポキシ樹脂等の樹脂封止部で封止した後に、基板及び樹脂封止部を切断することにより各チップ型ＬＥＤに個別分離するといった方法で製造される。
【０００３】
この製造において、ＬＥＤ素子と他方のリード端子とのワイヤボンディングは、次のように行われている。
図１は、この製造に用いられる基板を示す要部平面図である。
この基板１は、その形状が略長方形状のものであり、また、その表面には、行方向に伸びる長尺状の貫通穴２が行および列方向に沿ってマトリクス状に複数個形成されている。基板１表裏面の貫通穴２周縁部および壁面（図には省略）には、金等からなる配線パターン３が形成されている。また、基板１表面上の行方向に隣合う貫通穴２間の領域には、一対のリード端子４ａ、４ｂが対向状に配線パターン３とつながり且つ列方向に伸びるように形成されている。この一対のリード端子４ａ、４ｂは、基板１の行方向に沿って略同一ピッチで複数形成されている。
【０００４】
また、この一方のリード端子４ａ上には、一行おきに予め図示しないＬＥＤ素子が半田ペーストを介してダイボンディングされている。
さらに、図４に示すように、この基板１は、図示しない加熱ヒータ内蔵の固定されたヒータブロック２６上に図示しない位置決め機構により位置決め固定された状態で載置されている。
【０００５】
この状態で、まず、基板１の表面を、その上方からステンレス等からなる一対の押さえ体２７を図示しない空圧シリンダの伸動等で下降動させてその先端面でヒータブロック２６に押さえつけることにより固定する。次いで、基板１を押さえ込んだ状態で、押さえ体２７間に配置された図示しない（ワイヤが挿通された）キャピラリを用いて、ＬＥＤ素子２８と一方のリード端子（図４では省略）とをボールボンディングし、ＬＥＤ素子２８と他方のリード端子とを、超音波振動の付加による圧接方法で金等からなるワイヤ（図示せず）にてワイヤボンディングする。このワイヤボンディングは、基板１の列方向に沿って順に行われ、この一列すべてが完了し押さえ板２７を上昇動させた後に、基板１を、図示しないサーボモータ駆動により、Ａ’方向へ２行ピッチ分だけ移動させ、上記のワイヤボンディングを繰り返し行う。
【０００６】
このワイヤボンディングには、図５に示すような、ステンレス等からなる板状体の先端部を鈍角形状に折り曲げてなる一対の押さえ体２７（図では一方側のみ）が用いられる。この押さえ体２７の先端部には、基板１表面を押さえるための凸形状の突起部２７ａが複数個並設されている。これら押さえ体２７は、基板１表面のワイヤボンディングするべく領域の左右両隣部分（ＬＥＤ素子がダイボンディングされていないリード端子４ａ、４ｂ部分）を押さえ込んでいる。このように押さえ体の押さえ間隔が小さいのは、ＬＥＤ素子２８と他方のリード端子４ｂとをダイボンディングする際に、基板１が超音波振動にともなって共振してワイヤ２９の他方のリード端子４ｂとの接続強度が弱くなるのを防ぐためである。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法においては、一対の押さえ体２７は、基板１表面の上記ワイヤボンディング領域の左右両隣部分を押さえ込んでいるので、その押さえ込む部分を製品製造のための領域として利用することがでない。このため、この製品製造できない領域は、製造途中に不良品として排除されることになる。
【０００８】
しかも、押さえ体２７は、基板１の振動を防ぐためにその押さえ間隔をできるだけ小さくする必要があるので、基板１表面の押さえ体２７が押さえる領域は多くなり、これにともない製品製造できない領域は増加するので、不良率は極めて大きくなり、一枚の基板から製品として製造できる量は少なく、生産効率が著しく悪い。
【０００９】
本発明は、以上のような状況下で考え出されたもので、一枚の基板から複数個の半導体装置を製造するに際して、不良品の発生を減少させ、生産効率が向上し得る半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するために、行方向に伸びる長尺状の貫通穴が列方向に沿って複数個形成されており且つ列方向に隣り合う貫通穴の間の領域に対向状の一対のリード端子が略同一ピッチで行方向に沿って形成された基板を、その表面を一対の押さえ体で対向状に押さえ込んだ状態で、これら押さえ込んだ間の領域において前記リード端子の一方に搭載された半導体素子と前記リード端子の他方とをワイヤボンディングにて電気的に接続する工程を含む半導体装置の製造方法であって、前記一対の押さえ体は、前記半導体素子およびワイヤボンディングする領域を除く貫通穴近傍部をそれぞれ押さえ込むと共に、前記押さえ体を前記貫通穴の壁面に沿うように該貫通穴内に挿入することを特徴とする半導体装置の製造方法を提供するものである。
【００１１】
また、本発明は、上述の半導体装置の製造方法において更に押さえ体に半導体素子およびワイヤに接触しないよう切り欠きをもうけたことを特徴とする半導体装置の製造方法を提供するものである。
【００１２】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施の形態を、半導体装置としてチップ型ＬＥＤを例にとり、図１を参照しつつ説明するが、本発明はこれに限定されるものでない。
図１は、チップ型ＬＥＤを製造するためのガラス−エポキシ樹脂からなる略矩形状の基板１を示す平面図である。
【００１３】
この基板１の表面には、その行方向に伸びる長穴形状の貫通穴２が、行および列方向に沿ってマトリクス状に複数形成されている。基板１表裏面の各貫通穴２周縁部および内壁面には、金からなる配線パターン３が連続した状態で形成されている（図中では裏面を省略）。そして、基板１表面の列方向に隣り合う貫通穴２間の領域には、一対のリード端子４ａ、４ｂが各配線パターン３から連続して列方向に互いに向かう方向に延設されている。
【００１４】
また、この基板１のリード端子４ａ上には、予め図示しないＬＥＤ素子（半導体素子）が銀ペーストを介してダイボンディングされている。
そして、上記のような基板１を用いて、各々ＬＥＤ素子とリード端子４ｂとを、次のような方法でワイヤボンディングして電気的に接続していく。
まず、基板１を、図２（ａ）に示すように、加熱ヒータ（図示せず）を内蔵したヒータブロック６上に従来から用いられる位置決め機構（図示せず）により位置決め固定した状態で載置する。このヒータブロック６は、図示しないサーボモータ及びボールねじに接続されており、このサーボモータの駆動により基板１の横方向（図中のＡ方向）に沿って間欠的に移動可能となっている。
【００１５】
次いで、ステンレスからなる板状体の先端部分を鈍角形状に折曲げてなる対向する一対の押さえ体７を、図示しない空圧式シリンダの伸動により（図中の矢印Ｂ方向に沿って）基板１の上方から下降動させることにより、基板１の表面を押さえ込む。この押さえ体７の先端部分には、図２（ｂ）に示すように（図２（ａ）中の矢視Ｃの図面）、凸形状の突起部７ａが上記貫通穴２の列方向の形成ピッチと略同一ピッチで形成されている。この突起部７ａの幅寸法は貫通穴２の幅寸法より僅かに小さくなっている。このため、押さえ体７は、この突起部７ａを貫通穴２内に挿入した状態で、基板１を押さえ込むことができる。
【００１６】
また、突起部７ａ間には、半長穴形状の切欠き部７ｂが形成されている。このため、押さえ体７は、リード端子４ａ（ここでは図示せず）上のＬＥＤ素子８およびリード端子４ｂ上のワイヤボンディングするべく領域を押さえることなく、基板１を押さえ込むことになる。さらに、この押さえ体７は、図２（ｃ）に示すように、ワイヤボンディングするべく領域を行方向へ２ピッチ分だけ離した状態で、基板１の表面を押さえ込んでいる。
【００１７】
このように基板１を押さえ込んだ状態で、従来から用いられるワイヤボンディング装置（図示せず）を用いて、図３に示すように、対向する押さえ体７で押さえられた間の領域のリード端子４ａ上のＬＥＤ素子８と金からなるワイヤ９とをボールボンディングで、ワイヤ９とリード端子４ｂとをステッチボンディングで電気的に接続する。
【００１８】
上記ステッチボンディングは、ワイヤ９の接続部分を超音波振動を付加させてリード端子４ｂ上に圧接することにより行われているので、基板１がこの振動に共振しようとする。しかし、本発明の方法によれば、押さえ体７は、その突起部７ａが基板１の貫通穴２内に入り込んで基板１を押さえ込んでいるので、基板１の行方向の振動を強制的に阻止し、基板１を略静止した状態に保てる。従って、超音波振動時に、ワイヤ９とリード端子４ｂとの摩擦係数は高くなり、これらの強固な接続状態を得ることができるのである。
【００１９】
このような状態でワイヤボンディングを、基板１の列方向に沿って各々行う。さらに、押さえ体７を、シリンダの縮動により上昇動させて基板１の押さえを開放し、基板１をその行方向に沿って２ピッチ分移動させ、再び押さえ体７を、下降動させて基板１の表面を押さえる。このとき、押さえ体７は、既にワイヤボンディングを終えた領域付近を押さえることになるが、本発明の方法によれば、押さえ体７には、切欠き部７ｂが形成されているので、この切欠き部７ｂ内にＬＥＤ素子８およびワイヤ９が入り込み、これらと未接触状態で基板１の表面を押さえ込んでいる。従って、本発明では、従来押さえ体７の押さえ込み領域としてＬＥＤ素子８の搭載やワイヤボンディングできなかった領域においても、製造可能となり、１枚の基板１から製造することが可能な数量を大幅に増加することができ、生産効率が著しく良好になる。
【００２０】
このような方法を１ピッチづつ間欠移動させつつ繰り返し行うことにより、基板１上のＬＥＤ素子８とリード端子４ｂとをワイヤ９を用いてワイヤボンディングにて電気的に接続させていくのである。
その後に、図示はしないが基板１上の行方向に並ぶＬＥＤ素子８およびワイヤ９を、従来から用いられる樹脂成形装置を用いて一体的に透明樹脂体で封止し、基板１をその列方向に沿ってダイヤモンド刃を有する回転ブレードを用いて、透明樹脂体とともに切断することにより、各ＬＥＤ素子８毎に分離してチップ型ＬＥＤを得る。
【００２１】
本実施例においては、一対の押さえ体を行方向へ２ピッチ分間隔を開けて配置させているが、基板の振動を押さえ込むことが可能な間隔であれば、これを限定するものでなく、また、ワイヤボンディング装置のキャピラリが押さえ体間に入り込むことが可能であればよい。加えて、本実施例の押さえ体の突起部は、貫通穴に挿入されるようになっているが、これに限定されるものでなく、下方向に向かって幅狭のテーパ形状となっていてもよく、この場合には、突起部のテーパ面が貫通穴の壁面と基板表面との角部を押さえるといった方法で基板を押さえ込むことも可能である。
【００２２】
さらに、本実施例においては、各突起部の間に切欠き部を設けているが、この切欠き部のほぼ中央部に幅狭の切り込みをさらに形成すれば、例えば各突起部の高さにばらつきがあっても、押さえ体を押さえ込んだ時に、突起部が曲がり変形しながらすべての箇所で基板表面を押さえることになり、押さえ不良がほぼ無くなる。
【００２３】
また、本実施例においては、押さえ体は配線パターン表面を押さえているが、ＬＥＤ素子およびワイヤボンディング領域を押さえなければ、これを限定するものでない。また、本実施例では、半長穴形状の切欠き部７ｂを形成することより、基板を押さえ込んでいるが、これに限定するものでなく、先端に押さえピンを設けこれを貫通穴近傍の例えば配線パターン付近を押さえるようにして上記領域を押さえない構造にしてもよい。
【００２４】
さらに、本実施例においては、押さえ体として板状体を折曲げたものを使用しているが、これに限定するものでなく、例えば直方体形状の金属体を削り出すことにより加工し、これを押さえ体として用いることも可能である。
さらに、本実施例においては、ヒータブロック上の基板を移動させて次のワイヤボンディングを行っているが、これに限定するものでなく、ワイヤボンディング装置自体を上記実施例と同様のサーボモータ駆動方法等により基板の行方向に沿って間欠的に移動させることも可能である。
【００２５】
上記実施例では、基板の行列方向に貫通穴が形成されていたが、これに限定されるものでなく、列方向のみもしくは貫通穴を縦長形状にして行方向のみに貫通穴を形成してもよい。また、表面に行方向に沿って対向する一対のリード端子が形成された長尺状の基板に対しても、本発明の効果を奏し得ることができる。この場合には、対向する押さえ体を、リード端子の少なくとも行方向へ２ピッチ分を離した状態で、半導体素子およびワイヤボンディングする領域を除く基板の列方向における両端部を押さえた状態で、これら押さえ込んだ間の領域においてリード端子の一方に搭載された半導体素子とリード端子の他方とをワイヤボンディングにて電気的に接続すればよい。
以上
【００２６】
また、本実施例では、押さえ体としてステンレスを用いているが、これに限定するものでなく、他の金属でもよく、絶縁性の樹脂等でもよい。
【００２７】
【発明の効果】
以上のように本発明の製造方法によれば、押さえ体を、その突起部を基板の貫通穴に入り込ませた状態で基板を押さえ込んでいるので、例えばワイヤとリード端子とを超音波振動で接続させる際の基板の縦方向の振動を強制的に阻止し、基板を略静止した状態に保てるため、ワイヤとリード端子との摩擦係数は高くなり、これらの強固な接続状態を得ることができる。
【００２８】
しかも、本発明では、押さえ体に切欠き部が形成されているので、この切欠き部内にＬＥＤ素子およびワイヤが入り込み、これらと未接触状態で基板の表面を押さえ込んでいる。従って、従来押さえ体の押さえ込み領域としてワイヤボンディングできなかった領域においても、ワイヤボンディングすることが可能となり、１枚の基板から製造することが可能な数を大幅に増加することができ、生産効率が著しく良好になる。
【図面の簡単な説明】
【図１】チップ型ＬＥＤの製造に用いる基板を示す要部平面図である。
【図２】本実施例において、基板を押さえ体で押さえる様子を説明する説明図である。
【図３】本実施例において、基板を押さえ体で押さえる様子を示す斜視図である。
【図４】従来の半導体素子の製造方法において、基板を押さえ体で押さえる方法を説明する説明図である。
【図５】従来の半導体素子の製造方法において、基板を押さえ体で押さえる方法を示す斜視図である。
【符号の説明】
１ 基板
２ 貫通穴
３ 配線パターン
４ リード端子
６ ヒータブロック
７ 押さえ体
８ ＬＥＤ素子
９ ワイヤ
Claims (2)
- 行方向に伸びる長尺状の貫通穴が列方向に沿って複数個形成されており且つ列方向に隣り合う貫通穴の間の領域に対向状の一対のリード端子が略同一ピッチで行方向に沿って形成された基板を、その表面を一対の押さえ体で対向状に押さえ込んだ状態で、これら押さえ込んだ間の領域において前記リード端子の一方に搭載された半導体素子と前記リード端子の他方とをワイヤボンディングにて電気的に接続する工程を含む半導体装置の製造方法であって、前記一対の押さえ体は、前記半導体素子およびワイヤボンディングする領域を除く貫通穴近傍部をそれぞれ押さえ込むと共に、前記押さえ体を前記貫通穴の壁面に沿うように該貫通穴内に挿入することを特徴とする半導体装置の製造方法。
- 前記押さえ体に半導体素子およびワイヤに接触しないよう切り欠きをもうけたことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33755595A JP3578236B2 (ja) | 1995-12-25 | 1995-12-25 | チップ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33755595A JP3578236B2 (ja) | 1995-12-25 | 1995-12-25 | チップ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181109A JPH09181109A (ja) | 1997-07-11 |
| JP3578236B2 true JP3578236B2 (ja) | 2004-10-20 |
Family
ID=18309755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33755595A Expired - Fee Related JP3578236B2 (ja) | 1995-12-25 | 1995-12-25 | チップ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578236B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| JP5281498B2 (ja) * | 2009-06-23 | 2013-09-04 | 東芝三菱電機産業システム株式会社 | 加圧式超音波振動接合方法および加圧式超音波振動接合装置 |
-
1995
- 1995-12-25 JP JP33755595A patent/JP3578236B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181109A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019388B2 (en) | Semiconductor device | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| JP4095827B2 (ja) | 半導体装置 | |
| US6674156B1 (en) | Multiple row fine pitch leadless leadframe package with use of half-etch process | |
| US5075760A (en) | Semiconductor device package assembly employing flexible tape | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100568225B1 (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR100721280B1 (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP3578236B2 (ja) | チップ型半導体装置の製造方法 | |
| JPH11186481A (ja) | リードフレーム | |
| US5466967A (en) | Lead frame for a multiplicity of terminals | |
| JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
| JPH0645497A (ja) | 半導体装置およびその製造方法 | |
| US11817374B2 (en) | Electronic device with exposed tie bar | |
| JPH06350013A (ja) | リードフレーム及び半導体装置並びに半導体装置の製造方法 | |
| KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
| JP3250213B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH087644Y2 (ja) | 半導体装置 | |
| JPH09312373A (ja) | リードフレームのインナーリード先端構造及びその加工方法 | |
| JP2006216979A (ja) | 半導体装置の製造方法 | |
| JPH02288258A (ja) | 半導体装置およびその製造方法ならびにモールド型 | |
| JPH02159752A (ja) | リードフレーム | |
| JPH05166988A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |