JPH02159752A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH02159752A
JPH02159752A JP63315282A JP31528288A JPH02159752A JP H02159752 A JPH02159752 A JP H02159752A JP 63315282 A JP63315282 A JP 63315282A JP 31528288 A JP31528288 A JP 31528288A JP H02159752 A JPH02159752 A JP H02159752A
Authority
JP
Japan
Prior art keywords
leads
wires
lead
frame
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63315282A
Other languages
English (en)
Inventor
Nobuyuki Mori
森　伸之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63315282A priority Critical patent/JPH02159752A/ja
Publication of JPH02159752A publication Critical patent/JPH02159752A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレームに関する。
〔従来の技術〕
樹脂封止型半導体装置が多品種に多量に使用されるよう
になってくるに伴って、製造工程の簡易化゛や経済性が
要求されるとともに品質の向」１をも要求されるように
なった。
第２図（ａ）及び（ｂ）は従来の一例を示すリードフレ
ームの平面図及びＡＡ断面図である。この種のリードフ
レームは帯状の金属板に複数個のリードフレームをプレ
ス型で打抜いて製作されたものである。図面では、説明
の都合上、その内の一つを示しである。このリードフレ
ームは、矩形のフレーム７に区画された中央に、フレー
ム７から張出された二本の支持板５で支持されるアイラ
ンド１がある。また、リード２の一端がアイランド１の
周囲を囲むように配置され、他端がフレーム７と接続す
るリード２及び他端がタイバ３を介してフレーム７と接
続するり一ド２が複数個形成されている。
このリードフレームに半導体チップ３を組込むには、ま
す、半導体チップ３をアイランド１に接着する。次に、
ホンディングワイヤ６て半導体チップの電極パッドとこ
れに対応するリード２とをそれぞれ接続する。この構成
体をモールド樹脂で樹脂封止をして組立を完了していた
。
［発明が解決しようとする課題］ 」二連した従来のリードフレームでは、半導体装置のリ
ードの数が増加することに伴い、リードフレームのリー
ドの幅が狭くなるので、ポンデイグワイヤとリードとの
接続工程で、しばしば、ボンディングワイヤがはずれる
という問題がある。また、ボンディングワイヤ同志が接
近しているために、ボンディングワイヤの短絡事故か多
発するという欠点がある。
本発明の目的は、ボンデインクワイヤとリードと確実に
接続し得るとともにボンディングワイヤ同志が短絡しな
いリードフレームを提供することにある。
〔課題を解決するための手段〕
本発明のリードフレームは、矩形のフレームの中央部に
設けられた前記フレームから張出された二本の支持板で
支持されるアイラン１〜と、一端か前記アイラン１−の
周囲に配置され他端が前記フレームと接続するり−１−
及び前記他端がタイバを介して前記フレームと接続する
リードとを有するリードフレームにおいて、前記アイラ
ンドを囲む前記リードの一端のワイヤが接続される領域
面の幅が他端の幅より広く形成されるとともに隣接する
前記領域面が互いに段差をもつ面に形成されたことを備
え構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明による一実施例を示す
リードフレームの部分平面図及びＢＢ断面図である。こ
のリードフレームの従来例と異なる点が二つある。その
一つは、隣接するり一１〜２ａ及び２ｂの面が互いに段
差を設けるように、例えば、リード２ｂか下方に曲げら
れていることである。また、もう一つの点は、リ−１〜
２ａ及び２ｂのボンデインクワイヤ６が接続される領域
がリードの他の領域の幅より広く形成されていることで
ある。それ以外は従来例と同じである。
このリードフレームを製作する場合は、まず、最初の打
抜き型で、アイランド１を囲む複数のり一ド２ａと２ｂ
とが接続された帯状の板部を残し打ち抜くことである。
次に、切り曲げ型で、この帯状の板をフレーム側の隣接
するリード間の中央部を切断し、リード２ａと２ｂとを
分離し、リード２ｂのみを下方に折り曲げて形成する。
このようにすることにより、隣接し合うリード２ａ及び
２ｂの間が拡がるため、ボンディングワイヤ６同志が接
触することがなくなる。また、これらのリードを切離す
ときに、切り代がほとんとなく切断できるので、このリ
ードのワイヤが接続される領域の幅が他のリードの領域
の幅より大きく形成されるので、ボンティングワイヤの
接続工程で、ワイヤが確実に接続される。
〔発明の効果〕
以上説明したように本発明は、リードフレームのリート
のワイヤ接続領域の幅を他の領域より広くするとともに
隣接し合うリードを互いに段差をもつように形成したの
で、ワイヤが短絡することなく確実にリードと接続でき
るリードフレームが得られるという効果がある。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は本発明による一実施例を示す
リードフレームの部分平面図及びＢＢ断面図、第２図（
ａ＞及び（ｂ）は従来の一例を示すリードフレームの平
面図及びＡＡ断面図である。 １・・アイランド、２．２ａ、２ｂ・・・リード、３・
・・タイバ、４・・・半導体チップ、５・・・支持板、
６・ボンデインクワイヤ、７・・フレーム。

Claims (1)

    【特許請求の範囲】
  1. 矩形のフレームの中央部に設けられた前記フレームから
    張出された二本の支持板で支持されるアイランドと、一
    端が前記アイランドの周囲に配置され他端が前記フレー
    ムと接続するリード及び前記他端がタイバを介して前記
    フレームと接続するリードとを有するリードフレームに
    おいて、前記アイランドを囲む前記リードの一端のワイ
    ヤが接続される領域面の幅が他端の幅より広く形成され
    るとともに隣接する前記領域面が段差をもつ面に形成さ
    れたことを特徴とするリードフレーム。
JP63315282A 1988-12-13 1988-12-13 リードフレーム Pending JPH02159752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63315282A JPH02159752A (ja) 1988-12-13 1988-12-13 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63315282A JPH02159752A (ja) 1988-12-13 1988-12-13 リードフレーム

Publications (1)

Publication Number Publication Date
JPH02159752A true JPH02159752A (ja) 1990-06-19

Family

ID=18063526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63315282A Pending JPH02159752A (ja) 1988-12-13 1988-12-13 リードフレーム

Country Status (1)

Country Link
JP (1) JPH02159752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645497A (ja) * 1992-07-22 1994-02-18 Nec Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645497A (ja) * 1992-07-22 1994-02-18 Nec Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6885086B1 (en) Reduced copper lead frame for saw-singulated chip package
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH03296254A (ja) リードフレーム
JPH02159752A (ja) リードフレーム
JPH0783035B2 (ja) 半導体装置
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP2000124376A (ja) リードフレームの製造方法
JP2874435B2 (ja) 樹脂封止型半導体装置の製造方法およびリードフレーム
JP2564596B2 (ja) 半導体装置の製造方法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP3034517B1 (ja) 半導体装置およびその製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JP2772897B2 (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH03152966A (ja) 半導体装置用リードフレーム
JPH05235244A (ja) リードフレームおよびそれを用いた半導体装置
JPH01133340A (ja) リードフレームおよびその製造方法
JPH0766350A (ja) 半導体装置用リードフレーム
JPH06112247A (ja) リードフレームおよびそれを用いた半導体装置の組立方法
JPH05291448A (ja) 半導体装置用のリードフレーム
JP3853235B2 (ja) リードフレーム
JPH0766357A (ja) リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置
JPS61144048A (ja) リ−ドフレ−ム
JP2001060647A (ja) リードフレーム
JPH03136270A (ja) リードフレーム