JP2000124376A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP2000124376A
JP2000124376A JP11311601A JP31160199A JP2000124376A JP 2000124376 A JP2000124376 A JP 2000124376A JP 11311601 A JP11311601 A JP 11311601A JP 31160199 A JP31160199 A JP 31160199A JP 2000124376 A JP2000124376 A JP 2000124376A
Authority
JP
Japan
Prior art keywords
lead frame
groove
etching
width
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11311601A
Other languages
English (en)
Other versions
JP3235606B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP31160199A priority Critical patent/JP3235606B2/ja
Publication of JP2000124376A publication Critical patent/JP2000124376A/ja
Application granted granted Critical
Publication of JP3235606B2 publication Critical patent/JP3235606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Abstract

(57)【要約】 【目的】 所定の強度を確保し、かつねじれ等のないイ
ンナリードを備えたリードフレームを得ること。 【構成】 2回又はそれ以上のエッチング若しくはプレ
ス加工又はこれらの組合せによって形成したインナリー
ド3を備えたリードフレーム。2回又はそれ以上のエッ
チング若しくはプレス加工又はこれらの組合せによって
インナリード3を形成するリードフレームの製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置用のリード
フレーム及びその製造方法に関するものである。
【0002】
【従来の技術】半導体素子を搭載するダイパッドと、半
導体素子の電極を外部に取出すためのインナリードを備
えたリードフレームは、半導体装置に広く使用されてい
る。このようなリードフレームのダイパッドに搭載され
た半導体素子は、図14に示すように、半導体素子21
の電極22と、各電極22に対応したインナリード3と
がそれぞれワイヤ23で接続されるが、最近では半導体
素子21の電極22が著しく増加しており、したがっ
て、電極22のピッチも大へん狭くなっている(通常1
00〜180μm程度)。
【0003】一方、リードフレームのインナリード3
は、例えばヨンニ・アロイからなるリードフレーム素材
をエッチング又はプレス加工により成形しており、図1
5に示すように、インナリード3の幅wは通常80〜1
50μm程度、厚さtは100〜300μm程度で、ピ
ッチpは通常150〜250μm程度、間隔gは通常7
0〜170μm程度である。
【0004】
【発明が解決しようとする課題】インナリード3の製造
にあたっては、リードフレーム素材の各インナリード3
の間隔(図15のg)に相当する部分をエッチングによ
り除去し、又はプレス加工により打抜いているが、エッ
チングによる場合は、リードフレーム素材の板厚tが厚
いため時間がかかり、このため図16に示すようにイン
ナリード3の両側面が大きく円弧状に除去されてつづみ
状に形成され、断面積が小さくなる。その結果、厚さ方
向の強度を確保することが困難で、ワイヤ23をボンデ
イングする際つぶれたり変形したりすることがある。
【0005】また、プレス加工によりインナリード3を
形成する場合は、インナリード3の幅wに対して板厚t
が大きいため、下ぬきプレスで上から打抜くと図17に
示すようにインナリード3に下方が開くねじれが生じ、
上ぬきプレスで下から打抜くと図18に示すように上方
が狭くなるねじれが生じる。このためワイヤ23の全面
がインナリード3に接触しないことがあり、接続不良の
原因になっていた。
【0006】本発明は、上記の課題を解決するためにな
されたもので、所定の強度を確保し、しかも加工によっ
てねじれ等を生ずるおそれのないインナリードを備えた
リードフレーム及びその製造方法を得ることを目的とし
たものである。
【0007】
【課題を解決するための手段及び作用】本発明に係るリ
ードフームは、インナリードを2回又はそれ以上のホト
リゾグラフィ技術によるエッチング若しくはプレス加工
またはこれらの組合せによって形成したものである。
【0008】また、本発明に係るリードフレームの製造
方法は、2回又はそれ以上のホトリゾグラフィ技術によ
るエッチング若しくはプレス加工又はこれらの組合せに
よって前記インナリードを形成するようにしたものであ
る。
【0009】さらに、リードフレーム素材の両面からエ
ッチングにより底部が互いに重なり合うように溝を形成
し、あるいは、リードフレーム素材の一方の面にエッチ
ングにより溝を形成し、ついでエッチング又はプレス加
工により溝の底部から他方の面に達するスリットを形成
し、また、リードフレーム素材の両面からエッチングに
より底部が互いに干渉しないように溝を形成し、ついで
これら両溝の底部間をエッチング又はプレス加工による
スリットで連結し、さらには、リードフレーム素材の一
方の面からプレス加工により厚さのほぼ2分の1の深さ
の溝を形成し、ついでエッチング又はプレス加工により
前記溝の底部から他方の面に達するスリットを形成した
ものである。
【0010】
【実施例】図1〜図13はそれぞれ本発明に係るリード
フレームの製造方法の実施例の説明図である。なお、以
下において、1はリードフレーム素材、2はレジスト、
3はインナリードで、それぞれ断面で示してある。
【0011】図1の実施例は、先ず、リードフレーム素
材1の両面にレジスト2を塗布し、上面に開口部の幅が
インナリード3の間隔gにほぼ整合する大きさで、厚さ
tの2分の1より若干深い位置までホトリゾグラフィ技
術によりハーフエッチングして断面円弧状あるいは半楕
円状の溝4を形成する。ついで、この溝4にレジスト2
を塗布し、下面から溝4と同じ大きさで溝4に連続する
ようにエッチングして溝4aを形成し、レジスト2を除
去する。
【0012】このような作業をインナリード3の幅wを
隔てて同時に行なうことによりリードフレーム素材1に
多数のスリットが設けられ、両側面の中央部が僅かに側
方に突出し、その幅が所定の幅wとほぼ等しい断面形状
のインナリード3aが得られる。
【0013】図2の実施例は、製造工程は図1の実施例
の場合と同様であるが、本実施例においては、両面にレ
ジスト2が塗布されたリードフレーム素材1の上面に、
厚さtのほぼ3分の2に達する溝5をハーフエッチング
により形成すると共に、下面から断面形状が溝5より小
さく、かつ溝5に連続する溝5aをハーフエッチングに
より形成したもので、これにより両側面の下方が僅かに
両側に突出し、上面の幅が所定の幅wとほぼ等しく、下
面の幅がこれより僅かに広い断面形状のインナリード3
bを得ることができる。
【0014】図3の実施例は図2の実施例と反対に、ハ
ーフエッチングにより上面には小さい溝6を、また下面
にはこの溝6と連続する大きい溝6aを形成したもの
で、両側面の上方が僅かに両側に突出し、下面の幅が所
定の幅wとほぼ等しく、上面の幅がこれより僅かに広い
断面形状のインナリード3cが得られる。
【0015】図4,図5の実施例は、先ず、図1の実施
例と同様に、開口部の幅がインナリード3の間隔gとほ
ぼ等しく、深さが厚さtのほぼ2分の1に達する溝7を
ハーフエッチングにより形成する。そして、図4の実施
例においては、溝7の開口部の幅より狭い幅のポンチを
用い、プレスにより上方から溝7の底部を打抜いてスリ
ット7aを形成したものであり、図5の実施例は下方か
ら溝7の底部に向ってポンチで打抜き、スリット7aを
形成したものである。これにより、いずれも上面の幅が
所定の幅wとほぼ等しく、下面の幅がこれより僅かに広
い断面形状のインナリード3d,3eが得られる。
【0016】図6,図7の実施例は、図4,図5の実施
例とほぼ同じであるが、上面に、開口部の幅がインナリ
ード3の間隔gより広い溝8をリードフレーム素材1の
厚さtのほぼ3分の2の深さにハーフエッチングで形成
する。そして、図6の実施例は上記インナード3の間隔
gより狭い幅のポンチで、プレスにより上方から溝8の
底部を打抜いてスリット8aを形成したものであり、図
7の実施例は同じポンチにより下方から溝8の底部に向
って打抜き、スリット8aを形成したものである。
【0017】図6,図7の実施例によれば、いずれも上
面の幅が所定の幅wよりやや狭く、下面の幅が所定の幅
wよりやや広いほぼ凸字状の断面形状で、断面積が所定
の断面積とほぼ等しいインナリード3f,3gが得られ
る。
【0018】図8の実施例は、レジスト2が塗布された
リードフレーム素材1の両面から、開口部の幅がインナ
リード3の間隔gとほぼ等しい溝9,9aを、厚さtの
それぞれ3分の1程度にハーフエッチングし、両溝9,
9aの間をその開口部の幅より狭い幅のポンチで打抜い
てスリット9bを形成したもので、上下面の幅が所定の
幅wとほぼ等しく、両側面の中央部が外側に僅かに突出
した断面形状のインナリード3hが得られる。
【0019】また、図9,図10の実施例は、リードフ
レーム素材1の上面に、開口部の幅がインナリード3の
間隔より広く、深さが厚さtの2分の1程度の溝10を
ハーフエッチングで形成すると共に、下面に溝10より
狭い幅及び深さの溝10aをハーフエッチングで形成す
る。そして、図9の実施例では両溝10,10aの間を
溝10aの開口部の幅より狭い幅のポンチで下から打抜
いてスリット10bを形成し、図10の実施例では同じ
ポンチで上から打抜いてスリット10bを形成したもの
である。
【0020】いずれの場合も、上面の幅が所定の幅wよ
り僅かに狭く、下面の幅が所定の幅wより僅かに広く両
側面が僅かに突出した断面形状で、断面積が所定の断面
積とほぼ等しいインナリード3i,3jが得られる。
【0021】図11の実施例は、最初にリードフレーム
素材1の上面からインナリード3の間隔gとほぼ等しい
幅のポンチにより、厚さtのほぼ2分の1の深さの溝1
1をプレス加工により形成する。ついで、同じ形状のポ
ンチにより溝11の底部を下方から打抜いてスリット1
1aを形成したもので、上下面の幅が所定の幅wとほぼ
等しく、断面形状が長方形のインナリード3kが得られ
る。なお、ポンチにより溝11の底部を上方から打抜い
てもよい。
【0022】図12,図13の実施例は、リードフレー
ム素材1の上面からプレス加工により溝11を形成する
までの工程は図11の実施例と同じであるが、図12の
実施例は溝11の底部を溝11より狭い幅のポンチによ
り上方から打抜いてスリット11bを形成したもの、図
13の実施例はこれより若干幅の広いポンチで下方から
打抜いてスリット11bを形成したもので、いずれも上
面の幅が所定の幅wとほぼ等しく、下面の幅がこれより
若干広い断面形状のインナリード3m,3nを得ること
ができる。
【0023】以上詳述したように、本発明はリードフレ
ーム素材を2回又はそれ以上のエッチング若しくはプレ
ス加工又はエッチングとプレス加工との組合せにより加
工してインナリードを製造することを特徴とするもの
で、これにより所定の幅及び断面積とほぼ等しい幅及び
断面積を有するインナリードを得ることができる。
【0024】なお、図1〜図13により本発明の各種の
実施例について説明したが、本発明はこれに限定するも
のではなく、例えば図4〜図10のスリット7a,8
a,9b,10bをエッチングで形成するなど、エッチ
ング若しくはプレス加工又はこれらを適宜組合せること
により、所望のインナリードを製造することができる。
【0025】
【発明の効果】以上の発明から明らかなように、本発明
は、インナリードを2回又はそれ以上のエッチング若し
くはプレス加工又はこれらの組合せにより形成して所定
の幅及び断面積が得られるようにしたので、厚さ方向の
強度を確保することができ、したがってワイヤをボンデ
イングする際に、つぶれたり変形したりすることのない
リードフレームを得ることができる。
【0026】また、インナリードの加工に際してインナ
リードがねじれたり変形したりすることがないので、ワ
イヤを確実に接続することができ、接続不良などを生ず
るおそれがない。
【図面の簡単な説明】
【図1】本発明に係るリードフレームの製造方法の実施
例の説明図である。
【図2】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図3】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図4】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図5】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図6】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図7】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図8】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図9】本発明に係るリードフレームの製造方法の他の
実施例の説明図である。
【図10】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図11】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図12】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図13】本発明に係るリードフレームの製造方法の他
の実施例の説明図である。
【図14】半導体素子とインナリードとの接続状態を示
す模式図である。
【図15】インナリードの寸法を説明するための模式図
である。
【図16】エッチングにより製造した従来のインナリー
ドの断面図である。
【図17】プレス加工により製造した従来のインナリー
ドの断面図である。
【図18】プレス加工により製造した従来のインナリー
ドの断面図である。
【符号の説明】
1 リードフレーム素材 2 レジスト 3〜3n インナリード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年11月15日(1999.11.
15)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 リードフレームの製造方法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【課題を解決するための手段】本発明に係るリードフレ
ームの製造方法は、複数のリードを有するリードフレー
ムの製造方法であって、リードフレーム素材の厚さ方向
において第1の方向のみからホトリソグラフィー技術に
よるエッチング加工を行い、前記リードフレーム素材の
除去すべき部位の途中まで溝を形成する第1の工程と、
前記第1の工程にて残されたリードフレーム素材の除去
すべき部位をプレス加工により除去する第2の工程と、
を有しており、前記第1の工程により形成された溝の深
さと、前記第2の工程により除去されたリードフレーム
素材の厚さとは異なることを特徴とする。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】さらに、前記第1の工程により形成された
前記溝の深さは前記第2の工程により除去されたリード
フレーム素材の厚さに比して大であることを特徴とす
る。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】また、前記第2の工程は前記第1の方向と
同一の方向から行われることを特徴とする

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が搭載されるダイパッドと、
    ワイヤにより前記半導体素子の電極とそれぞれ接続され
    る多数のインナリードとを有し、 前記インナリードを2回又はそれ以上のホトリゾグラフ
    ィ技術によるエッチング若しくはプレス加工又はこれら
    の組合せによって形成したことを特徴とするリードフレ
    ーム。
  2. 【請求項2】 半導体素子が搭載されるダイパッドと、
    ワイヤにより前記半導体素子の電極とそれぞれ接続され
    る多数のインナリードとからなるリードフレームをリー
    ドフレーム素材から製造する工程において、 2回又はそれ以上のホトリゾグラフィ技術によるエッチ
    ング若しくはプレス加工またはこれらの組合せによって
    前記インナリードを形成することを特徴とするリードフ
    レームの製造方法。
  3. 【請求項3】 リードフレーム素材の両面からそれぞれ
    エッチングにより底部が互いに重なり合うように溝を形
    成することを特徴とする請求項2記載のリードフレーム
    の製造方法。
  4. 【請求項4】 リードフレーム素材の一方の面にエッチ
    ングにより溝を形成し、ついでエッチングまたはプレス
    加工により前記溝の底部から他方の面に達するスリット
    を形成することを特徴とする請求項2記載のリードフレ
    ームの製造方法。
  5. 【請求項5】 リードフレーム素材の両面からエッチン
    グにより底部が互いに干渉しないように溝を形成し、つ
    いでこれら両溝の底部間をエッチング又はプレス加工に
    よるスリットで連結することを特徴とする請求項2記載
    のリードフレームの製造方法。
  6. 【請求項6】 リードフレーム素材の一方の面からプレ
    ス加工により厚さのほぼ2分の1の深さの溝を形成し、
    ついでエッチング又はプレス加工により前記溝の底部か
    ら他方の面に達するスリットを形成することを特徴とす
    る請求項2記載のリードフレームの製造方法。
JP31160199A 1999-11-01 1999-11-01 リードフレーム及びその製造方法、並びに半導体装置 Expired - Fee Related JP3235606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31160199A JP3235606B2 (ja) 1999-11-01 1999-11-01 リードフレーム及びその製造方法、並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31160199A JP3235606B2 (ja) 1999-11-01 1999-11-01 リードフレーム及びその製造方法、並びに半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3071132A Division JP3018542B2 (ja) 1991-04-03 1991-04-03 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000124376A true JP2000124376A (ja) 2000-04-28
JP3235606B2 JP3235606B2 (ja) 2001-12-04

Family

ID=18019223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31160199A Expired - Fee Related JP3235606B2 (ja) 1999-11-01 1999-11-01 リードフレーム及びその製造方法、並びに半導体装置

Country Status (1)

Country Link
JP (1) JP3235606B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006123308A (ja) * 2004-10-28 2006-05-18 Brother Ind Ltd 薄板状部品の積層構造及びその製造方法
JP2009050883A (ja) * 2007-08-27 2009-03-12 Kyushu Institute Of Technology 微細穴の加工方法
KR100975977B1 (ko) 2008-03-25 2010-08-13 엘지이노텍 주식회사 다열 리드형 리드프레임 및 그 제조방법
KR100983303B1 (ko) 2003-05-03 2010-09-20 삼성테크윈 주식회사 리이드 프레임 및, 리이드 프레임의 제조 방법
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置
US9088262B2 (en) 2011-03-03 2015-07-21 Seiko Epson Corporation Vibrating device, method for manufacturing vibrating device, and electronic apparatus
CN108290199A (zh) * 2016-02-01 2018-07-17 宝马股份公司 用于加工和/或制造构件的方法和设备以及这样的构件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983303B1 (ko) 2003-05-03 2010-09-20 삼성테크윈 주식회사 리이드 프레임 및, 리이드 프레임의 제조 방법
JP2006123308A (ja) * 2004-10-28 2006-05-18 Brother Ind Ltd 薄板状部品の積層構造及びその製造方法
JP2009050883A (ja) * 2007-08-27 2009-03-12 Kyushu Institute Of Technology 微細穴の加工方法
KR100975977B1 (ko) 2008-03-25 2010-08-13 엘지이노텍 주식회사 다열 리드형 리드프레임 및 그 제조방법
US9088262B2 (en) 2011-03-03 2015-07-21 Seiko Epson Corporation Vibrating device, method for manufacturing vibrating device, and electronic apparatus
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置
CN108290199A (zh) * 2016-02-01 2018-07-17 宝马股份公司 用于加工和/或制造构件的方法和设备以及这样的构件
US11247257B2 (en) 2016-02-01 2022-02-15 Bayerische Motoren Werke Aktiengesellschaft Method and device for machining and/or producing a component and such a component

Also Published As

Publication number Publication date
JP3235606B2 (ja) 2001-12-04

Similar Documents

Publication Publication Date Title
JP3018542B2 (ja) リードフレーム及びその製造方法
EP0701280B1 (en) Lead frame and process of producing it
JP2951308B1 (ja) リードフレームの製造方法
JP3235606B2 (ja) リードフレーム及びその製造方法、並びに半導体装置
JPH03296254A (ja) リードフレーム
JPS5933982B2 (ja) リ−ドフレ−ムの製造方法
JPH02105448A (ja) リードフレーム
JPH11307707A (ja) リードフレームの製造方法及び樹脂封止型半導体装置
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH0620106B2 (ja) リ−ドフレ−ムの製造方法
JPH0314263A (ja) リードフレームの製造方法
JP2001210774A (ja) 半導体装置用リードフレーム及びその製造方法
JP4111499B2 (ja) リードフレーム
JPS63308358A (ja) リ−ドフレ−ム
JPH02210854A (ja) 半導体装置に用いるリードフレームの製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JPH0821658B2 (ja) リードフレームの製造方法
JPH02159752A (ja) リードフレーム
JPH0766350A (ja) 半導体装置用リードフレーム
JPH03280563A (ja) リードフレームの製造方法
WO2023113824A1 (en) Semiconductor device and method of forming components for semiconductor device
JPH10209361A (ja) 多連リードフレーム
JPH03200358A (ja) リードフレーム及びその製造方法
JPH11169961A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees