JPH02210854A - 半導体装置に用いるリードフレームの製造方法 - Google Patents
半導体装置に用いるリードフレームの製造方法Info
- Publication number
- JPH02210854A JPH02210854A JP3173389A JP3173389A JPH02210854A JP H02210854 A JPH02210854 A JP H02210854A JP 3173389 A JP3173389 A JP 3173389A JP 3173389 A JP3173389 A JP 3173389A JP H02210854 A JPH02210854 A JP H02210854A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- lead
- leads
- lead frame
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000926 separation method Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 9
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 238000005452 bending Methods 0.000 abstract description 6
- 238000000465 moulding Methods 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 3
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に用いるリードフレームとその製
造方法に係り、特にエツチング法によってハーフエツチ
ングの分離溝をリードフレームのインナーリードに形成
してワイヤボンディングエリアとステージとに容易に分
離できるようにしたリードフレームに関する。
造方法に係り、特にエツチング法によってハーフエツチ
ングの分離溝をリードフレームのインナーリードに形成
してワイヤボンディングエリアとステージとに容易に分
離できるようにしたリードフレームに関する。
半導体装置は、外部に接続する回路パターンを形成した
リードフレームを半導体素子と共に樹脂封止した構成が
従来から採用されている。この半導体装置に用いるリー
ドフレームは、プレス打ち抜き加工またはエツチング加
工法によって金属薄板を予めワイヤボンディングエリア
と半導体装置を搭載するステージとに分離した回路パタ
ーンとして製造されている。
リードフレームを半導体素子と共に樹脂封止した構成が
従来から採用されている。この半導体装置に用いるリー
ドフレームは、プレス打ち抜き加工またはエツチング加
工法によって金属薄板を予めワイヤボンディングエリア
と半導体装置を搭載するステージとに分離した回路パタ
ーンとして製造されている。
近年、半導体集積回路技術の進歩によって、回路素子が
ますます高度化して形成されるようになり、これに応じ
てリードフレームのリードビン数も増加の傾向にあり、
同時に半導体素子の寸法も大きくなっている。
ますます高度化して形成されるようになり、これに応じ
てリードフレームのリードビン数も増加の傾向にあり、
同時に半導体素子の寸法も大きくなっている。
しかしながら、半導体パッケージの寸法は規格化されて
いるので、パッケージの幅は一定範囲内に納めることが
要求される。このため、リードビン数が増加するとこれ
に伴ってリードピンどうしの間隔及びピン幅も必然的に
小さくしなければならない。また、半導体素子の寸法が
大型化されると、半導体素子のステージも大きくなる。
いるので、パッケージの幅は一定範囲内に納めることが
要求される。このため、リードビン数が増加するとこれ
に伴ってリードピンどうしの間隔及びピン幅も必然的に
小さくしなければならない。また、半導体素子の寸法が
大型化されると、半導体素子のステージも大きくなる。
このようにリードビン数が増えると、ワイヤボンディン
グエリアとステージとを予め分離した成形パターンによ
るとき、リードフレームは複数の工程を経て製造される
ので、外力によってインナーリードに捩じれ１曲げ等の
変形や傷が生じやすく品質不良の原因となっていた。こ
れに対し、例えば特開昭５４−６１８７４号公報及び特
開昭６１−２１６３５４号公報に開示されているように
、ワイヤボンディングエリアとステージとを一体化して
各種工程を施した後に分離する方法が現在では採用され
ている。
グエリアとステージとを予め分離した成形パターンによ
るとき、リードフレームは複数の工程を経て製造される
ので、外力によってインナーリードに捩じれ１曲げ等の
変形や傷が生じやすく品質不良の原因となっていた。こ
れに対し、例えば特開昭５４−６１８７４号公報及び特
開昭６１−２１６３５４号公報に開示されているように
、ワイヤボンディングエリアとステージとを一体化して
各種工程を施した後に分離する方法が現在では採用され
ている。
ところが、前者の方法は、プレス加工によって接続位置
にＶノツチの切り込みをいれたものであり、この方法で
はリード先端に加工歪が発生したり、潰れた肉が周辺に
押しやられることによって膨れが生じ、リードが伸延し
てリード先端に浮きや沈み及び偏り等が発生する。この
ため、厚み方向の平坦度が悪化したり、Ｖノツチの深さ
が安定しない難点があった。
にＶノツチの切り込みをいれたものであり、この方法で
はリード先端に加工歪が発生したり、潰れた肉が周辺に
押しやられることによって膨れが生じ、リードが伸延し
てリード先端に浮きや沈み及び偏り等が発生する。この
ため、厚み方向の平坦度が悪化したり、Ｖノツチの深さ
が安定しない難点があった。
また、後者のものは、エツチング方法によるもので、リ
ードフレームの所要部分をマスキングした後エツチング
加工で分離除去するものである。
ードフレームの所要部分をマスキングした後エツチング
加工で分離除去するものである。
しかし、ワイヤボンディング等をマスキングしてエツチ
ングするため、ワイヤボンディングエリアのメツキ部分
の剥離、ピンホールの不具合を生じるほか、コスト面で
も不利である。
ングするため、ワイヤボンディングエリアのメツキ部分
の剥離、ピンホールの不具合を生じるほか、コスト面で
も不利である。
そこで、本発明は、インナーリード面のワイヤボンディ
ングエリアとステージとをエツチング処理した溝を利用
して簡単に分離できる高品質のリードフレームを提供す
ることを目的とする。
ングエリアとステージとをエツチング処理した溝を利用
して簡単に分離できる高品質のリードフレームを提供す
ることを目的とする。
本発明は、半導体素子を搭載するステージに向かって配
列されたインナーリードの先端を該ステージの外縁に連
結して一体化し、前記ステージの外縁から間隔をおいた
各インナーリードの表面にワイヤボンディングエリアを
有する半導体装置に用いるリードフレームであって、前
記ワイヤボンディングエリアの内枠に沿って前記インナ
ーリードの表面に分離用の溝を設け、抜溝に沿って前記
ワイヤボンディングエリアと前記ステージとを分離可能
としたことを特徴とする。
列されたインナーリードの先端を該ステージの外縁に連
結して一体化し、前記ステージの外縁から間隔をおいた
各インナーリードの表面にワイヤボンディングエリアを
有する半導体装置に用いるリードフレームであって、前
記ワイヤボンディングエリアの内枠に沿って前記インナ
ーリードの表面に分離用の溝を設け、抜溝に沿って前記
ワイヤボンディングエリアと前記ステージとを分離可能
としたことを特徴とする。
また、本発明の製造方法は、半導体装置を搭載するステ
ージに向かって配列されたインナーリードの先端を該ス
テージの外縁に連結して一体化したリードフレームのエ
ツチング方法による製造方法であって、エツチング用ガ
ラスマスクパターンを形成するアートワーク工程でワイ
ヤボンディングエリアと前記ステージとに分離する分離
溝を該ガラスマスクパターンの前記インナーリード上に
形成し、その後焼付け・現像工程と不要部を除去するエ
ツチング工程を施し、前記インナーリードの表面に分離
溝を形成することを特徴とする。
ージに向かって配列されたインナーリードの先端を該ス
テージの外縁に連結して一体化したリードフレームのエ
ツチング方法による製造方法であって、エツチング用ガ
ラスマスクパターンを形成するアートワーク工程でワイ
ヤボンディングエリアと前記ステージとに分離する分離
溝を該ガラスマスクパターンの前記インナーリード上に
形成し、その後焼付け・現像工程と不要部を除去するエ
ツチング工程を施し、前記インナーリードの表面に分離
溝を形成することを特徴とする。
以下、図面に示す実施例により本発明の特徴を具体的に
説明する。
説明する。
第１図は本発明のリードフレーム構造の要部を示す平面
図であり、第５図にリードフレームの全体平面図を示す
。
図であり、第５図にリードフレームの全体平面図を示す
。
リードフレームＡは、第５図に示すように外枠２０の中
央に半導体素子を搭載するステージｌを形成し、外側に
アウターリード２１及び内側にインナーリード２をそれ
ぞれ設けている。また、アウターリード２１とインナー
リード２との間にはタイバ−２２が形成され、外枠２０
とステージ１との間にサポートリード３を設けている。
央に半導体素子を搭載するステージｌを形成し、外側に
アウターリード２１及び内側にインナーリード２をそれ
ぞれ設けている。また、アウターリード２１とインナー
リード２との間にはタイバ−２２が形成され、外枠２０
とステージ１との間にサポートリード３を設けている。
リードフレームＡは従来の製造方法と同様に金属薄板を
素材として、リードフレームＡのガラスマスクパターン
を形成するアートワーク工程、素材の両面にマスクパタ
ーンに形成する焼付は及び現像工程及びマスクパターン
の不要部を除去するエツチング工程によって成形される
。
素材として、リードフレームＡのガラスマスクパターン
を形成するアートワーク工程、素材の両面にマスクパタ
ーンに形成する焼付は及び現像工程及びマスクパターン
の不要部を除去するエツチング工程によって成形される
。
アートワーク工程では、第５図の一点鎖線で示す四角形
の線り上に対応するように、分離パターンを上１枚又は
上下２枚のガラスマスクパターンに形成しておく。四角
形の線りはインナーリード２の表面又は表裏両面を走り
、且つその位置はステージ１の外縁から離れ後述するワ
イヤボンディングエリアの内側に沿うものとする。そし
て、サポートリード３にはこの線りは通過させず、イン
ナーリード２のみに対応させるものとする。
の線り上に対応するように、分離パターンを上１枚又は
上下２枚のガラスマスクパターンに形成しておく。四角
形の線りはインナーリード２の表面又は表裏両面を走り
、且つその位置はステージ１の外縁から離れ後述するワ
イヤボンディングエリアの内側に沿うものとする。そし
て、サポートリード３にはこの線りは通過させず、イン
ナーリード２のみに対応させるものとする。
このような線りに対応する分離パターンを上下２枚のガ
ラスマスクパターンに形成しておくと、リードフレーム
Ａには、第４図に示すようにハーフエツチング溝４が上
下面に形成される。このための製造過程は、まず感光液
を塗布して乾燥したＦｅ−Ｎｉ合金の薄板の上下面にガ
ラスマスクパターンを密着させ、焼付けした後現像する
。次いで、リードフレームへのレジストパターンを形成
した後、エツチング液（６０Ｃ塩化第２鉄）を吹き付け
る。このエツチング液によるエツチング処理により、第
５図の各リードのパターンの形成と同時に、ハーフエツ
チング溝４がリードフレームＡの上下面に形成される。
ラスマスクパターンに形成しておくと、リードフレーム
Ａには、第４図に示すようにハーフエツチング溝４が上
下面に形成される。このための製造過程は、まず感光液
を塗布して乾燥したＦｅ−Ｎｉ合金の薄板の上下面にガ
ラスマスクパターンを密着させ、焼付けした後現像する
。次いで、リードフレームへのレジストパターンを形成
した後、エツチング液（６０Ｃ塩化第２鉄）を吹き付け
る。このエツチング液によるエツチング処理により、第
５図の各リードのパターンの形成と同時に、ハーフエツ
チング溝４がリードフレームＡの上下面に形成される。
そして、このハーフエツチング溝４はワイヤボンディン
グエリア５の内側に沿って走るものとして成形され、樹
脂封止前の製品が得られる。
グエリア５の内側に沿って走るものとして成形され、樹
脂封止前の製品が得られる。
第１図に示したものは、リードフレームＡの上面のみに
ハーフエツチング溝４を成形したものである。ハーフエ
ツチング溝４は、第４図の場合と同様にワイヤボンディ
ングエリア５の内側に位置すると共に、ステージエの外
縁１ａから離れた位置に形成されている。
ハーフエツチング溝４を成形したものである。ハーフエ
ツチング溝４は、第４図の場合と同様にワイヤボンディ
ングエリア５の内側に位置すると共に、ステージエの外
縁１ａから離れた位置に形成されている。
ハーフエツチング溝４をリードフレームＡのインナーリ
ード２に形成した後、インナーリード２をステージ１か
ら分離する工程に移る。この工程では、まずワイヤボン
ディングエリア５にスポットめっき装置を用いて部分め
っきを施し、更にワイヤボンディングエリア５の近傍、
においてインナーリード２を固定する絶縁性熱硬化樹脂
をリング状に注入する。そして、サポートリード３部分
を折り曲げてステージ１をデイプレスすると、第３図の
ようにハーフエツチング溝４は折れ、インナーリード２
とステージｌとに分離される。
ード２に形成した後、インナーリード２をステージ１か
ら分離する工程に移る。この工程では、まずワイヤボン
ディングエリア５にスポットめっき装置を用いて部分め
っきを施し、更にワイヤボンディングエリア５の近傍、
においてインナーリード２を固定する絶縁性熱硬化樹脂
をリング状に注入する。そして、サポートリード３部分
を折り曲げてステージ１をデイプレスすると、第３図の
ようにハーフエツチング溝４は折れ、インナーリード２
とステージｌとに分離される。
この分離工程の後、ワイヤボンディングエリア５には、
ステージ１の上に樹脂テープ６ａを介して接着した半導
体素子６との間のワイヤ７が接続される。したがって、
各インナーリード２は半導体素子６の各電極に接続され
、回路パターンを通して各インナーリード２に電気信号
を流すと、この信号が各ワイヤ７から各電極へ伝わって
半導体素子６を作動させることができる。そして、最終
段階で、アウターリード２１を除いて樹脂封止体８によ
って封止される。
ステージ１の上に樹脂テープ６ａを介して接着した半導
体素子６との間のワイヤ７が接続される。したがって、
各インナーリード２は半導体素子６の各電極に接続され
、回路パターンを通して各インナーリード２に電気信号
を流すと、この信号が各ワイヤ７から各電極へ伝わって
半導体素子６を作動させることができる。そして、最終
段階で、アウターリード２１を除いて樹脂封止体８によ
って封止される。
このように、各種工程を施した後インナーリード２をス
テージｌから分離するので、従来のようにリードフレー
ムＡのパターン成形時にインナーリード２を分離してい
る場合に比べて、製造時の曲げや捩じれの影響を受ける
ことがない。このため、インナーリード２の幅が狭くて
も良好な加工が可能となり、その結果インナーリード２
の本数を増やすことができる。したがって、半導体素子
６の高集積化に対しても、多ピン化が可能となるので十
分に対応できるものとなる。
テージｌから分離するので、従来のようにリードフレー
ムＡのパターン成形時にインナーリード２を分離してい
る場合に比べて、製造時の曲げや捩じれの影響を受ける
ことがない。このため、インナーリード２の幅が狭くて
も良好な加工が可能となり、その結果インナーリード２
の本数を増やすことができる。したがって、半導体素子
６の高集積化に対しても、多ピン化が可能となるので十
分に対応できるものとなる。
また、第４図のようにリードフレームＡの上下面にハー
フエツチング溝４を設ける場合では、上面のみに形成す
るのに比べて緩やかなデイプレスで分離できる。このた
め、各インナーリード２の変形等が更に一層効果的に防
止される。
フエツチング溝４を設ける場合では、上面のみに形成す
るのに比べて緩やかなデイプレスで分離できる。このた
め、各インナーリード２の変形等が更に一層効果的に防
止される。
なお、実施例では、サポートリードを持つデイプレス型
のリードフレームについて述べたが、サポートリードを
持たないステージレスタイプの半導体装置にも本発明が
適用できることは無給である。
のリードフレームについて述べたが、サポートリードを
持たないステージレスタイプの半導体装置にも本発明が
適用できることは無給である。
以上に説明したように、本発明は、各インナーリードに
対して、ワイヤボンディングエリアの内側であってステ
ージを囲む部分にハーフエツチング溝を施し、諸工程を
施した後にこのハーフエツチング溝部分の剪断によって
インナーリードとステージとを分離するようにしている
。このため、予めインナーリードをステージから分離し
たパターンとして成形するのに比べ、インナーリードは
捩じれや曲げの影響を受ける度合が少ない。したがって
、各インナーリードの幅が小さくても捩じれや曲げのな
い成形が行え、インナーリードの数を増やすことができ
る。その結果半導体素子の高集積化にも対応でき、実装
密度の向上が可能となる。更に、ビン数が同一で半導体
素子の寸法が大きくなった場合でも、ガラスマスクパタ
ーンの分離溝位置を変えることによって簡単に対応でき
る利点もある。
対して、ワイヤボンディングエリアの内側であってステ
ージを囲む部分にハーフエツチング溝を施し、諸工程を
施した後にこのハーフエツチング溝部分の剪断によって
インナーリードとステージとを分離するようにしている
。このため、予めインナーリードをステージから分離し
たパターンとして成形するのに比べ、インナーリードは
捩じれや曲げの影響を受ける度合が少ない。したがって
、各インナーリードの幅が小さくても捩じれや曲げのな
い成形が行え、インナーリードの数を増やすことができ
る。その結果半導体素子の高集積化にも対応でき、実装
密度の向上が可能となる。更に、ビン数が同一で半導体
素子の寸法が大きくなった場合でも、ガラスマスクパタ
ーンの分離溝位置を変えることによって簡単に対応でき
る利点もある。
第１図は本発明のリードフレームの要部を示す平面図、
第２図は第１図のＩ−Ｉ線矢視断面図、第３図は樹脂封
止後のステージとインナーリードの分離を示す概略縦断
面図、第４図はリードフレームの上下面にハーフエツチ
ング溝を形成した場合の断面図、第５図はリードフレー
ムの全体を示す平面図である。 ｌ：ステージ １ａ：外縁 ２：インナーリード ３：サポートリード４：ハーフエ
ツチング溝 ５；ワイヤボンディングエリア ６：半導体素子 ６ａ：樹脂テープ７：ワイヤ
８：樹脂封止体 ２０：外枠 ２１：アウターリード２２：タ
イバー Ａ：リードフレーム 特許出願人 株式会社 三井ハイチック代理人
小堀 益（ほか２名） 第１図 第３図 第４図 第５図 Δ 第２図 −３０′！
第２図は第１図のＩ−Ｉ線矢視断面図、第３図は樹脂封
止後のステージとインナーリードの分離を示す概略縦断
面図、第４図はリードフレームの上下面にハーフエツチ
ング溝を形成した場合の断面図、第５図はリードフレー
ムの全体を示す平面図である。 ｌ：ステージ １ａ：外縁 ２：インナーリード ３：サポートリード４：ハーフエ
ツチング溝 ５；ワイヤボンディングエリア ６：半導体素子 ６ａ：樹脂テープ７：ワイヤ
８：樹脂封止体 ２０：外枠 ２１：アウターリード２２：タ
イバー Ａ：リードフレーム 特許出願人 株式会社 三井ハイチック代理人
小堀 益（ほか２名） 第１図 第３図 第４図 第５図 Δ 第２図 −３０′！
Claims (1)
- 【特許請求の範囲】 １、半導体素子を搭載するステージに向かって配列され
たインナーリードの先端を該ステージの外縁に連結して
一体化し、前記ステージの外縁から間隔をおいた各イン
ナーリードの表面にワイヤボンディングエリアを有する
半導体装置に用いるリードフレームであって、前記ワイ
ヤボンディングエリアの内枠に沿って前記インナーリー
ドの表面に分離用の溝を設け、該溝に沿って前記ワイヤ
ボンディングエリアと前記ステージとを分離可能とした
ことを特徴とする半導体装置に用いるリードフレーム。 ２、半導体装置を搭載するステージに向かって配列され
たインナーリードの先端を該ステージの外縁に連結して
一体化したリードフレームのエッチング方法による製造
方法であって、エッチング用ガラスマスクパターンを形
成するアートワーク工程でワイヤボンディングエリアと
前記ステージとに分離する分離溝を該ガラスマスクパタ
ーンの前記インナーリード上に形成し、その後焼付け・
現像工程と不要部を除去するエッチング工程を施し、前
記インナーリードの表面に分離溝を形成する半導体装置
に用いるリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031733A JPH0783081B2 (ja) | 1989-02-09 | 1989-02-09 | 半導体装置に用いるリードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031733A JPH0783081B2 (ja) | 1989-02-09 | 1989-02-09 | 半導体装置に用いるリードフレームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210854A true JPH02210854A (ja) | 1990-08-22 |
| JPH0783081B2 JPH0783081B2 (ja) | 1995-09-06 |
Family
ID=12339243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031733A Expired - Fee Related JPH0783081B2 (ja) | 1989-02-09 | 1989-02-09 | 半導体装置に用いるリードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783081B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391439A (en) * | 1990-09-27 | 1995-02-21 | Dai Nippon Printing Co., Ltd. | Leadframe adapted to support semiconductor elements |
| US5406700A (en) * | 1990-11-20 | 1995-04-18 | Seiko Epson Corporation | Method for producing pin integrated circuit lead frame |
| EP0701280A2 (en) | 1994-08-11 | 1996-03-13 | Shinko Electric Industries Co. Ltd. | Lead frame and process of producing it |
| KR100373138B1 (ko) * | 2001-01-06 | 2003-02-25 | 주식회사 아큐텍반도체기술 | 와이어본딩을 위한 리드프레임상의 도금부 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024046A (ja) * | 1984-04-25 | 1985-02-06 | Hitachi Ltd | リ−ドフレ−ム |
| JPS61216354A (ja) * | 1985-03-20 | 1986-09-26 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| JPH02197158A (ja) * | 1989-01-26 | 1990-08-03 | Dainippon Printing Co Ltd | リードフレームの製造方法 |
-
1989
- 1989-02-09 JP JP1031733A patent/JPH0783081B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024046A (ja) * | 1984-04-25 | 1985-02-06 | Hitachi Ltd | リ−ドフレ−ム |
| JPS61216354A (ja) * | 1985-03-20 | 1986-09-26 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| JPH02197158A (ja) * | 1989-01-26 | 1990-08-03 | Dainippon Printing Co Ltd | リードフレームの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391439A (en) * | 1990-09-27 | 1995-02-21 | Dai Nippon Printing Co., Ltd. | Leadframe adapted to support semiconductor elements |
| US5406700A (en) * | 1990-11-20 | 1995-04-18 | Seiko Epson Corporation | Method for producing pin integrated circuit lead frame |
| EP0701280A2 (en) | 1994-08-11 | 1996-03-13 | Shinko Electric Industries Co. Ltd. | Lead frame and process of producing it |
| US5633205A (en) * | 1994-08-11 | 1997-05-27 | Shinko Electric Industries Co., Ltd. | Lead frame and process of producing such a frame |
| KR100373138B1 (ko) * | 2001-01-06 | 2003-02-25 | 주식회사 아큐텍반도체기술 | 와이어본딩을 위한 리드프레임상의 도금부 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783081B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02210854A (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPH09219486A (ja) | リードフレーム | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP2539548B2 (ja) | 半導体装置用リ―ドフレ―ムの製造方法 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPH0766350A (ja) | 半導体装置用リードフレーム | |
| JPS63120454A (ja) | 半導体装置 | |
| JPS58142554A (ja) | リ−ドフレ−ム | |
| JPH0714960A (ja) | 半導体装置用リードフレーム | |
| JPH04171854A (ja) | 半導体装置用リードフレーム | |
| JPH03209861A (ja) | 半導体装置 | |
| JPH07321276A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPH04176156A (ja) | 半導体装置用リードフレーム | |
| JPH05109962A (ja) | リードフレーム | |
| JPH09107063A (ja) | リードフレーム | |
| JP3853235B2 (ja) | リードフレーム | |
| JPS61201454A (ja) | 集積回路用リ−ドフレ−ム | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPH03161960A (ja) | 集積回路用リードフレームおよびその製造方法 | |
| JPH05271965A (ja) | エッチング方法 | |
| JPH04107852A (ja) | 半導体装置用リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |