JPH07321276A - リードフレーム及びそれを用いた半導体装置の製造方法 - Google Patents

リードフレーム及びそれを用いた半導体装置の製造方法

Info

Publication number
JPH07321276A
JPH07321276A JP10719794A JP10719794A JPH07321276A JP H07321276 A JPH07321276 A JP H07321276A JP 10719794 A JP10719794 A JP 10719794A JP 10719794 A JP10719794 A JP 10719794A JP H07321276 A JPH07321276 A JP H07321276A
Authority
JP
Japan
Prior art keywords
lead
tie bar
frame
coupling
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10719794A
Other languages
English (en)
Other versions
JP2851791B2 (ja
Inventor
Shinji Takase
慎二 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UMC Japan Co Ltd
Original Assignee
Nippon Steel Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Semiconductor Corp filed Critical Nippon Steel Semiconductor Corp
Priority to JP10719794A priority Critical patent/JP2851791B2/ja
Publication of JPH07321276A publication Critical patent/JPH07321276A/ja
Application granted granted Critical
Publication of JP2851791B2 publication Critical patent/JP2851791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 主に半導体装置の製造に用いるリードフレー
ムに、連結用タイバー9および連結リード3を新たに設
けた。 【効果】 アウターリード1の成形時における、各アウ
ターリード1間の寸法や形状の不揃いといった不具合の
発生を防止できる。さらに、成形後に、アウターリード
1の電着鍍金によるはんだ鍍金処理を実施することが出
来るので、成形時に、はんだ鍍金が成形金型の接触抵抗
によって削り剥がれてしまったり、または、樹脂ダム用
タイバー4の切断の切り残し屑等の異物が表面に圧着し
てしまうといった不具合の発生を防止することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、主として半導体装置
の製造に用いられるリードフレーム及びそれを用いた半
導体装置の製造方法に関する。
【0002】
【従来の技術】図3(a)〜(e)に、従来の樹脂封止形IC
パッケージの、樹脂封止後の半導体装置の製造工程を示
す。図3(a)は、半導体チップ7とインナーリード8等
をモールド樹脂で封止した樹脂封止工程後の状態を表し
ている。この図において、符号10はリードフレームで
ある。5はリードフレーム10の外枠であり、この外枠
5に吊りリード6を介してサポート・タブ12が設けら
れ、このサポート・タブ12に半導体チップ7が搭載さ
れている。1はアウターリードであり、このアウターリ
ード1に連続してインナーリード8が形成され、このイ
ンナーリード8と半導体チップ7がボンディングワイヤ
によって接続されている。そして、上述した半導体チッ
プ7、吊りリード6、インナーリード8を含む領域に樹
脂モールドが行われてパッケージボデイ2が形成されて
いる。また、アウターリード1のパッケージボデイ2近
傍には、各アウターリード1間を接続する樹脂ダム用タ
イバー4が形成されている。また、各アウターリード1
の端部は、外枠5に接続されている。
【0003】上述した樹脂封止工程後、図3(b)に示す
ように、封止材料の流れを防止するために設けられた樹
脂ダム用タイバー4が切断され、さらに、リードフレー
ム10全体に電着鍍金によって予備半田を実施する表面
処理(はんだ鍍金処理)が行われる。次に、図3(c)に
示すように、アウターリード1の先端が切断される。な
お、アウターリード1が切断された状態では、パッケー
ジボディ2は、吊りリード6によって、外枠5に支持さ
れている。次に、図3(d)に示すように、アウターリー
ド1の成形が行われる。その後、図3(e)に示すよう
に、外枠5からパッケージボディ2が切り離されて、半
導体装置の製造工程が終了する。
【0004】
【発明が解決しようとする課題】ところで、上述した電
着鍍金によるはんだ鍍金処理の際には、アウターリード
1を陰極に、また、はんだ鍍金液側を陽極にする必要が
ある。そのため、外枠5に電極を接触させることで、ア
ウターリード1を陰極にするためには、はんだ鍍金処理
の際に、アウターリード1が外枠5につながれている必
要がある。従って、アウターリード1の外枠5からの切
り離しは、はんだ鍍金処理の後に行われなければならな
い。一方、アウターリード1の成形は、図3(b)に示す
アウターリード1が外枠5に直接つながれた状態で実施
することは困難であり、そのため、アウターリード1が
外枠5から切り離された後の工程、すなわち、上述のは
んだ鍍金処理後の工程、で行われなければならない。
【0005】しかし、はんだ鍍金処理後にアウターリー
ド1の成形を行う場合、成形時に、はんだ鍍金が成形金
型の接触抵抗によって削り剥がされてしまったり、ま
た、アウターリード1に発生する応力および歪によっ
て、樹脂ダム用タイバー4の切断の切り残し屑等が剥が
れ、さらにそれがアウターリード1のはんだ鍍金処理後
の表面に圧着してしまうという不具合が生じることがあ
る。また、アウターリード1各々の先端を図3(c)に示
すように外枠5から切り離した後、アウターリード1の
成形を行う場合、アウターリード1がパッケージボディ
2側でのみ固定されているため、成形後のアウターリー
ド1の先端部の間隔等の寸法や成形形状が不揃いなって
しまったり、成形時にパッケージボディ2に加わる応力
がリードによってばらついたりするという不具合が生じ
ることがある。
【0006】これらのアウターリードリードの成形工程
における不具合は、半導体装置のボード実装時に接合不
良等を発生したり、また、実装後の信頼性にも大きく影
響を及ぼす。
【0007】この発明は、このような背景の下になされ
たもので、半導体装置の製造工程における、上述のアウ
タリードのはんだ鍍金剥れ、異物の圧着、または、成形
不揃いといった不具合を防止することができる、リード
フレーム及びそれを用いた半導体装置の製造方法を提供
することを目的としている。
【0008】
【課題を解決するための手段】請求項1記載の発明は、
半導体装置の製造に用いられるリードフレームにおい
て、外枠と、この外枠内に配置され、かつ、半導体装置
内部に配置されるインナーリードと、インナーリードに
連接されたアウターリードと、アウターリードのインナ
ーリード近傍を連結する第1のタイバーと、アウターリ
ードの先端部を連結する第2のタイバーと、第2のタイ
バーと外枠とを連結する連結部材とを具備することを特
徴とするリードフレームである。
【0009】請求項2記載の発明は、請求項1記載のリ
ードフレームに半導体チップを搭載した後、ボンディン
グ等の処理を行い、次いで、前記インナーリードを含む
所定領域に樹脂モールドを行う第1の工程と、上記第1
のタイバーを切断除去する第2の工程と、アウターリー
ドの成形を行う第3の工程と、リードフレームに鍍金を
行う第4の工程と、リードフレームの外枠、第2のタイ
バー、連結部材を各々除去する第5の工程とを有するこ
とを特徴とする半導体装置の製造方法である。
【0010】
【作用】本発明の半導体装置の製造方法によれば、第1
の工程で所定領域に樹脂モールドが行われた後、第2の
工程において第1のタイバーが切断除去される。次い
で、第3の工程でアウターリードの成形が行われる。こ
こで、上記リードフレームの構成によれば、アウターリ
ードの先端が第2のタイバーによって連結されているの
で、第3の工程において、各アウターリード間の間隔は
一定に保持される。従って、上述の各アウターリード間
の、寸法の不揃い、形状の不揃い、および、成形歪の不
揃い、等の不具合の発生が防止される。
【0011】次いで、第4の工程でリードフレームに鍍
金が行われる。上記の構成によれば、各アウターリード
は、第2のタイバーおよび連結部材によってリードフレ
ームの外枠と連結されている。従って、リードフレーム
の外枠に電極を接触させることによって、各アウターリ
ードに電着鍍金による鍍金処理を実施することが出来
る。
【0012】次いで、第5の工程で、リードフレームの
外枠、第2のタイバー、連結部材の各々が除去されて、
一連の製造工程が完了する。上記のように、アウターリ
ードの成形工程である第3の工程が、アウターリードの
鍍金処理を実施する第4の工程に先だって行われるの
で、成形工程で発生するはんだ鍍金の剥がれ、または、
異物がはんだ鍍金処理後のアウターリードの表面に圧着
するといった不具合が防止される。
【0013】
【実施例】以下、図面を参照し、この発明の一実施例に
ついて説明する。図1(a)〜(e)は同実施例による半導体
装置の製造工程を示す図であり、同図(a)はモールド樹
脂封止工程が終了した状態を示す図である。図1(a)に
おいて、符号11はリードフレームである。5はリード
フレーム11の外枠であり、この外枠5に吊りリード6
(図3(a)参照)を介してサポート・タブ12(図3(a)
参照)が設けられ、このサポート・タブ12に半導体チ
ップ7(図3(a)参照)が搭載されている。1はアウタ
ーリードであり、このアウターリード1に連続してイン
ナーリード8(図3(a)参照)が形成され、このインナ
ーリード8と半導体チップ7がボンディングワイヤによ
って接続されている。そして、上述した半導体チップ
7、吊りリード6、インナーリード8を含む領域に樹脂
モールドが行われてパッケージボデイ2が形成されてい
る。
【0014】上記アウターリード1のパッケージボデイ
2近傍には、各アウターリード1間を接続する樹脂ダム
用タイバー4が形成され、また、各アウターリード1の
端部は連結用タイバー9によって連結されている。そし
て、この連結用タイバー9から僅かな間隙をおいて外枠
5が配置されている。端部に位置するアウターリード1
の側方には、アウターリード1とほぼ同型の連結リード
3が形成され、この連結リード3の一端が連結用タイバ
ー9に、他端が外枠5に接続され、また、この連結リー
ド3のパッケージボデイ2の近傍が樹脂ダム用タイバー
4を介してアウターリード1に接続されている。
【0015】なお、図1の実施例は、アウターリード1
がパッケージボディ2の2つの面より突き出た形のSO
P(スモールアウトラインパッケージ)タイプのプラス
チック樹脂封止形ICパッケージを表している。また、
リードフレーム11は、Fe−Ni42アロイ合金等の
金属板によって形成されている。
【0016】次に、半導体装置の製造工程を説明する。
第1の工程で、サポートタブ12に半導体チップ7が搭
載される。次に、半導体チップ7の各端子がボンディン
グによって各インナーリード8に接続される。次いで、
図1(a)に示すように、インナーリード8を含む所定領
域に樹脂モールドが行われる。
【0017】次に、上述した樹脂モールド終了後、図1
(b)に示すように、封止材料の流れを防止するために設
けられた樹脂ダム用タイバー4が金型等によって切断除
去される。
【0018】次いで、アウターリード1が金型等によ
り、図1(c)に示すようなガルウィングリード形状に成
形される。ここで、連結リード3もアウターリード1と
同時に成形される。次に、各アウターリード1にはんだ
鍍金処理が行われる。このはんだ鍍金処理は、はんだ液
側を陽極、リードフレーム11側を陰極とする電着鍍金
によって行われる。電着鍍金が行われる際、リードフレ
ーム11を陰極とするため、外枠5に電極が接触してい
る。また、各アウターリード1は連結用タイバー9およ
び連結リード3によって外枠5に結合されているので、
各アウターリード1は外枠5と同電位になる。従って、
すべてのアウターリード1を含むリードフレーム11の
全体に、はんだ鍍金処理が行われる。
【0019】次に、図1(d)に示すように、連結用タイ
バー9および連結リード3の一部が切断除去されて、ア
ウターリード1が各々に分割される。
【0020】次に、図1(e)に示すように、パッケージ
ボディ2と外枠5が金型等によって切り離されて、一連
の半導体装置の製造工程が完了する。
【0021】図2は、本発明の他の実施例を示す図であ
る。この図はQFP(クアッドフラットパッケージ)タ
イプの樹脂封止型ICパッケージのモールド樹脂封止工
程後の状態を示している。リードフレーム11の主な構
成要素である、アウターリード1と、連結用タイバー9
と、連結リード3と、外枠5、および、パッケージボデ
ィ2は、アウターリード1がパッケージボディ2の4方
向から突き出していることを除いて、上述したSOPの
実施例と同様の機能を有している。
【0022】なお、上述の2つの実施例においては、い
ずれも封止材料は樹脂であり、またパッケージ形状はF
LAT(フラット)パッケージタイプとしているが、本
発明においては、特に封止材料およびパッケージ形状を
上述の構成に限定する必要はない。また、上記2実施例
において、連結リード3はいずれも、1つの連結用タイ
バー9によって連結された1組のアウターリード1の両
方の端部に形成されているが、どちらか一方の端部に形
成されるだけでも良い。
【0023】
【発明の効果】本発明によれば、アウターリードの先端
が連結用タイバー(第2のタイバー)によって連結され
ている状態でアウターリードの成形が行われる。したが
って、アウターリードの成形工程において、各アウター
リード間の間隔は一定に保持され、これにより、各アウ
ターリード間の、寸法の不揃い、形状の不揃い、およ
び、成形歪の不揃い、等の不具合の発生が防止される効
果が得られる。
【0024】また、本発明によれば、アウターリードの
成形の工程が、アウターリードの鍍金処理の工程に先だ
って行われるので、成形の際に発生するはんだ鍍金剥が
れ、または、異物がはんだ鍍金処理後のアウターリード
の表面に圧着するといった不具合が防止されるという効
果が得られる。
【図面の簡単な説明】
【図1】この発明の一実施例によるリードフレームの構
成およびそれを用いた半導体装置の製造工程における以
下の各状態を表す斜視図である。 (a)は、樹脂封止工程後の状態 (b)は、樹脂ダム用タイバー切断除去加工後の状態 (c)は、アウターリード成形後に鍍金を実施した後の
状態 (d)は、アウターリード先端部を切断除去した後の状
態 (e)は、外枠からパッケージボディを切り離した後の
状態
【図2】この発明の他の一実施例のリードフレーム及び
それを用いた半導体装置の樹脂封止工程後の状態を表す
斜視図である。
【図3】従来のリードフレームの構成およびそれを用い
た半導体装置の製造工程における以下の各状態を表す斜
視図である。 (a)は、樹脂封止工程後の状態 (b)は、樹脂ダムリード切断除去加工後にはんだ鍍金
処理を実施した後のの状態 (c)は、アウターリード先端部を切断除去した後の状
態 (d)は、アウターリード成形後の状態 (e)は、外枠からパッケージボディを切り離した後の
状態
【符号の説明】
1……アウターリード、2……パッケージボディ、3…
…連結リード、4……樹脂ダム用タイバー(第1のタイ
バー)、5……外枠、9……連結用タイバー(第2のタ
イバー)、11……リードフレーム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の製造に用いられるリードフ
    レームにおいて、 外枠と、 前記外枠内に配置され、かつ、前記半導体装置内部に配
    置されるインナーリードと、 前記インナーリードに連接されたアウターリードと、 前記アウターリードの前記インナーリード近傍を連結す
    る第1のタイバーと、 前記アウターリードの先端部を連結する第2のタイバー
    と、 前記第2のタイバーと前記外枠とを連結する連結部材
    と、 を具備してなるリードフレーム。
  2. 【請求項2】 請求項1記載のリードフレームに半導体
    チップを搭載した後、ボンディング等の処理を行い、次
    いで、前記インナーリードを含む所定領域に樹脂モール
    ドを行う第1の工程と、 前記第1のタイバーを切断除去する第2の工程と、 前記アウターリードの成形を行う第3の工程と、 前記リードフレームに鍍金を行う第4の工程と、 前記リードフレームの外枠、第2のタイバー、連結部材
    を各々除去する第5の工程とを有することを特徴とする
    半導体装置の製造方法。
JP10719794A 1994-05-20 1994-05-20 リードフレーム及びそれを用いた半導体装置の製造方法 Expired - Fee Related JP2851791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10719794A JP2851791B2 (ja) 1994-05-20 1994-05-20 リードフレーム及びそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10719794A JP2851791B2 (ja) 1994-05-20 1994-05-20 リードフレーム及びそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07321276A true JPH07321276A (ja) 1995-12-08
JP2851791B2 JP2851791B2 (ja) 1999-01-27

Family

ID=14452946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10719794A Expired - Fee Related JP2851791B2 (ja) 1994-05-20 1994-05-20 リードフレーム及びそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2851791B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345414A (ja) * 2000-06-01 2001-12-14 Seiko Epson Corp リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2007194421A (ja) * 2006-01-19 2007-08-02 Rohm Co Ltd リードフレーム
JP2016018821A (ja) * 2014-07-04 2016-02-01 新電元工業株式会社 半導体装置の製造方法、半導体装置、及び、リードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345414A (ja) * 2000-06-01 2001-12-14 Seiko Epson Corp リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2007194421A (ja) * 2006-01-19 2007-08-02 Rohm Co Ltd リードフレーム
JP2016018821A (ja) * 2014-07-04 2016-02-01 新電元工業株式会社 半導体装置の製造方法、半導体装置、及び、リードフレーム

Also Published As

Publication number Publication date
JP2851791B2 (ja) 1999-01-27

Similar Documents

Publication Publication Date Title
US20060017143A1 (en) Semiconductor device and its manufacturing method
KR20030031843A (ko) 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법
JPS6396947A (ja) 半導体装置用リ−ドフレ−ム
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2003209216A (ja) リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
GB2290660A (en) Resin-sealed semiconductor device
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
US20020066944A1 (en) Packaged semiconductor and process for manufacturing the same
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JPS63131557A (ja) レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH02197158A (ja) リードフレームの製造方法
JP2962405B2 (ja) 半導体装置の製造方法
JP2946775B2 (ja) 樹脂封止金型
KR920006185B1 (ko) 접합형 리드 프레임을 사용한 ic 제조방법
JPH0766231A (ja) 面実装型半導体装置の製造方法
JPH04326755A (ja) 樹脂封止型半導体装置およびその製造方法
KR100187718B1 (ko) 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법
JPH04346257A (ja) 半導体用リードフレームの製造方法
JPH04162466A (ja) 半導体装置用リードフレーム
JPH029156A (ja) 半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JPH01150346A (ja) 樹脂封止型半導体装置のリードフレーム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981013

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees