JPS58142554A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS58142554A JPS58142554A JP2440482A JP2440482A JPS58142554A JP S58142554 A JPS58142554 A JP S58142554A JP 2440482 A JP2440482 A JP 2440482A JP 2440482 A JP2440482 A JP 2440482A JP S58142554 A JPS58142554 A JP S58142554A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- lead frame
- projections
- resin package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレジンパッケージａｌｌ甲等体装置の組立に用
いるリードフレー▲に関する。
いるリードフレー▲に関する。
レジンパッケージ層中導体ｉ！竃の組立には薄い金属板
ｋ パターン化したリードフレー▲が用いられている。
ｋ パターン化したリードフレー▲が用いられている。
リードフレームはＩＩ Ｉ Ｉ１ｔＪＫ示すように１回
路諷子（ペレット）１會固定する矩形のタブ２。
路諷子（ペレット）１會固定する矩形のタブ２。
このタブ２を支持するタプリード３，前記タブリ鳩縁に
内端ｔａ１丁多数のりード４．レジンモールド時のレジ
ンの流出を防止する細いダム５、さらには各部を連結丁
る矩形枠からなる粋６とからなっている。そして、半導
体装置の組立において框、ベレン｝ｌｔ−タブ２上に固
定した後、ペレット１の各電極とこれに対応するリード
４の内端とを図示しないワイヤ（導＊）で接続し、その
後、ワイヤ．リード４の内端．ペレット１，タブ２ｔ−
レジンでモールドしてレジンパッケージ７で剣止し、さ
ら忙、不要な枠６．ダム５ｔ−切断除去してレジンパッ
ケージ型の早番ｓｉｉｔｔＩ＆ｌ造丁る。また、多くの
場合、レジンパッケージ７から突出するリード部分は途
中から同一方向に折り曲げられてインライン形としてい
る。
内端ｔａ１丁多数のりード４．レジンモールド時のレジ
ンの流出を防止する細いダム５、さらには各部を連結丁
る矩形枠からなる粋６とからなっている。そして、半導
体装置の組立において框、ベレン｝ｌｔ−タブ２上に固
定した後、ペレット１の各電極とこれに対応するリード
４の内端とを図示しないワイヤ（導＊）で接続し、その
後、ワイヤ．リード４の内端．ペレット１，タブ２ｔ−
レジンでモールドしてレジンパッケージ７で剣止し、さ
ら忙、不要な枠６．ダム５ｔ−切断除去してレジンパッ
ケージ型の早番ｓｉｉｔｔＩ＆ｌ造丁る。また、多くの
場合、レジンパッケージ７から突出するリード部分は途
中から同一方向に折り曲げられてインライン形としてい
る。
ところで、リード４はダ▲５から内−にレジンで封止さ
れるところからインナーリードと呼び、外１１１［レジ
ンパッケージ７から突出することから７ウターリードと
呼んでいる。そして、前記インナーリードには、一般に
孔や突起が般けられ、レジンモールド後にリード４かレ
ジンパッケージ７から抜けないようにいわゆるビンルー
ズ防止対策を施している。
れるところからインナーリードと呼び、外１１１［レジ
ンパッケージ７から突出することから７ウターリードと
呼んでいる。そして、前記インナーリードには、一般に
孔や突起が般けられ、レジンモールド後にリード４かレ
ジンパッケージ７から抜けないようにいわゆるビンルー
ズ防止対策を施している。
一方、康近では、半導体装置の小湯化の費四により、従
来のリード間隔２．５４−からその申分の１．２７■あ
るいはその２７３の１．７７８−と製品によっては移行
して来ている。このｍ来、リード幅も従来の１．２■（
仮ＪｌＯ，２５ｔ）からその申分の０．６圏あるいは０
．８−と狭くなって米ている。このため、リードに孔を
穿つことはリード４０強度ｔＳ端に低（することから一
般に採用していない。
来のリード間隔２．５４−からその申分の１．２７■あ
るいはその２７３の１．７７８−と製品によっては移行
して来ている。このｍ来、リード幅も従来の１．２■（
仮ＪｌＯ，２５ｔ）からその申分の０．６圏あるいは０
．８−と狭くなって米ている。このため、リードに孔を
穿つことはリード４０強度ｔＳ端に低（することから一
般に採用していない。
たとえば、軟ｊ１０．２５ｔの場合における置型段階で
の最小打抜き孔！！Ｆｓ０．６−φ前後である。なお、
リードフレームをエツチングによって形成する場合にＵ
さらに小さな孔ｔｅけることもできるし、以後に説明す
る突起形成も可能であるが、エツチングによるリードフ
レーム年貢方式はコスト高となり、置１には向かない。
の最小打抜き孔！！Ｆｓ０．６−φ前後である。なお、
リードフレームをエツチングによって形成する場合にＵ
さらに小さな孔ｔｅけることもできるし、以後に説明す
る突起形成も可能であるが、エツチングによるリードフ
レーム年貢方式はコスト高となり、置１には向かない。
したかって、主として精密プレスによる生型方式の場合
にりいて説鞠する。さらに１ リード幅を大きくすると
、リードの上下面に形ＩＮ、＠れて一体となるパッケー
ジがり−ド面に沿って２つに割れてしまうおそれも生じ
る。
にりいて説鞠する。さらに１ リード幅を大きくすると
、リードの上下面に形ＩＮ、＠れて一体となるパッケー
ジがり−ド面に沿って２つに割れてしまうおそれも生じ
る。
他方、リード４の弊１ＩｌＹｔ１６分的に突出させる構
造においては、突起の突出長さが短かいことからビンル
ーズ防止効果か低い。丁なわち、プレスによる打ち抜き
の最小間隔は量産性【考慮すると板岸よりもわずかに岸
い０．３■（板ＪＩＯ１２５■の場合）となる。この結
果、リードの肉ｌＩ＃に設ける央起ｔ−並べて形成した
場合、リードピッチが１．２７■、リード幅か０．６■
の場合は打ち抜き間隔ｔｏ、３■とすると、それぞれの
突起は０．１８５ｍシか突出しないことになる。
造においては、突起の突出長さが短かいことからビンル
ーズ防止効果か低い。丁なわち、プレスによる打ち抜き
の最小間隔は量産性【考慮すると板岸よりもわずかに岸
い０．３■（板ＪＩＯ１２５■の場合）となる。この結
果、リードの肉ｌＩ＃に設ける央起ｔ−並べて形成した
場合、リードピッチが１．２７■、リード幅か０．６■
の場合は打ち抜き間隔ｔｏ、３■とすると、それぞれの
突起は０．１８５ｍシか突出しないことになる。
また、本出願人はビンルーズ防止効果は、突起が少なく
とも０．２５ ｙｍ以上でないと有効でないことｔ−賽
験的に究明した。
とも０．２５ ｙｍ以上でないと有効でないことｔ−賽
験的に究明した。
し九かつて、本発明の目的はビンルーズ防止効果の高い
リードフレームを提供することにある。
リードフレームを提供することにある。
このような目的を達成するために本発明は、レジンによ
って封入されるリードのインナーリード部分にレジンパ
ッケージからのリードの抜は防止用の突起上膜けたリー
ドフレームにおいて、 ＩＩＩ記突起はＩＩ優するリー
ド間では相互に喰い違って配設するものであ０、特にリ
ード間隔が２．５４■よ０４小さいリードフレームに対
して有効である。
って封入されるリードのインナーリード部分にレジンパ
ッケージからのリードの抜は防止用の突起上膜けたリー
ドフレームにおいて、 ＩＩＩ記突起はＩＩ優するリー
ド間では相互に喰い違って配設するものであ０、特にリ
ード間隔が２．５４■よ０４小さいリードフレームに対
して有効である。
以下、実施ガにより本発明を説明する。
ＩＩ２図は本発明の一実施ＩＰＩＫよるリードフレーム
を示す平面図である。
を示す平面図である。
この実施内のリードフレームは従来品と同様に、ベレツ
）１を固定する矩形のタブ２．このタブ２を支持するタ
ブリード３．前記タブの周ＩＩＡＫ内端【１普す多数の
リード１．レジンモールド時のレジンの流出を防止する
細いダム５、さらＫは各部を連結する矩形枠からなる粋
６とからなっている。
）１を固定する矩形のタブ２．このタブ２を支持するタ
ブリード３．前記タブの周ＩＩＡＫ内端【１普す多数の
リード１．レジンモールド時のレジンの流出を防止する
細いダム５、さらＫは各部を連結する矩形枠からなる粋
６とからなっている。
１７ｔ、このリードフレームはリード間１ｌｉｌＩｌか
２．５４−のハーフサイズである１、２７■となってい
て、リード４のｍは０１■七なっている。オた。リード
フレームの素材蝶鉄−ニッケル会金、銅糸合金等の金属
板を打ち抜いて製造する。
２．５４−のハーフサイズである１、２７■となってい
て、リード４のｍは０１■七なっている。オた。リード
フレームの素材蝶鉄−ニッケル会金、銅糸合金等の金属
板を打ち抜いて製造する。
また、リード４のダム５の内肯のインナーリード８には
それぞれ内１１に突起９を設けている。この突起９は０
．２５−〜０．３７■の長１ｉＫｌりて突出している。
それぞれ内１１に突起９を設けている。この突起９は０
．２５−〜０．３７■の長１ｉＫｌりて突出している。
また、隣接するリード間では、各突起９ｒｊ相互に喰い
違っている。このガでは、各リード番の突起９は千鳥状
に配列されている。この結果、リード間隔が１．２７ｍ
と狭くとも、打ち抜き最小間隔０．３園を維持して突起
９を設けることができる。
違っている。このガでは、各リード番の突起９は千鳥状
に配列されている。この結果、リード間隔が１．２７ｍ
と狭くとも、打ち抜き最小間隔０．３園を維持して突起
９を設けることができる。
このようなリード７レー五にあっては、ペレッ）１１タ
ブ２上に固定した後、ベレット１の各電極とこれに対応
するリード４の内端とｔ図示しないワイヤ（導ＩＩ）で
接続し、その後、ワイヤ、リード４０内亀、ベレット１
．タブ２ｔ−レジンで層−ルドしてレジンパッケージ７
で封止し、さらに１不費な枠６．ダム５を切断除去して
レジンパッケージ−の半導体装置ｒＩ１１！造する。
ブ２上に固定した後、ベレット１の各電極とこれに対応
するリード４の内端とｔ図示しないワイヤ（導ＩＩ）で
接続し、その後、ワイヤ、リード４０内亀、ベレット１
．タブ２ｔ−レジンで層−ルドしてレジンパッケージ７
で封止し、さらに１不費な枠６．ダム５を切断除去して
レジンパッケージ−の半導体装置ｒＩ１１！造する。
この実ＪＩＩＰ１によれば、インナーリード８の突起９
ｒｉレジンパツケージ７内で引っＩＩり部分として作用
するため、リード４に規定線以下の外力か加わっても、
抜けたり（ビンルーズ）することはない。
ｒｉレジンパツケージ７内で引っＩＩり部分として作用
するため、リード４に規定線以下の外力か加わっても、
抜けたり（ビンルーズ）することはない。
なお、本発明は前記夷厖ガに限定されない。丁なわち、
央起は１本のリードにあってそれぞれ喰い違って配設さ
れてもビンルーズ効果は充分ＫＩＩ！する。また、央Ｗ
Ｊは階段状配列あるいはアトランダムな配列であって４
同橡に効果かある。
央起は１本のリードにあってそれぞれ喰い違って配設さ
れてもビンルーズ効果は充分ＫＩＩ！する。また、央Ｗ
Ｊは階段状配列あるいはアトランダムな配列であって４
同橡に効果かある。
以上のように、零発１１によれば、リードピッチ間隔か
２．５４閣よりも短かい場合であっても各リードにビン
ルーズ防止効果１に有する央起を形成できるので、ビン
ルーズ防止効果の高いリードフレーム會提供することが
で書る。
２．５４閣よりも短かい場合であっても各リードにビン
ルーズ防止効果１に有する央起を形成できるので、ビン
ルーズ防止効果の高いリードフレーム會提供することが
で書る。
第１図は従来のリードフレームの平１図、餌暑図は本発
明の一＊１１ａｆＩＫよるリードフレームの平面図であ
る。 １・・・ベレット、２・・・タブ、４・・・リード、７
・・・レジンパッケージ、６・・・インナーリード、す
・・・央起。
明の一＊１１ａｆＩＫよるリードフレームの平面図であ
る。 １・・・ベレット、２・・・タブ、４・・・リード、７
・・・レジンパッケージ、６・・・インナーリード、す
・・・央起。
Claims (1)
- 【特許請求の範囲】 １、レジンによって刺入されるリードのインチ−リード
部分にレジンパッケージからのリード抜は防止用の突起
′Ｙｒ＃！けたリードフレームにおいて、前記突起ｄＩ
ｉｌｌＩ碧するリード間では相互に喰い違って配設され
て偽ることｔ特徴とするリードフレーム０ ２、 前記リード間隔は２．５４閣よＯも小さいこと′
ｆｒ特徴とする特許請求の範囲第１３１記載のリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2440482A JPS58142554A (ja) | 1982-02-19 | 1982-02-19 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2440482A JPS58142554A (ja) | 1982-02-19 | 1982-02-19 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142554A true JPS58142554A (ja) | 1983-08-24 |
Family
ID=12137224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2440482A Pending JPS58142554A (ja) | 1982-02-19 | 1982-02-19 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142554A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324648A (ja) * | 1986-07-16 | 1988-02-02 | Nec Corp | 半導体装置 |
| JPS63213953A (ja) * | 1987-03-02 | 1988-09-06 | Nec Corp | Ｓｉｐ形半導体装置 |
| US4951120A (en) * | 1985-10-07 | 1990-08-21 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
-
1982
- 1982-02-19 JP JP2440482A patent/JPS58142554A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951120A (en) * | 1985-10-07 | 1990-08-21 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
| JPS6324648A (ja) * | 1986-07-16 | 1988-02-02 | Nec Corp | 半導体装置 |
| JPH0582975B2 (ja) * | 1986-07-16 | 1993-11-24 | Nippon Electric Co | |
| JPS63213953A (ja) * | 1987-03-02 | 1988-09-06 | Nec Corp | Ｓｉｐ形半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523218A (en) | Lead frame for integrated circuits and method of fabricating the same | |
| DE69602794T2 (de) | In Kunststoff verkapselte SAW-Anordnung und -Verfahren | |
| JPH08102517A (ja) | 半導体装置及びリードフレーム | |
| JPS58142554A (ja) | リ−ドフレ−ム | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS61216354A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH02210854A (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
| JPH0533807B2 (ja) | ||
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JP2684247B2 (ja) | リードフレームの製造方法 | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPS625650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2699129B2 (ja) | 連結タブ端子の製造方法 | |
| JPH032992Y2 (ja) | ||
| JPS58182858A (ja) | リ−ドフレ−ム | |
| JPH0582981B2 (ja) | ||
| JP2501046B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0613528A (ja) | 電子部品のパッケージ構造及びその製造方法 | |
| JPS61258462A (ja) | 電子部品の組立方法 | |
| JP2950623B2 (ja) | リードフレームの製造方法 |