JPS6123352A - リ−ドフレ−ムおよび半導体装置 - Google Patents
リ−ドフレ−ムおよび半導体装置Info
- Publication number
- JPS6123352A JPS6123352A JP14516484A JP14516484A JPS6123352A JP S6123352 A JPS6123352 A JP S6123352A JP 14516484 A JP14516484 A JP 14516484A JP 14516484 A JP14516484 A JP 14516484A JP S6123352 A JPS6123352 A JP S6123352A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- width
- resin
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はプラスチック樹脂封止型の半導体装置に用いら
れるリードフレームと、それを使用した半導体装置に関
する。
れるリードフレームと、それを使用した半導体装置に関
する。
エポキシ樹脂などの熱硬化性プラスチック樹脂によって
封止される型（レジンモールド型）の半導体装置は、他
のセラミックやキャン封止型の半導体装置に比べ、生産
能率が良くて安価に製造できるために、現在ＩＣをはじ
めとして殆どの汎用性半導体装置の封止構造の主流とな
っている。
封止される型（レジンモールド型）の半導体装置は、他
のセラミックやキャン封止型の半導体装置に比べ、生産
能率が良くて安価に製造できるために、現在ＩＣをはじ
めとして殆どの汎用性半導体装置の封止構造の主流とな
っている。
このようなレジンモールド型半導体装置には、複数個の
半導体装置が組み立てられるリードフレームが用いられ
ていてる。そのリードフレームに半導体チップが取付け
られ、ワイヤーによりボンディングされた後、多数のリ
ードフレームが同時にプラスチック樹脂で封止される。
半導体装置が組み立てられるリードフレームが用いられ
ていてる。そのリードフレームに半導体チップが取付け
られ、ワイヤーによりボンディングされた後、多数のリ
ードフレームが同時にプラスチック樹脂で封止される。
次いで、リードフレームに付設している不要の枠を切断
除去し、リード曲げを行なって、半導体装置に仕上げら
れるが、この切断２曲げ工程において、又は完成品にお
いてはリードに樹脂粉末などの不要物が付着していない
ことが大切である。
除去し、リード曲げを行なって、半導体装置に仕上げら
れるが、この切断２曲げ工程において、又は完成品にお
いてはリードに樹脂粉末などの不要物が付着していない
ことが大切である。
リードピンに樹脂粉末等が付着していると、切断。
曲げ工程でリードに打痕、キズ等が発生し、又回路基板
にリードピンを挿入した際、その粉末などが挟まって、
電気的に接触不良を起こす心配がある。
にリードピンを挿入した際、その粉末などが挟まって、
電気的に接触不良を起こす心配がある。
［従来の技術］
第２図ｔａ＋は従来のリードフレームの平面図を示して
おり、本例は１４本のリードピンをもった、デュアルイ
ンラインパッケージ（ＤＩＴ）の例である。図において
、点線で囲んだ部分Ｍは樹脂封止部を示し、１はリード
、２はフレーム、３は連結条（ダムバー）、４はステー
ジ（半導体チップの取付は部分）、５はサポートバー（
ステージサポートバー）である。
おり、本例は１４本のリードピンをもった、デュアルイ
ンラインパッケージ（ＤＩＴ）の例である。図において
、点線で囲んだ部分Ｍは樹脂封止部を示し、１はリード
、２はフレーム、３は連結条（ダムバー）、４はステー
ジ（半導体チップの取付は部分）、５はサポートバー（
ステージサポートバー）である。
ところで、このようなリードフレームは鉄系や銅系の合
金からなる厚さ０．２５ｍｍ程度（一般には０．１〜１
１ｍの間）の金属板をプレス型で打抜くパターン形成に
より作成されるか、あるいは不要部分のエツチング除去
により作成される。その内、エツチング形成法はフォト
プロセスを用いる化学的な方式で、レジスト膜でリード
、フレーム、連結条などのリードフレームのパターン形
成部分の両面をマスクし、不要部分を両面からエツチン
グしてパターン形成グする方法である。
金からなる厚さ０．２５ｍｍ程度（一般には０．１〜１
１ｍの間）の金属板をプレス型で打抜くパターン形成に
より作成されるか、あるいは不要部分のエツチング除去
により作成される。その内、エツチング形成法はフォト
プロセスを用いる化学的な方式で、レジスト膜でリード
、フレーム、連結条などのリードフレームのパターン形
成部分の両面をマスクし、不要部分を両面からエツチン
グしてパターン形成グする方法である。
第２図（ｂｌは第２図（ａｌのＡＡ断面部分の拡大図を
示しており、本例はエツチングで形成したリードフレー
ムの断面図である。このエツチング形成の場合には、図
のようにリード１の側断面中央に突起部Ｔが形成される
。これは、リード１の上下両面からエツチングが進行し
て、最後に中央が除去されることになるからである。
示しており、本例はエツチングで形成したリードフレー
ムの断面図である。このエツチング形成の場合には、図
のようにリード１の側断面中央に突起部Ｔが形成される
。これは、リード１の上下両面からエツチングが進行し
て、最後に中央が除去されることになるからである。
また、樹脂封止工程においては、樹脂封止部Ｍに加熱熔
融された樹脂が流し込まれるが、封止用の上下金型の隙
間に挟まれたリードフレームの間にも樹脂が流れる。従
って、樹脂封止成形後、樹脂封止部Ｍの周囲のリードフ
レーム間に、樹脂のパリが発生する。
融された樹脂が流し込まれるが、封止用の上下金型の隙
間に挟まれたリードフレームの間にも樹脂が流れる。従
って、樹脂封止成形後、樹脂封止部Ｍの周囲のリードフ
レーム間に、樹脂のパリが発生する。
このようにして、樹脂のパリが樹脂封止部Ｍの四周に現
れ、フレーム２と連結条３とに囲まれた枠状部分（第２
図ｆａｌ参照；斜線で示す）に形成されるが、このパリ
Ｆは構造上避けられないものである。
れ、フレーム２と連結条３とに囲まれた枠状部分（第２
図ｆａｌ参照；斜線で示す）に形成されるが、このパリ
Ｆは構造上避けられないものである。
従って、従来より、リードフレームのフレーム２や連結
条３を切断する前の処理として、連結条３と樹脂封止部
Ｍとの間のパリ抜きを行なっており、第２図（ｂ）に図
示しているようなポンチＰで、各リード１間のパリを同
時にパッケージ上方から打ち抜く処理が行なわれている
。尚、この場合、フレーム２と樹脂封止部Ｍとの間隙は
比較的幅狭くなっているため、この部分のパリ抜きは特
に必要とされず、行なっていない。
条３を切断する前の処理として、連結条３と樹脂封止部
Ｍとの間のパリ抜きを行なっており、第２図（ｂ）に図
示しているようなポンチＰで、各リード１間のパリを同
時にパッケージ上方から打ち抜く処理が行なわれている
。尚、この場合、フレーム２と樹脂封止部Ｍとの間隙は
比較的幅狭くなっているため、この部分のパリ抜きは特
に必要とされず、行なっていない。
［発明が解決しようとする問題点］
ところで、上記のようにエツチングで作成したリードフ
レームのり一ド１の側断面には突起部Ｔが形成される。
レームのり一ド１の側断面には突起部Ｔが形成される。
そのため、このようなパリ抜きを行なっても、パリが突
起部Ｔに引っ掛かっているので、パリの抜けが悪くて、
パリを完全に抜いて除去することが難しく、第２図山）
に示す点線間のポンチＰが当たる部分のみ抜かれ、点線
よりリード１例の部分のパリＲが残存することが多くな
る。
起部Ｔに引っ掛かっているので、パリの抜けが悪くて、
パリを完全に抜いて除去することが難しく、第２図山）
に示す点線間のポンチＰが当たる部分のみ抜かれ、点線
よりリード１例の部分のパリＲが残存することが多くな
る。
しかし、このパリがリード１の側面に残っていると、リ
ードの切断２曲げ工程でリードに打痕。
ードの切断２曲げ工程でリードに打痕。
キズ等が発生し、又半導体装置を回路基板に組み込む際
に、リードの接続を悪くしたり、又、外れた粉末が回路
基板に付着する等の問題が起こる。
に、リードの接続を悪くしたり、又、外れた粉末が回路
基板に付着する等の問題が起こる。
従って、これを完全に取り除くことが大切な問題である
。
。
本発明は、このリードに付着する樹脂のパリを除去でき
るリードフレームと、それを使用した半導体装置を提案
するものである。
るリードフレームと、それを使用した半導体装置を提案
するものである。
［問題点を解決するための手段］
その目的は、エツチングして作成されるリードフレーム
であって、モールド封止部側と連結条との間に形成され
ているリードの幅が、上面と下面とで相違しているリー
ドフレームによって達成される。
であって、モールド封止部側と連結条との間に形成され
ているリードの幅が、上面と下面とで相違しているリー
ドフレームによって達成される。
かくて、エツチングして作成され、且つモールド封止部
の側端におけるリード幅が上下面で相違した形状を有す
るリードフレームが設けられている半導体装置を使用す
れば、上記問題点は解消される。
の側端におけるリード幅が上下面で相違した形状を有す
るリードフレームが設けられている半導体装置を使用す
れば、上記問題点は解消される。
［作用］
即ち、ポンチＰによって、上記のパリを打ち抜く処理を
行なう際に、完全に樹脂のパリが取り除かれるように、
リード１の相互間隙のパリが埋まった部分の上面（ポン
チＰの当たる面）の幅を狭くして、且つ下面の幅を広く
したリードフレームを使用すれば、パリの除去が容易に
なる。換言すれば、上面のリードフレームの幅を広くし
て、下面の幅を狭くしたリードフレームを使用して、樹
脂封止した半導体装置を作成するわけである。
行なう際に、完全に樹脂のパリが取り除かれるように、
リード１の相互間隙のパリが埋まった部分の上面（ポン
チＰの当たる面）の幅を狭くして、且つ下面の幅を広く
したリードフレームを使用すれば、パリの除去が容易に
なる。換言すれば、上面のリードフレームの幅を広くし
て、下面の幅を狭くしたリードフレームを使用して、樹
脂封止した半導体装置を作成するわけである。
［実施例］
以下１図面を参照して実施例によって詳細に説明する。
第１図（δ）および中）は本発明にかかるリードフレー
ムの平面図と、その拡大部分断面図（第１図（ｂｌは同
図（ａ）のＢＢ断面図）を示しており、第２図と同一部
材には同一記号が付しである。
ムの平面図と、その拡大部分断面図（第１図（ｂｌは同
図（ａ）のＢＢ断面図）を示しており、第２図と同一部
材には同一記号が付しである。
図中、１１は本発明にかかる鉄系や銅系の合金からなる
厚さ０．２５ｍｍ程度のリードで、連結条３と樹脂封止
部Ｍの側端部との間のり一ド１１の幅は、上面で幅広く
し、下面で幅狭く形成している。そ、、、よ、第、図面
。断つ図１．明示、７おり、例えば、上面のり一ド１１
の幅を１．２５＊ｉ程度とすると、下面のリード幅を１
１１１１１位として、下面のリード幅を上面の幅の７０
〜８０％程度にする。このように、連結条３と樹脂封止
部Ｍの間の部分のリードにおいて、リード幅の下面側を
上面側より狭くするには、同部分のリード間をエツチン
グしてパターン形成する場合、上方より下方のエツチン
グ圧を大きくしたり、またはマスクパターンの開口幅を
大きくしたりして下方のエツチング除去量を上方より多
くすればよい。又、その他のリード１１部分はパリ抜き
の必要がないから、上下面ともリード幅を同様に形成し
ておき、上下面に差を設けない。
厚さ０．２５ｍｍ程度のリードで、連結条３と樹脂封止
部Ｍの側端部との間のり一ド１１の幅は、上面で幅広く
し、下面で幅狭く形成している。そ、、、よ、第、図面
。断つ図１．明示、７おり、例えば、上面のり一ド１１
の幅を１．２５＊ｉ程度とすると、下面のリード幅を１
１１１１１位として、下面のリード幅を上面の幅の７０
〜８０％程度にする。このように、連結条３と樹脂封止
部Ｍの間の部分のリードにおいて、リード幅の下面側を
上面側より狭くするには、同部分のリード間をエツチン
グしてパターン形成する場合、上方より下方のエツチン
グ圧を大きくしたり、またはマスクパターンの開口幅を
大きくしたりして下方のエツチング除去量を上方より多
くすればよい。又、その他のリード１１部分はパリ抜き
の必要がないから、上下面ともリード幅を同様に形成し
ておき、上下面に差を設けない。
そうすると、リード１１の間隙に埋め込まれた樹脂のパ
リは、ポンチＰの当たる上面の幅が狭く、下面の幅が広
くなるため、ポンチＰによって抜は易くなり、上記問題
は軽減される。
リは、ポンチＰの当たる上面の幅が狭く、下面の幅が広
くなるため、ポンチＰによって抜は易くなり、上記問題
は軽減される。
この時、樹脂封止工程後の整形工程は、樹脂パリ抜き５
連結条切断、リード曲げ、サポートバー切断（ピンチカ
プト）の順で、パリ抜きは整形工程の最初の処理となる
。
連結条切断、リード曲げ、サポートバー切断（ピンチカ
プト）の順で、パリ抜きは整形工程の最初の処理となる
。
第１図（Ｃ１は仕上げられた本例の半導体装置の斜視図
を示しており、リード１１の幅の相違する部分をＮで示
している。
を示しており、リード１１の幅の相違する部分をＮで示
している。
尚、上記実施例は、連結条３と樹脂封止部Ｍの間の部分
のり一ド１１を合金の上面および下面からエツチング除
去量を異ならせてパターン形成する場合について説明し
たが、他に下方からのみエツチングしてパターン形成さ
れたものが考えられる。
のり一ド１１を合金の上面および下面からエツチング除
去量を異ならせてパターン形成する場合について説明し
たが、他に下方からのみエツチングしてパターン形成さ
れたものが考えられる。
この場合、リード側断面上端に突起部が形成された形状
となり、同突起部で欠けが生じ易く、強度か弱くなると
いう問題があり、良くない。
となり、同突起部で欠けが生じ易く、強度か弱くなると
いう問題があり、良くない。
また、上記実施例は、連結条３と樹脂封止部Ｍの側端部
との間のみリード１１の幅を変えたものであるが、連結
条で囲まれた内部のリード（ステージおよびサポートバ
ーを含む）幅も同様に変えても差支えはない。しかし、
その場合には、リードの強度を慎重に考慮することが必
要である。
との間のみリード１１の幅を変えたものであるが、連結
条で囲まれた内部のリード（ステージおよびサポートバ
ーを含む）幅も同様に変えても差支えはない。しかし、
その場合には、リードの強度を慎重に考慮することが必
要である。
更に、上記実施例は、デュアルインラインの半導体装置
について説明したが、本発明はその他のパッケージタイ
プのＩＣ，例えば６４ピン、８０ピンなどの多数のリー
ドピンを有する樹脂封止型ＩＣパッケージにも適用でき
ることは云うまでもない。
について説明したが、本発明はその他のパッケージタイ
プのＩＣ，例えば６４ピン、８０ピンなどの多数のリー
ドピンを有する樹脂封止型ＩＣパッケージにも適用でき
ることは云うまでもない。
［発明の効果］
以上め説明から明らかなように、本発明は樹脂封止型パ
ンケージにおいて、リード間の樹脂パリの除去が容易に
なり、その品質が顕著に向」ニするものである。
ンケージにおいて、リード間の樹脂パリの除去が容易に
なり、その品質が顕著に向」ニするものである。
第１図ｉａｌおよび（ｔｌ）は本発明にかかるリードフ
レームの平面図と、その拡大部分断面図（第１図山）は
同図（ａｌのＢＢ断面図）、 第１図（Ｃ１は本発明にかかる半導体装置の斜視図、第
２図＋ａ）および山）は従来のリードフレームの平面図
と、その拡大部分断面図（第２図（ｂｌは同図ｉａｌの
ＡＡ断面図）である。 図において、 ｌ１１１はリード、 ２はフレーム、３は連
結条（ダムバー）、 ４はステージ、 ５はサポートバー、Ｍは樹脂
封止部、 Ｐはポンチ、Ｆは樹脂パリ 第１ｗＪ ．２、 ７Ｊ鱒魚」必影”′ 第２図
レームの平面図と、その拡大部分断面図（第１図山）は
同図（ａｌのＢＢ断面図）、 第１図（Ｃ１は本発明にかかる半導体装置の斜視図、第
２図＋ａ）および山）は従来のリードフレームの平面図
と、その拡大部分断面図（第２図（ｂｌは同図ｉａｌの
ＡＡ断面図）である。 図において、 ｌ１１１はリード、 ２はフレーム、３は連
結条（ダムバー）、 ４はステージ、 ５はサポートバー、Ｍは樹脂
封止部、 Ｐはポンチ、Ｆは樹脂パリ 第１ｗＪ ．２、 ７Ｊ鱒魚」必影”′ 第２図
Claims (2)
- （１）エッチングして作成されるリードフレームであつ
て、モールド封止部側と連結条との間に形成されている
リードの幅が、上面と下面とで相違していることを特徴
とするリードフレーム。 - （２）エッチングして作成され、且つモールド封止部の
側端におけるリード幅が上下面で相違した形状を有する
リードフレームが設けられていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14516484A JPS6123352A (ja) | 1984-07-11 | 1984-07-11 | リ−ドフレ−ムおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14516484A JPS6123352A (ja) | 1984-07-11 | 1984-07-11 | リ−ドフレ−ムおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123352A true JPS6123352A (ja) | 1986-01-31 |
Family
ID=15378905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14516484A Pending JPS6123352A (ja) | 1984-07-11 | 1984-07-11 | リ−ドフレ−ムおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123352A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200750A (ja) * | 1986-02-28 | 1987-09-04 | Dainippon Printing Co Ltd | 半導体装置用リ−ドフレ−ム |
| JPS62264649A (ja) * | 1986-05-13 | 1987-11-17 | Toppan Printing Co Ltd | リ−ドフレ−ムの製造方法 |
| JPS63148667A (ja) * | 1986-12-12 | 1988-06-21 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| JPH022844U (ja) * | 1988-06-16 | 1990-01-10 | ||
| JPH04180662A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | リードフレームの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5259574A (en) * | 1975-11-11 | 1977-05-17 | Seiko Instr & Electronics Ltd | Production of lead frame for ic |
-
1984
- 1984-07-11 JP JP14516484A patent/JPS6123352A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5259574A (en) * | 1975-11-11 | 1977-05-17 | Seiko Instr & Electronics Ltd | Production of lead frame for ic |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200750A (ja) * | 1986-02-28 | 1987-09-04 | Dainippon Printing Co Ltd | 半導体装置用リ−ドフレ−ム |
| JPS62264649A (ja) * | 1986-05-13 | 1987-11-17 | Toppan Printing Co Ltd | リ−ドフレ−ムの製造方法 |
| JPS63148667A (ja) * | 1986-12-12 | 1988-06-21 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| JPH022844U (ja) * | 1988-06-16 | 1990-01-10 | ||
| JPH04180662A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | リードフレームの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8063470B1 (en) | Method and apparatus for no lead semiconductor package | |
| US6897093B2 (en) | Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package | |
| KR20030031843A (ko) | 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법 | |
| JP2002519848A (ja) | 集積回路プラスチックパッケージ及びその形成方法、並びにそのパッケージを形成するためのリードフレーム | |
| JPH01175250A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
| US6303983B1 (en) | Apparatus for manufacturing resin-encapsulated semiconductor devices | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JPH05144988A (ja) | 半導体装置の製造方法並びに半導体製造装置及びリードフレーム | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| EP4113601B1 (en) | Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device | |
| JP2756857B2 (ja) | リードフレームの製造方法 | |
| JP2539548B2 (ja) | 半導体装置用リ―ドフレ―ムの製造方法 | |
| JP3035634B2 (ja) | 電子機器の基板製造方法 | |
| JPH0661378A (ja) | 半導体装置 | |
| JP3289000B2 (ja) | 半導体装置の製造方法 | |
| JPH0766350A (ja) | 半導体装置用リードフレーム | |
| JPH06151681A (ja) | 半導体装置の製造方法およびその製造において用いるリードフレーム | |
| JPH01144661A (ja) | リードフレームの製造方法 | |
| JPH01216563A (ja) | リードフレームの製造方法 | |
| JPS63257256A (ja) | リ−ドフレ−ム | |
| JPH03283643A (ja) | リードフレームの製造方法 | |
| JPH04180662A (ja) | リードフレームの製造方法 |