JPH0661378A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0661378A JPH0661378A JP20990692A JP20990692A JPH0661378A JP H0661378 A JPH0661378 A JP H0661378A JP 20990692 A JP20990692 A JP 20990692A JP 20990692 A JP20990692 A JP 20990692A JP H0661378 A JPH0661378 A JP H0661378A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- led out
- thickness
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】表面実装ＱＦＰパッケージＩＣ製品の小リード
ピッチ化によって増加する、リード曲がり，コープラナ
リティ，半田屑等によるリード間ショート不良を低減す
る。 【構成】金属リード５をモールド樹脂３の厚み（高さ）
の底面から１／２未満の部位から外部に導出する事に特
徴がある。すなわち、リード５が従来の様に、樹脂３の
厚みＨの中央部（Ａ＝Ｂ）からではなく、樹脂３の厚み
Ｈの１／２未満（Ａ〉Ｂ）の部位から外部に導出する。
ピッチ化によって増加する、リード曲がり，コープラナ
リティ，半田屑等によるリード間ショート不良を低減す
る。 【構成】金属リード５をモールド樹脂３の厚み（高さ）
の底面から１／２未満の部位から外部に導出する事に特
徴がある。すなわち、リード５が従来の様に、樹脂３の
厚みＨの中央部（Ａ＝Ｂ）からではなく、樹脂３の厚み
Ｈの１／２未満（Ａ〉Ｂ）の部位から外部に導出する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
モールド樹脂封止表面実装集積回路を含む半導体装置に
関する。
モールド樹脂封止表面実装集積回路を含む半導体装置に
関する。
【０００２】
【従来の技術】従来より、半導体装置、特に、樹脂封止
された集積回路（以後、ＩＣと記す）は、まず、リード
フレーム（以後、Ｌ／Ｆと記す）にチップをマウントし
ボンディングした後、モールド樹脂（以後、樹脂と記
す）を充填し、その後リードを切断・成形して完成して
いた。
された集積回路（以後、ＩＣと記す）は、まず、リード
フレーム（以後、Ｌ／Ｆと記す）にチップをマウントし
ボンディングした後、モールド樹脂（以後、樹脂と記
す）を充填し、その後リードを切断・成形して完成して
いた。
【０００３】近年、システムをチップ上で実現するいわ
ゆるシステムオンシリコンが叫ばれ、ＩＣの高機能化へ
の要求はますます強くなってきた。したがって、ＩＣ単
体の機能の多様化により、外部素子との接続に用いられ
る金属リード（以後、リードと記す）の数も飛躍的に増
加してきた。一方、装置や機器の小型化への要求も依然
として根強い。そして、その要求に答えるため、素子の
外形も表面実装に適した形態が好まれ、かつその外形寸
法を決定するリードの配列ピッチも狭くなる傾向にあ
る。
ゆるシステムオンシリコンが叫ばれ、ＩＣの高機能化へ
の要求はますます強くなってきた。したがって、ＩＣ単
体の機能の多様化により、外部素子との接続に用いられ
る金属リード（以後、リードと記す）の数も飛躍的に増
加してきた。一方、装置や機器の小型化への要求も依然
として根強い。そして、その要求に答えるため、素子の
外形も表面実装に適した形態が好まれ、かつその外形寸
法を決定するリードの配列ピッチも狭くなる傾向にあ
る。
【０００４】図５は従来の１６０ピンの表面実装用クア
ッドフラットパッケージ（以後、ＱＦＰと記す）の平面
図、図６は図５のコーナー部の部分拡大平面図である。
図においてＸはリードピッチで、Ｙはリード幅であり、
Ｚはリード間隔であることを示している。また、図７
は、図５のＫ−Ｋ’線断面図、図８，図９は図７のリー
ド成形方法を説明する工程順に示した断面図である。
ッドフラットパッケージ（以後、ＱＦＰと記す）の平面
図、図６は図５のコーナー部の部分拡大平面図である。
図においてＸはリードピッチで、Ｙはリード幅であり、
Ｚはリード間隔であることを示している。また、図７
は、図５のＫ−Ｋ’線断面図、図８，図９は図７のリー
ド成形方法を説明する工程順に示した断面図である。
【０００５】製造フロートして、まず、図８に示すよう
に、チップ１を樹脂３にて封止後、リード切断機を用い
て多連のＬ／Ｆ４からＩＣを切断分離する。
に、チップ１を樹脂３にて封止後、リード切断機を用い
て多連のＬ／Ｆ４からＩＣを切断分離する。
【０００６】次に、図９に示すように、成形金型を用い
て上下からＩＣのリード５を挟み込むようにして機械的
圧力を加え、リード５を顧客希望の外形に成形する。こ
のようにして図５および図７に示す完成品を得る。
て上下からＩＣのリード５を挟み込むようにして機械的
圧力を加え、リード５を顧客希望の外形に成形する。こ
のようにして図５および図７に示す完成品を得る。
【０００７】ところで、多ピン小ピッチパッケージの実
用化にともない、ＩＣ製造工程、特に、組立工程におけ
る不良品の発生が頻発するようになってきた。その例と
して、たとえば０．５ｍｍ以下の小間隔リードピッチを
実現するための金属リードの微細化やリード間隔の微細
化による、リード曲がり（図１０の矢印のリード参
照）、リード折れ、半田屑などによるリードショートな
どがあげられる。これらは、リードを切断してＩＣを分
離し、リードを顧客の要求する形に成形する工程で発生
することが多い。
用化にともない、ＩＣ製造工程、特に、組立工程におけ
る不良品の発生が頻発するようになってきた。その例と
して、たとえば０．５ｍｍ以下の小間隔リードピッチを
実現するための金属リードの微細化やリード間隔の微細
化による、リード曲がり（図１０の矢印のリード参
照）、リード折れ、半田屑などによるリードショートな
どがあげられる。これらは、リードを切断してＩＣを分
離し、リードを顧客の要求する形に成形する工程で発生
することが多い。
【０００８】従来より、図７に示すように、リード５
は、モールド３の厚みＨの１／２の位置、すなわち、Ａ
＝Ｂの位置から外部に導出しているため、リード成形時
には金型に圧力が加えられリード５が擦られた状態で変
形することになる。しかも、リード５をモールド３の厚
みＨの１／２以上の距離にわたって変形させるため、リ
ード５の表面に施された半田めっきが剥がれて半田屑と
なり、それらが金型あるいは直接ＩＣのリード５に付着
する。リード５間に付着すればリードショートになり、
金型に付着すればつぎに形成されるＩＣのリードショー
トの原因となる。
は、モールド３の厚みＨの１／２の位置、すなわち、Ａ
＝Ｂの位置から外部に導出しているため、リード成形時
には金型に圧力が加えられリード５が擦られた状態で変
形することになる。しかも、リード５をモールド３の厚
みＨの１／２以上の距離にわたって変形させるため、リ
ード５の表面に施された半田めっきが剥がれて半田屑と
なり、それらが金型あるいは直接ＩＣのリード５に付着
する。リード５間に付着すればリードショートになり、
金型に付着すればつぎに形成されるＩＣのリードショー
トの原因となる。
【０００９】
【発明が解決しようとする課題】さきに述べたように、
ピン数が増加するにてれて図６に示すリードピッチＸが
小さくなり、それにともなってリード幅Ｙやリード間隔
Ｚを狭くせざるを得ない。リードピッチＸが細くなる
と、リード５の強度が低下するため、小さな衝撃に対し
て、容易にリード５が曲がる。すなわち成形金型に付着
したごく微細な半田屑、繊維屑、その他ごみ等によって
生ずる金型表面の凹凸によって、成形途中で簡単にリー
ド５が曲がる。
ピン数が増加するにてれて図６に示すリードピッチＸが
小さくなり、それにともなってリード幅Ｙやリード間隔
Ｚを狭くせざるを得ない。リードピッチＸが細くなる
と、リード５の強度が低下するため、小さな衝撃に対し
て、容易にリード５が曲がる。すなわち成形金型に付着
したごく微細な半田屑、繊維屑、その他ごみ等によって
生ずる金型表面の凹凸によって、成形途中で簡単にリー
ド５が曲がる。
【００１０】一方、金型により成形が完了して金型を離
す時にも、圧力の解除が各リード５に対して一様でない
と、ごとく微妙な圧力偏差によりリード間隔Ｚが不均一
になったり、あるいは、コープラナリティ（図１１の矢
印のリード参照）と呼ばれているリード５間の高さの不
均一性が生ずる。またリード間隔Ｚが、狭くなると半田
屑によるリード間ショートが発生しやすくなる。それ
は、従来のようなリードピッチＸの広いＩＣにおいて
は、半田屑がリード５間でブリッジを構成しショートさ
せる確率が少なかったが、リード間隔Ｚの微細化にとも
ない確率が急激に増加したことに原因がある。
す時にも、圧力の解除が各リード５に対して一様でない
と、ごとく微妙な圧力偏差によりリード間隔Ｚが不均一
になったり、あるいは、コープラナリティ（図１１の矢
印のリード参照）と呼ばれているリード５間の高さの不
均一性が生ずる。またリード間隔Ｚが、狭くなると半田
屑によるリード間ショートが発生しやすくなる。それ
は、従来のようなリードピッチＸの広いＩＣにおいて
は、半田屑がリード５間でブリッジを構成しショートさ
せる確率が少なかったが、リード間隔Ｚの微細化にとも
ない確率が急激に増加したことに原因がある。
【００１１】図１２は、１６０ピンＱＦＰのリードピッ
チが０．６５ｍｍのＩＣと０．５ｍｍのＩＣとの同一作
業条件下におれる不良率の比較を示す特性図である。
チが０．６５ｍｍのＩＣと０．５ｍｍのＩＣとの同一作
業条件下におれる不良率の比較を示す特性図である。
【００１２】図１２に示すように、コープラナリティ，
リード曲がり，半田屑によるリードショート不良は、い
ずれも０．５ｍｍピッチのＱＦＰのほうが高い。このよ
うに、従来の成形方法においては、リードピッチＸが小
さくなるにつれて、外形不良が大幅に増加し歩留まりが
低下するという問題点が発生した。
リード曲がり，半田屑によるリードショート不良は、い
ずれも０．５ｍｍピッチのＱＦＰのほうが高い。このよ
うに、従来の成形方法においては、リードピッチＸが小
さくなるにつれて、外形不良が大幅に増加し歩留まりが
低下するという問題点が発生した。
【００１３】本発明の目的は、コープラナリティ，リー
ド曲がり，半田屑によるショート不良がなく、歩留の高
い半導体装置を提供することにある。
ド曲がり，半田屑によるショート不良がなく、歩留の高
い半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、封止樹脂の外
周の一平面上に導出された少くとも４０本の金属リード
を有しかつ該金属リードが０．５ｍｍ以下の間隔を持っ
て配置された半導体装置において、前記金属リードが前
記封止樹脂の底面から１／２未満の厚みの部位から外部
に導出されている。
周の一平面上に導出された少くとも４０本の金属リード
を有しかつ該金属リードが０．５ｍｍ以下の間隔を持っ
て配置された半導体装置において、前記金属リードが前
記封止樹脂の底面から１／２未満の厚みの部位から外部
に導出されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の第１の実施例の表面実装素
子のＱＦＰパッケージに納められたＩＣの断面図、図２
は図１の斜視図である。
子のＱＦＰパッケージに納められたＩＣの断面図、図２
は図１の斜視図である。
【００１７】第１の実施例は、図１および図２に示すよ
うに、リード切断後、図７に示す従来のＩＣのように成
形金型を使用してリード５を成形せず、切断の状態を最
終形態としている。このようにして金型を使った場合に
生ずる半田屑の発生、および、成形工程におけるリード
５にかかる圧力の不均一性によるリード曲がりやコープ
ラナリティ不良をなくす事ができる。
うに、リード切断後、図７に示す従来のＩＣのように成
形金型を使用してリード５を成形せず、切断の状態を最
終形態としている。このようにして金型を使った場合に
生ずる半田屑の発生、および、成形工程におけるリード
５にかかる圧力の不均一性によるリード曲がりやコープ
ラナリティ不良をなくす事ができる。
【００１８】一方、Ｌ／Ｆ４がＩＣ下面に露出しており
放熱効果が高いという長所がある。また、外部の熱抵抗
が低い物質に直接接触させることにより、ＩＣの消費電
力を大きくできるという付加的利点も得られる。
放熱効果が高いという長所がある。また、外部の熱抵抗
が低い物質に直接接触させることにより、ＩＣの消費電
力を大きくできるという付加的利点も得られる。
【００１９】図３は本発名の第２の実施の表面実装素子
のＱＦＰパッケージに納められたＩＣの断面図である。
のＱＦＰパッケージに納められたＩＣの断面図である。
【００２０】第２の実施例は、図３に示すように、リー
ド５は図７に示す従来のＩＣより樹脂３の厚みＨの中央
より低い位置すなわちＡ〉Ｂの位置から、外部へ導出さ
れている。たとえば、１．２７ｍｍ厚の樹脂３の底面か
ら０．５ｍｍの位置から外部に導出されている場合に相
当する。この第２の実施例によれば、金型でリード５を
成形するとき、従来に比べてリード５の変形量を少なく
でき、したがってリード５に対する作用が少なくなり、
半田屑の発生およびリード曲がり，コープラナリティ不
良を低減できる。
ド５は図７に示す従来のＩＣより樹脂３の厚みＨの中央
より低い位置すなわちＡ〉Ｂの位置から、外部へ導出さ
れている。たとえば、１．２７ｍｍ厚の樹脂３の底面か
ら０．５ｍｍの位置から外部に導出されている場合に相
当する。この第２の実施例によれば、金型でリード５を
成形するとき、従来に比べてリード５の変形量を少なく
でき、したがってリード５に対する作用が少なくなり、
半田屑の発生およびリード曲がり，コープラナリティ不
良を低減できる。
【００２１】一方、プリント基板に実装しかつ動作状態
においては、時間とともに温度差が生じ、プリント基板
とＩＣとの間で応力が発生する。しかし、第２の実施例
においては、リード５に従来と同程度の緩衝作用を期待
することができる。
においては、時間とともに温度差が生じ、プリント基板
とＩＣとの間で応力が発生する。しかし、第２の実施例
においては、リード５に従来と同程度の緩衝作用を期待
することができる。
【００２２】図４は本発明の第３のの実施例の表面実装
素子のＱＦＰパッケージに納められたＩＣの断面図であ
る。
素子のＱＦＰパッケージに納められたＩＣの断面図であ
る。
【００２３】第３の実施例は図４に示すように、耐湿性
への考慮からチップ１のモールド樹脂３内での位置を、
従来と同一にするためＬ／Ｆ４に凹凸を設けた例で、半
田屑の発生によるリード間ショート不良およびリード曲
り、コープラナリティ不良を低減できる。
への考慮からチップ１のモールド樹脂３内での位置を、
従来と同一にするためＬ／Ｆ４に凹凸を設けた例で、半
田屑の発生によるリード間ショート不良およびリード曲
り、コープラナリティ不良を低減できる。
【００２４】
【発明の効果】以上説明したように本発明は、従来の樹
脂封止パッケージのリード成形法に比べて、金型を使用
しないか、使用してもリードの変形量を少なくする事が
できる。従って、リードと金型の擦れによる半田屑の発
生量を大幅に低減しリード間のショート不良を低減でき
る効果がある。
脂封止パッケージのリード成形法に比べて、金型を使用
しないか、使用してもリードの変形量を少なくする事が
できる。従って、リードと金型の擦れによる半田屑の発
生量を大幅に低減しリード間のショート不良を低減でき
る効果がある。
【００２５】また、金型の加圧および解除による影響が
小さくなるためリード曲がりやコープラナリティ不良も
低減できる効果がある。
小さくなるためリード曲がりやコープラナリティ不良も
低減できる効果がある。
【図１】本発明の第１の実施例の表面実装素子のＱＦＰ
パッケージに納められたＩＣの断面図である。
パッケージに納められたＩＣの断面図である。
【図２】図１の斜視図である。
【図３】本発明の第２の実施例の表面実装素子のＱＦＰ
パッケージに納められたＩＣの断面図である。
パッケージに納められたＩＣの断面図である。
【図４】本発明の第３の実施例の表面実装素子のＱＦＰ
パッケージに納められたＩＣの断面図である。
パッケージに納められたＩＣの断面図である。
【図５】従来の１６０ピンの表面実装用ＱＦＰの平面図
である。
である。
【図６】図５のコーナー部の部分拡大平面図である。
【図７】図５のＫ−Ｋ′線断面図である。
【図８】図７のリード成形方法を説明する工程順に示し
た断面図である。
た断面図である。
【図９】図７のリード成形方法を説明する工程順に示し
た断面図である。
た断面図である。
【図１０】リード曲りを説明する平面図である。
【図１１】リードのコープラナリティを説明する平面図
である。
である。
【図１２】１６０ピンＱＦＰのリードピッチが０．６５
ｍｍのＩＣと０．５ｍｍのＩＣとの同一作業条件下にお
ける不良率の比較を示す特性図である。
ｍｍのＩＣと０．５ｍｍのＩＣとの同一作業条件下にお
ける不良率の比較を示す特性図である。
１ チップ ２ ボンディング線 ３ 樹脂 ４ Ｌ／Ｆ ５ リード ６ 成形金型
Claims (1)
- 【請求項１】 封止樹脂の外周の一平面上に導出された
少くとも４０本の金属リードを有しかつ該金属リードが
０．５ｍｍ以下の間隔を持って配置された半導体装置に
おいて、前記金属リードが前記封止樹脂の底面から１／
２未満の厚みの部位から外部に導出されている事を特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20990692A JPH0661378A (ja) | 1992-08-06 | 1992-08-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20990692A JPH0661378A (ja) | 1992-08-06 | 1992-08-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661378A true JPH0661378A (ja) | 1994-03-04 |
Family
ID=16580617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20990692A Pending JPH0661378A (ja) | 1992-08-06 | 1992-08-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661378A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232498A (ja) * | 1996-02-23 | 1997-09-05 | Nec Corp | 半導体装置 |
| JP2006203048A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2012004179A (ja) * | 2010-06-14 | 2012-01-05 | Mitsubishi Electric Corp | 半導体装置、半導体装置の実装方法、および実装用治具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164056A (ja) * | 1987-12-19 | 1989-06-28 | Sony Corp | リードフレーム |
-
1992
- 1992-08-06 JP JP20990692A patent/JPH0661378A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164056A (ja) * | 1987-12-19 | 1989-06-28 | Sony Corp | リードフレーム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232498A (ja) * | 1996-02-23 | 1997-09-05 | Nec Corp | 半導体装置 |
| JP2006203048A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2012004179A (ja) * | 2010-06-14 | 2012-01-05 | Mitsubishi Electric Corp | 半導体装置、半導体装置の実装方法、および実装用治具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| KR100730259B1 (ko) | 반도체 집적 회로 장치 | |
| US7019388B2 (en) | Semiconductor device | |
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JPH05226564A (ja) | 半導体装置 | |
| US5541447A (en) | Lead frame | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JPH04299851A (ja) | 半導体装置用リードフレーム | |
| JPH0661378A (ja) | 半導体装置 | |
| JPH05114680A (ja) | リードフレームの製造方法 | |
| JP3289000B2 (ja) | 半導体装置の製造方法 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP3224224B2 (ja) | 半導体装置の製造方法 | |
| JP2522557B2 (ja) | 樹脂封止型半導体素子用リ―ドのフォ―ミング方法 | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH03209861A (ja) | 半導体装置 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH0661412A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH04263459A (ja) | 半導体装置の製造方法 | |
| JPH02228052A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH08116013A (ja) | リードフレームとこれを用いて組み立てられた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980630 |