JPH05226564A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05226564A
JPH05226564A JP4028208A JP2820892A JPH05226564A JP H05226564 A JPH05226564 A JP H05226564A JP 4028208 A JP4028208 A JP 4028208A JP 2820892 A JP2820892 A JP 2820892A JP H05226564 A JPH05226564 A JP H05226564A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor chip
lead
leads
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4028208A
Other languages
English (en)
Inventor
Koji Tani
幸治 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4028208A priority Critical patent/JPH05226564A/ja
Priority to MYPI93000223A priority patent/MY109587A/en
Priority to KR1019930002010A priority patent/KR100299800B1/ko
Publication of JPH05226564A publication Critical patent/JPH05226564A/ja
Priority to US08/353,345 priority patent/US5468993A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

(57)【要約】 【目的】 半導体装置の小型化、高集積化に伴い、ダイ
パッドとリードとの間隔が狭くなった半導体装置でも、
ダイボンディング材であるプリフォーム材の浸み出しに
よる短絡不良やモールド時のワイヤ流れ、リードのシフ
トなどによる不良を激減する半導体装置を提供する。 【構成】 半導体チップ３をダイボンディングするダイ
パッド１の形状を半導体チップの辺の中央部で膨らま
せ、浸み出したプリフォーム材の滞留スペースにすると
共に、ダイパッドの周辺に配置された各リード２の先端
の包絡線が前記ダイパッドの周壁と平行になるように各
リードが配置されている半導体装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレームのダイパ
ッドに半導体チップをボンディングしてその部分を樹脂
で封入成形する半導体装置に関する。さらに詳しくはダ
イパッドの形状を改良して、ダイボンディング材のはみ
出しによるリードとの短絡事故を防止した半導体装置に
関する。
【０００２】
【従来の技術】従来、半導体装置はリードフレームのダ
イパッドに半導体チップがダイボンディングされ、ダイ
パッドのまわりに放射状に配置されたリードと金線など
でワイヤボンディングされ、樹脂で半導体チップやワイ
ヤボンディング部が封入成形（以下、モールドという）
されて形成されている。このような、従来のリードフレ
ームのダイパッドのまわりにリードの配列された例を図
３に示す。
【０００３】図３で１はダイパッド、２はリード、３は
半導体チップ、４は銀ペースト、Ａｕ−Ｓｉ、ハンダ、
ガラスなどからなるプリフォーム材で、半導体チップ３
を接着するダイボンディング材、５は半導体チップ３の
電極パッドとリード２とを電気的接続する金線である。
このリードフレームに半導体チップを組み立てるには、
まずリードフレームのダイパッド１の中心部にプリフォ
ーム材４を塗布しておき、半導体チップ３を上から圧接
して接着している。この半導体チップ３は、通常半導体
ウェハから切断して形成するため、四角形状に形成され
ており、ダイパッド１の形状も半導体チップ３より大き
めの四角形状に形成されていることが多い。この半導体
チップを接着するプリフォーム材４は量が少な過ぎると
半導体チップ３とダイパッド１との接着が不充分で、製
造工程の途中で半導体チップが剥離したり、電気抵抗が
増大して特性に悪影響を与えたり、熱伝導が悪く半導体
チップ３の温度が上昇して特性が劣化するなどの影響が
現われる。また、プリフォーム材４が多過ぎると、図３
に示すように半導体チップ３の外側までプリフォーム材
４が浸み出す。このばあい、プリフォーム材４はダイパ
ッド１の中心部に円形状に塗布されるため、半導体チッ
プ３を圧接すると、プリフォーム材４は円形状に拡が
り、半導体チップ３の角部では浸み出さないで、辺の中
央部で半導体チップ３より外側に浸み出す。
【０００４】
【発明が解決しようとする課題】前述のように、半導体
チップの接着を確実にするためには、プリフォーム材４
を充分に塗布する必要があるが、一方、最近の半導体装
置の高集積化、小型化に伴ない半導体チップ３とダイパ
ッド１の周壁までの距離およびダイパッド１とリード２
との間隔は狭くなる傾向にあり、半導体チップ３の周囲
から浸み出したプリフォーム材４がダイパッド１からも
はみ出してリード２と接触し、短絡事故を起すという問
題がある。
【０００５】この半導体チップ３の辺中央部でプリフォ
ーム材４が浸み出してダイパッド１からはみ出してもリ
ード２と接触しないように、また各リード２とのワイヤ
ボンディングの作業性などの点から、図４に示すよう
に、リード２の先端部を結ぶ線を曲線状として、プリフ
ォーム材４の浸み出しの多い部分のリード２の先端を遠
ざけたリードフレームも利用されている。しかし、この
ようなリード２の先端とダイパッド１の周壁との間隔が
一様でないと、樹脂でモールドするときにダイパッド１
の角側に樹脂による応力がかかり、とくに角部のリード
２のシフトやワイヤ流れなどの不良が発生したり、ダイ
パッド１がシフトしたりするという問題がある。この傾
向はとくに半導体装置の小型化、高集積化に伴なって、
リード２が細くなり、リード間のピッチが狭くなった狭
ピッチ化の半導体装置に顕著に現われる。
【０００６】本発明はこのような状況に鑑み、半導体チ
ップの接着を確実に行うと共に、プリフォーム材の浸み
出しによる事故をなくし、かつモールド時にもワイヤ流
れやリードのシフトおよびダイパッド部のシフトなどが
起らないような半導体装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、ダイパッド周囲にリードが複数個配設されたリード
フレームの前記ダイパッドに四角形状の半導体チップが
ダイボンディングされ、該半導体チップおよびその周囲
の前記リードとの電気的接続部が樹脂で封入成形されて
なる半導体装置であって、前記四角形状の半導体チップ
の辺中央部での前記半導体チップと前記ダイパッドの周
壁との距離が前記半導体チップの角部での前記半導体チ
ップと前記ダイパッド周壁との距離より大となるように
前記ダイパッドが形成され、かつ前記複数個の全リード
の先端部を結ぶ線が前記ダイパッド周壁と実質上平行に
なるように前記リードが形成されてなることを特徴とす
るものである。
【０００８】
【作用】本発明によれば、四角形状の半導体チップの辺
中央部に相当する部分のダイパッドが外方に張り出して
いるため、プリフォーム材が半導体チップの下側から浸
み出してもダイパッドにスペースがあり、ダイパッド外
にはみ出ることがなく、リードとの短絡事故も起りえな
い。
【０００９】また、全リードの先端部を結ぶ線も、ダイ
パッドの周壁と実質上平行になるように形成されている
ため、樹脂でモールドするときに均一な樹脂流れとな
り、部分的な応力は発生せず、ワイヤ流れとかリードお
よびダイパッドのシフトなども起らないでモールドでき
る。
【００１０】
【実施例】つぎに、図面を参照しながら本発明について
説明する。図１は本発明の一実施例である、ダイパッド
に半導体チップをボンディングした状態の説明図であ
る。符号は図３と同じ部分を示す。図では、大部分のリ
ードの図示を省略し、全リードの先端部を結ぶ線21およ
びリードの位置を二点鎖線で示している。本実施例では
ダイパッド１の形状を四角形状でなく、四角形の辺の中
央部を外に膨らませて、出張部11〜14を形成しているこ
とである。この出張部11〜14の形成により、ダイパッド
１は８角形になっているが、四角形状の半導体チップ３
の辺の中央部に当る部分のダイパッド１は角部になって
おり、半導体チップ３の角部でのダイパッド１の周壁と
の距離Ａよりも、半導体チップ３の辺の中央部でのダイ
パッド１の周壁との距離Ｂの方が大きく形成されてい
る。
【００１１】その結果、半導体チップ３の辺の中央部付
近で浸み出すプリフォーム材４が滞留できるスペースが
形成され、プリフォーム材４がダイパッド１から外には
み出すことはなく、リード２の先端と短絡する事故は発
生しない。
【００１２】また、本発明では、各リードの先端部を結
ぶ線がダイパッド１の周壁と実質上平行になるように、
形成されている。その結果、樹脂でモールドするとき
に、端部のリードなどへの部分的な応力がかかることは
なく、ダイパッド１やリード２のシフト、ワイヤ流れな
ども発生せず、高い信頼性で樹脂でモールドすることが
できる。また、半導体チップの辺中央部でのリード２の
先端もダイパッド１と同様外方に配置されており、各リ
ードの先端がダイパッド１の中心からほぼ等距離の位置
にあるため、半導体チップ３の角部でのワイヤレイアウ
トに余裕が生じ、樹脂でモールドするときのワイヤ流れ
なども起りにくい。
【００１３】また、このような形状のダイパッド１にす
ることにより、半導体チップ３の周囲の辺とダイパッド
１の周壁との距離に余裕が生じ、チップサイズに対する
守備範囲が拡がり、チップサイズが少々大きくなった半
導体チップ３でも既存のリードフレームを流用すること
ができる。
【００１４】この状態でワイヤボンディングなど各リー
ドと半導体チップとの電気的接続をし、樹脂でモールド
して各リードを分離することにより、半導体装置をうる
ことができる。
【００１５】前述の実施例では、半導体チップの辺中央
部にダイパッドの角部がくるような８角形状の例につい
て説明したが、図２に別の実施例のダイパッド１に半導
体チップ３をダイボンディングした状態を示したよう
に、半導体チップ３の辺中央部付近でのダイパッド１の
部分が平坦形状でもよい。要は、半導体チップ３の角部
でのダイパッド１の周壁との距離Ａより半導体チップ３
の辺中央部でのダイパッド１の周壁との距離Ｂの方が大
きく形成されているところに本発明の特徴がある。図２
の実施例は12角形状に形成されており、半導体チップ３
の辺中央部付近ではダイパッド１の周壁も半導体チップ
３の辺部と平行な形状に形成されているが、半導体チッ
プ３の辺中央部近辺でのダイパッド１の周壁との距離Ｂ
は他の部分より大きく形成されている。
【００１６】その結果、前述の実施例と同様に、半導体
チップ３の辺の中央部付近でとくに浸み出すプリフォー
ム材４が滞留できるスペースが形成されており、プリフ
ォーム材４がダイパッド１から外にはみ出すことはな
く、リード２の先端と短絡する事故は発生しない。
【００１７】また、本実施例においても、各リードの先
端（図２では各リードの図を省略し、各リードの先端部
を結ぶ線21およびリードの位置を二点鎖線で示してい
る）は、ダイパッド１の周壁の形状と平行になるように
形成している。そのため、樹脂でモールドするときに、
端部のリードなどへの部分的な応力がかかる事はなく、
ダイパッド１やリード２のシフトまたはワイヤ流れなど
は発生せず、モールド工程での不良は激減した。
【００１８】以上説明した実施例では、ダイパッドの形
状を８角形状または12角形状の例で説明したが、これ以
外の多角形でもよく、また角形を形成する必要はなく、
角部が曲線状になってもよい。ただリードフレームを金
型でプレス加工により形成するばあいに、全体を丸型に
形成することは金型形成が困難で好ましくない。エッチ
ングによりリードフレームを形成するばあいには、全体
を丸型の形状でダイパッドを形成できるが、大量生産に
は向かず、角形を基本とするのが好ましい。
【００１９】また、リードは、その先端部を結ぶ線がダ
イパッド周壁と実質上平行に形成されていれば足り、完
全に平行でなくても、概略平行に形成されていれば、前
述の本発明の作用、効果を奏する。
【００２０】
【発明の効果】以上説明したように本発明によれば、半
導体チップの辺の中央部でプリフォーム材の浸み出し易
い部分のダイパッドを膨らませているため、プリフォー
ム材の滞留場所となり、浸み出たプリフォーム材がリー
ド先端と短絡する不良が激減する効果がある。また、半
導体チップ周辺とダイパッド周辺との間隔に余裕がで
き、少々チップサイズの大きくなった半導体チップでも
既存のリードフレームを利用することができる。
【００２１】さらに、全リードの先端部を結ぶ線がダイ
パッドの周壁と実質上平行になるように、各リードが形
成されているため、ワイヤボンディングなど電気的接続
する各リードの先端はダイパッドの中心からほぼ等距離
の位置に配置され、角部でのワイヤレイアウトにも余裕
が生じると共に、各リードの先端とダイパッドとの間隔
はすべて概略等間隔で、樹脂でモールドするときの部分
的な応力は発生せず、モールド時のワイヤ流れやリード
およびダイパッドのシフトに伴う不良も激減するという
効果がある。
【００２２】その結果、半導体装置の歩留が向上し、コ
ストダウンに寄与し、ひいては電子機器製品のコストダ
ウンに寄与するという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例である、ダイパッドに半導体
チップをボンディングした状態を示す説明図である。
【図２】本発明の他の実施例である、ダイパッドに半導
体チップをボンディングした状態を示す説明図である。
【図３】従来の半導体装置のダイパッド、半導体チップ
およびリードの配置を示す説明図である。
【図４】従来の半導体装置のリード先端の包絡線形状を
曲線状に形成した例の説明図である。
【符号の説明】
１ ダイパッド ２ リード ３ 半導体チップ ４ プリフォーム材

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッド周囲にリードが複数個配設さ
    れたリードフレームの前記ダイパッドに四角形状の半導
    体チップがダイボンディングされ、該半導体チップおよ
    びその周囲の前記リードとの電気的接続部が樹脂で封入
    成形されてなる半導体装置であって、前記四角形状の半
    導体チップの辺中央部での前記半導体チップと前記ダイ
    パッドの周壁との距離が前記半導体チップの角部での前
    記半導体チップと前記ダイパッド周壁との距離より大と
    なるように前記ダイパッドが形成され、かつ前記複数個
    の全リードの先端部を結ぶ線が前記ダイパッド周壁と実
    質上平行になるように前記リードが形成されてなること
    を特徴とする半導体装置。
  2. 【請求項２】 前記ダイパッドの形状が角形に形成され
    てなる請求項１記載の半導体装置。
JP4028208A 1992-02-14 1992-02-14 半導体装置 Pending JPH05226564A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4028208A JPH05226564A (ja) 1992-02-14 1992-02-14 半導体装置
MYPI93000223A MY109587A (en) 1992-02-14 1993-02-11 Semiconductor device
KR1019930002010A KR100299800B1 (ko) 1992-02-14 1993-02-13 반도체장치
US08/353,345 US5468993A (en) 1992-02-14 1994-12-05 Semiconductor device with polygonal shaped die pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4028208A JPH05226564A (ja) 1992-02-14 1992-02-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH05226564A true JPH05226564A (ja) 1993-09-03

Family

ID=12242239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4028208A Pending JPH05226564A (ja) 1992-02-14 1992-02-14 半導体装置

Country Status (4)

Country Link
US (1) US5468993A (ja)
JP (1) JPH05226564A (ja)
KR (1) KR100299800B1 (ja)
MY (1) MY109587A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997027627A1 (en) * 1996-01-25 1997-07-31 Advanced Micro Devices, Inc. Lead frame with circular lead tip layout and improved assembly
KR100257912B1 (ko) * 1995-12-20 2000-06-01 가네꼬 히사시 수지 밀봉형 반도체 장치
JP2008211231A (ja) * 2008-04-08 2008-09-11 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US8188582B2 (en) 2007-04-19 2012-05-29 Samsung Electronics Co., Ltd. Lead frame, semiconductor device using the lead frame, and methods of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
DE19717780A1 (de) * 1996-05-01 1997-11-13 Nat Semiconductor Corp Leiterrahmen für eine Halbleiterkomponente
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
SE9900439D0 (sv) 1999-02-09 1999-02-09 Ericsson Telefon Ab L M Electrostatic discharge protection of integrated circuits
US6225685B1 (en) 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US6426290B1 (en) 2000-08-18 2002-07-30 Advanced Micro Devices, Inc. Electroplating both sides of a workpiece
US6432291B1 (en) 2000-08-18 2002-08-13 Advanced Micro Devices, Inc. Simultaneous electroplating of both sides of a dual-sided substrate
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US6972484B2 (en) * 2000-10-13 2005-12-06 Texas Instruments Incorporated Circuit structure integrating the power distribution functions of circuits and leadframes into the chip surface
US7135759B2 (en) * 2000-10-27 2006-11-14 Texas Instruments Incorporated Individualized low parasitic power distribution lines deposited over active integrated circuits
US6798078B2 (en) * 2000-12-14 2004-09-28 Yamaha Hatsudoki Kabushiki Kaisha Power control device with semiconductor chips mounted on a substrate
JP3607655B2 (ja) * 2001-09-26 2005-01-05 株式会社東芝 マウント材、半導体装置及び半導体装置の製造方法
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
WO2008017205A1 (en) * 2006-08-02 2008-02-14 Trident Microsystems (Far East) Ltd, Hong Kong Branch Device and process for data rate acquisition
US8754513B1 (en) 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
CN102244063A (zh) * 2010-05-14 2011-11-16 矽品精密工业股份有限公司 具有多边形芯片座的半导体封装件及其制法
EP2973672B1 (en) * 2013-03-15 2018-07-11 Materion Corporation Method of spot-welding a die bond sheet preform containing gold and tin to a die bond area on a semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123079A (ja) * 1974-08-21 1976-02-24 Hitachi Ltd Riidofureemu
JPS5851526A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体素子ペレツトおよびこれを有する半導体装置
JPS607160A (ja) * 1983-06-24 1985-01-14 Fujitsu Ltd 半導体装置
JPS61162062U (ja) * 1985-03-27 1986-10-07
JP2632528B2 (ja) * 1988-02-08 1997-07-23 新光電気工業株式会社 リードフレーム
JPH02283054A (ja) * 1989-04-25 1990-11-20 Seiko Epson Corp リードフレーム
US5043791A (en) * 1989-09-05 1991-08-27 Motorola, Inc. Electrical device having improved lead frame and thermally stable connection arrangement and method
JPH03116763A (ja) * 1989-09-28 1991-05-17 Nec Yamagata Ltd モールド封止半導体デバイス用リードフレーム
JPH05326815A (ja) * 1992-05-25 1993-12-10 Matsushita Electron Corp 半導体装置用リードフレーム
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257912B1 (ko) * 1995-12-20 2000-06-01 가네꼬 히사시 수지 밀봉형 반도체 장치
WO1997027627A1 (en) * 1996-01-25 1997-07-31 Advanced Micro Devices, Inc. Lead frame with circular lead tip layout and improved assembly
US8188582B2 (en) 2007-04-19 2012-05-29 Samsung Electronics Co., Ltd. Lead frame, semiconductor device using the lead frame, and methods of manufacturing the same
JP2008211231A (ja) * 2008-04-08 2008-09-11 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置

Also Published As

Publication number Publication date
MY109587A (en) 1997-02-28
US5468993A (en) 1995-11-21
KR930018707A (ko) 1993-09-22
KR100299800B1 (ko) 2001-10-22

Similar Documents

Publication Publication Date Title
JPH05226564A (ja) 半導体装置
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR100220154B1 (ko) 반도체 패키지의 제조방법
US7622332B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP2000114295A (ja) 半導体装置の製造方法
JP3036339B2 (ja) 半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
CN220510008U (zh) 半导体器件和电子系统
JP4356960B2 (ja) 樹脂封止型半導体装置
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JP4207671B2 (ja) 半導体パッケージの製造方法
JPH0547985A (ja) 半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
KR200313831Y1 (ko) 바텀리드패키지
JP2004200719A (ja) 半導体装置
KR200148753Y1 (ko) 반도체 패키지
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JPH02303056A (ja) 半導体集積回路の製造方法