KR100257912B1 - 수지 밀봉형 반도체 장치 - Google Patents

수지 밀봉형 반도체 장치 Download PDF

Info

Publication number
KR100257912B1
KR100257912B1 KR1019960069232A KR19960069232A KR100257912B1 KR 100257912 B1 KR100257912 B1 KR 100257912B1 KR 1019960069232 A KR1019960069232 A KR 1019960069232A KR 19960069232 A KR19960069232 A KR 19960069232A KR 100257912 B1 KR100257912 B1 KR 100257912B1
Authority
KR
South Korea
Prior art keywords
chip
wire
lead
resin
cavity
Prior art date
Application number
KR1019960069232A
Other languages
English (en)
Other versions
KR970053627A (ko
Inventor
다께히또 이나바
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970053627A publication Critical patent/KR970053627A/ko
Application granted granted Critical
Publication of KR100257912B1 publication Critical patent/KR100257912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(a) 아일랜드 영역과 복수의 내부 리드로 형성되는 리드 프레임과, 상기 내부 리드의 선단은 칩의 평면에 수직하게 봤을 때 캐비티를 형성하며, 상기 아일랜드 영역은 상기 캐비티내에 위치하며, (b) 복수의 전극을 가지며 상기 리드 프레임의 상기 아일랜드 영역상에 장착된 칩과, (c) 상기 칩의 상기 전극을 내부 리드에 연결하는 와이어를 포함하는, 수지 밀봉형 반도체 장치에 있어서, 캐비티는 칩의 각 측부와 각을 형성하는 세그먼트를 갖는 둘레를 가져, 칩의 대각선에서 코너부에 장착된 전극에 연결될 내부 리드의 선단이 상기 칩의 상기 아일랜드 영역에 가장 근접하게 배치되며, 상기 대각선에 수직한 상기 칩의 대각선 상의 일코너부에 장착된 전극 중 하나에 연결될 내부 리드의 선단이 상기 칩의 상기 아일랜드 영역으로부터 가장 멀게 배치되는 것을 특징으로 하는 수지 밀봉형 반도체 장치를 제공하는 것이다. 본 발명은, 상부 및 하부금형에 의해 형성된 공간으로 용융수지를 주입하여 반도체 장치를 밀봉하는 단계에서, 용융수지로부터 가장 큰 힘을 받는 와이어를 짧게하는 것이 가능하다. 따라서, 상기한 단계에서, 인접 와이어 사이에서 발생하는 단락을 방지하는 것이 가능하며, 이에 의해 고수율 및 고신뢰성을 갖는 수지 밀봉형 반도체 장치를 제공하는 것이다.

Description

수지 밀봉형 반도체 장치 {RESIN-SEALED TYPE SEMICONDUCTOR DEVICE}
본 발명은 수지로 밀봉된 반도체 장치에 관한 것으로, 특히 반도체 장치가 설치된 공간으로 용융수지가 유입됨으로써 발생되는 와이어의 변형 때문에, 인접 와이어의 접촉 또는 단락의 발생을 방지할 수 있는 반도체 장치에 관한 것이다.
도 1 을 참조하여, 수지 밀봉형 반도체 장치에 사용되는 종래 리드 프레임을 설명한다. 도 1 은, 아일랜드 영역 (island region ; 6), 복수의 내부 리드 (2A), 및 복수의 외부 리드 (3) 를 포함하는 종래 리드 프레임 (1A) 을 도시하는 평면도이다. 상기의 리드 프레임 (1A) 은, 리본 형상의 금속박판에 에칭 및 프레스 가공과 같은 다양한 가공 단계를 수행하고 아일랜드 영역 (6), 내부 리드 (2A), 및 외부 리드 (3) 이외의 부분을 제거함으로써 제조된다.
복수의 전극 또는 본딩 패드 (도시되지 않음) 를 갖는 칩 (5) 은 아일랜드 영역 (6) 상에 장착된다. 각각의 전극은 와이어 (13) 를 통해 각각의 내부 리드 (2A) 와 연결된다. 내부 리드 (2A) 는 외부 회로 (도시되지 않음) 로의 리드 터미널로서 역할하는 외부 리드 (3) 에 연결된다. 따라서, 칩 (5) 은 와이어 (13), 내부 리드 (2A), 및 외부 리드 (3) 를 통해 외부 회로에 전기적으로 연결된다. 일반적으로, 리드 (2A, 3) 는 42 합금 및 구리 (Cu) 와 같은 금속으로 제조된다.
리드 프레임 (1A) 은 또한 타이 바 (tie bar; 4) 및 지지핀 (suspension pin; 8) 으로 형성된다. 내부 리드 (2A), 본딩 와이어 (13), 아일랜드 영역 (6), 및 칩 (5) 을 수지로 밀봉하는 단계를 수행하는 경우, 타이 바 (4) 는 용융수지가 외부 리드 (3) 로 흐르는 것을 방지하는 스톱퍼로서 역할을 한다. 지지핀(8)은 아일랜드 영역(6)을 리드 프레임(1A)의 랜드 영역에 연결함으로써 아일랜드 영역(6)을 지지한다.
리드 프레임 (1A) 은 리본 형태의 금속박판으로 제조되며, 아일랜드 영역 (6), 내부 리드 (2A), 외부 리드 (3), 타이 바 (4), 및 지지핀 (8) 과 같은 구성물을 포함하는 패턴을 복수개 가지며, 이는 리본의 종방향으로, 즉 도 8 의 평면에서의 우에서 좌로 반복된다. 도 8 은 상기 형태의 하나만을 도시한다.
리드 프레임 (1A) 은 상기 패턴의 각각에 대해 3 개의 구멍 (7) 을 갖는 랜드 영역에 형성된다. 구멍 (7) 은 반도체 장치가 제조되는 동안 리드 프레임 (1A)을 위치시키기 위해 사용되며, 또한 리드 프레임(1A)을 하나 패턴씩 공급하기 위해 사용된다.
상기한 종래 리드 프레임 (1A) 에서, 내부 리드 (2A) 는, 그의 선단이 칩 (5) 의 평면에 수직으로 봤을 때 캐비티 (9A) 를 형성하도록 배치된다. 도 1 에 도시된 바와 같이, 캐비티 (9A) 는 아일랜드 영역 (6) 과 유사한 사각형 형태를 갖는다. 따라서, 칩 (5) 의 네 코너부에 장착된 전극을 관련된 내부 리드 (2A) 에 연결하는 와이어 (10A) 는 와이어 (13) 들 중에서 가장 길며, 칩 (5) 의 측부 중간에 장착된 전극을 관련된 내부 리드 (2A) 에 연결하는 와이어 (11A) 는 와이어 (13) 들 중에서 가장 짧다.
이하에 도 2a 내지 도 2g 를 참조하여 수지 밀봉형 반도체 장치를 성형하는 방법의 각 단계를 설명한다.
첫째로, 도 2a 에 도시된 바와 같이, 리드 프레임 (1A) 을 준비한다. 그후, 도 2b 에 도시된 바와 같이, 실버 페이스트와 같은 도전성 접착제 (12) 를 사용하여 리드 프레임 (1A) 의 아일랜드 영역 (6) 에 칩 (5) 을 장착시킨다. 그후, 도 2c 에 도시된 바와 같이, 칩 (5) 상에 형성된 전극 또는 본딩 패드를 와이어 (13) 를 사용하여 내부 리드 (2A) 와 결합시킨다. 이 와이어 결합 단계에서, 지지핀 (8) 은 칩 (5) 과 본딩 와이어 (13) 사이의 에지 터치 (edge-touch) 를 방지하기 위해 옴폭하게 될 수도 있다.
그후, 도 2d 에 도시된 바와 같이, 아일랜드 영역 (6) 상에 장착된 칩 (5), 본딩 와이어 (13), 및 내부 리드 (2A) 는 수지로 밀봉된다. 이 수지 밀봉단계에서, 리드 프레임 (1A) 을 상부금형 (15) 및 하부금형 (16) 의 사이에 형성된 캐비티내에 삽입하고, 그후 용융수지를 러너 (runner) 와 게이트를 통해 캐비티 내로 주입한다. 수지 밀봉 단계는 후에 보다 상세하게 기술될 것이다. 수지 밀봉이 완료된 후에, 수지로 밀봉된 반도체 장치를 상부 및 하부금형 (15, 16) 으로부터 뽑아낸다. 러너 및 게이트에서 고화된 수지를 제거시킨다.
타이 바 (4) 를 절단하여 제거한 후에, 도 2e 에 도시된 바와 같이, 적절한 금속으로 도금된 외부 리드 (3) 가 형성된다. 도 2f 에 도시된 바와 같이, 도금된 외부 리드 (3) 를 리드 프레임 (1A) 으로부터 분리시키고, 외부 리드 (3) 를 소망하는 형태로 성형한다. 이렇게 하여 수지 밀봉형 반도체 장치 (26A) 를 얻을 수 있다.
이하에 도 2d 를 참조하여 언급된 수지 밀봉 단계를 상세하게 설명한다. 도 3 은 상부 및 하부금형 (15, 16) 사이에 형성된 캐비티에 삽입된 리드 프레임(1A)(비록 도시되지 않았지만, 와이어 본딩은 이미 완료되었다) 을 도시한다. 이 도 3 에서, 수지 (18) 는 소정의 온도로 가열, 유지되는 하부금형 (16) 에 형성된 포트(pot; 17) 내에 용융상태로 고여있다. 리드 프레임 (1A) 은 캐비티내에 지지되어, 하부금형 (16) 에 형성된 캐비티 (22B) 내에서 부유한다.
하부금형 (16) 은 상승하여 상부 및 하부금형 (15, 16) 사이에서 리드 프레임 (1A) 을 지지하고, 그후 초기에 수지 (18) 의 바닥부에 배치된 플런저(plunger; 29) 가 상승하여 용융수지 (18) 를 밀어올린다. 따라서, 용융수지 (18) 는 도면에서 화살표 방향 (19) 으로 흐른다. 상세하게는, 용융수지 (18) 는, 도면의 도면 부호 ?? 과 도면 부호 ?? 로 도시된 바와 같이, 러너 (20) 및 게이트 (21) 를 통과하여, 그후 하부금형 (16) 의 캐비티 (22B) 내로 흐른다. 그후, 용융수지 (18) 는 도면부호 ?? 으로 도시된 경로를 따라 캐비티 (22B) 의 바닥을 따라 흐른다. 동시에, 용융수지 (18) 는 리드 (2A, 3) 와 지지핀 (8) 사이에 형성된 슬릿과 리드 (2A, 3) 사이에 형성된 슬릿을 통과하여, 도면 부호 ④ 로 표시된 것처럼, 상부금형 (15) 으로 흐른다. 용융수지 (18) 는 도면 부호 ?? 및 도면 부호 ?? 로 도시된 두 경로로 분기되어, 도면 부호 ?? 및 도면 부호 ?? 으로 도시된 경로를 따라 흐른다. 용융수지 (18) 는 상기 언급된 방식으로 캐비티 (22A, 22B) 를 가득 채우고, 상부 및 하부금형 (15, 16) 에 형성된 배출구 (vent; 23) 로 흐른다. 따라서, 리드 프레임 (1A) 의 아일랜드 영역 (6) 상에 장착된 칩 (5) 이 수지로 밀봉된다.
그러나, 상기한 종래 리드 프레임을 사용한 수지 밀봉형 반도체 장치는 인접한 와이어들이 서로 접촉하여 단락을 유발하기 쉬운 문제점을 가진다. 이하에, 이러한 문제점을 상세하게 설명한다.
서두에서 도 1 을 참조하여 언급한 바와 같이, 내부 리드 (2A) 의 선단에 의해 형성된 캐비티 (9A) 는 아일랜드 영역 (6) 의 형태를 따라 정사각형이다. 결과적으로, 칩 (5) 의 네 코너부에 장착된 전극을 관련된 내부 리드에 연결하는 와이어 (10A) 는 와이어 (13) 들 중에서 가장 길며, 칩 (5) 의 측부 중간에 장착된 전극을 관련된 내부 리드에 연결하는 와이어 (11A) 는 와이어 (13) 들 중에서 가장 짧다.
도 2d 에 도시된 수지 밀봉 단계에서 위에서 바라본 용융수지의 흐름방향을 도시하는 도 4 를 참조하면, 게이트 (21) 를 통해 캐비티 (22A, 22B) 로 주입되는 용융수지 (18) 는 도 3 에서 화살표로 도시된 용융수지방향 (19) 으로 주입되어 캐비티 (22A, 22B) 를 채운다. 용융수지 (18) 가 캐비티 (22A, 22B) 로 흐르는 경우, 게이트 (21) 에 거의 수직으로 연장되어 있는 와이어 (24A1, 24A2) 는 칩 (5) 의 코너부에 장착된 전극을 관련된 내부 리드에 연결하는 와이어들 중에서 가장 큰 힘을 받는다. 그렇지만, 서두에서 언급한 바와 같이, 와이어 (24A1, 24A2) 는 종래 리드 프레임 (1A) 에서의 와이어 (13) 들 중에서 가장 길다. 간략하게, 용융수지 (18) 는 가장 긴 와이어에 대해 가장 큰 압력을 가한다. 결과적으로, 가장 긴 와이어 (24A1, 24A2) 는 가장 크게 와이어 변형 또는 휘게 되며, 이는 인접 와이어 (W1, W3) 사이 및 인접 와이어 (W2, W4) 사이에서 단락을 유발시킨다.
당업자는 와이어의 변형 또는 휘어짐에 의해 발생하는 단락을 방지하기 위해 와이어를 짧게하는 것이 효과적이라는 것을 알아내었다. 모든 와이어를 짧게하기 위해, 모든 내부 리드 (2A) 의 선단을 이전보다 아일랜드 영역 (6) 에 가깝게 위치시켜야 하며, 이는 내부 리드 (2A) 의 선단 사이의 간격을 이전보다 더 좁게 해야함을 의미한다. 배치될 내부 리드의 수와 내부 리드의 선단 사이의 간격이 결정되면, 결정된 수의 내부 리드가 배치될 캐비티 (9A) 의 필수 길이 또는 측부 길이가 결정될 수 있고, 또한 칩과 내부 리드의 선단 사이의 간격이 결정될 수 있다. 따라서, 캐비티 (9A) 는 내부 리드의 선단이 칩에 보다 가깝게 위치되도록 더 짧은 단측을 가져야 하며, 다시 말하면, 이는 내부 리드의 선단 사이의 간격이 보다 좁게 되어야함을 의미한다.
그러나, 최근에는, 내부 리드의 선단 사이의 간격은 거의 하한계에 도달하였으며, 따라서 간격을 더 좁게하는 것이 매우 어렵거나 불가능하다. 반면, 보다 소형의 반도체 장치를 얻기 위해서, 칩은 작아야 하며, 따라서 상기 간격이 작을수록, 본딩 패드 또는 전극은 칩의 중앙에 가깝게 배치되는 경향이 있다.
즉, 내부 리드의 선단을 아일랜드 영역에 보다 가깝게 위치시키는 것은 어려운 반면, 칩과 함께 성형된 본딩 패드 또는 전극은 내부 리드에서 보다 떨어져서 설치되는 경향이 있다. 결과적으로, 와이어 길이가 점점 더 길어져야 하고, 따라서 용융수지의 유압에 의해 발생하는 와이어 변형 또는 와이어 휘어짐이 점점 커지게 된다. 상기한 이유 때문에, 와이어 (W1, W3) 및 와이어 (W2, W4) 는 서로 접촉하여, 단락을 일으켜서, 수율 및 신뢰성이 감소하게 된다.
이러한 문제점을 해결하기 위해, 일본국 특개평 89-298757 호 공보에는, 내부 리드 (2A) 의 선단과 아일랜드 영역 (6) 사이의 간격을 변화시키지 않으면서, 칩 (5) 의 코너부의 형태에 대응하여 Y 자형 선단을 가지며, 칩 (5) 의 코너부에 위치하는 본딩 패드에 연결될 내부 리드 (30A) 를 갖는 리드 프레임이 개시되어 있다. 칩 (5) 의 코너부에 위치하는 본딩 패드에 내부 리드를 연결하는 와이어 (10A) 가 칩 (5) 의 측부 (5A) 에 90°가 되도록 내부 리드 (30A) 를 와이어 연결시킬 수 있다. 따라서, 와이어 (10A) 는 종래의 것보다 더 짧게 할 수 있다. 일본국 특개평 89-298757 호 공보는 수지 밀봉 단계에서 용융수지의 유압에 의해 발생하는 인접 와이어 사이의 단락을 방지하는 목적을 가지지 않지만, 와이어의 길이가 길어짐으로써 발생하는 연결된 와이어의 휘어짐을 방지함으로써 아일랜드 영역 (6) 과 와이어 (10A) 사이에서의 단락의 발생을 방지하는 목적을 갖는다. 그러나, 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어의 길이를 짧게하는 것이 가능하기 때문에, 리드 프레임 (30A) 은 인접 와이어 사이에서 발생하는 단락을 방지하는데 효과적이다.
그러나, 일본국 특개평 89-298757 호 공보에 개시된 리드 프레임 (30A) 은 다음과 같은 문제점을 갖는다. 서두에서 언급한 바와 같이, 내부 리드의 선단 사이의 간격은 거의 하한계에 도달하였으며, 따라서 Y 자형 선단을 갖는 내부 리드를 위한 공간을 갖는 것이 불가능하다. 따라서, 일본국 특개평 89-298757 호 공보에 개시된 리드 프레임은 좁은 간격으로 보다 많은 수의 핀이 설치되는 최근의 고집적 반도체 장치에는 실제로 적합하지 못하다.
본 발명의 목적은, 종래 리드 프레임에서의 내부 리드의 선단 사이의 간격보다 크지 않고, 내부 리드의 선단 사이에서 동일한 간격을 유지하면서, 수지 밀봉 단계에서 용융수지 유압에 의해 인접 와이어 사이에서 발생하는 단락을 방지할 수 있는 리드 프레임을 갖는 반도체 장치를 제공하는 것이다.
도 1 은 와이어를 통해 내부 리드에 연결된 칩이 장착된 종래 리드 프레임을 도시한 평면도.
도 2a 내지 도 2g 는 수지 밀봉형 반도체 장치를 제조하는 방법의 각 단계를 도시한 개략도.
도 3 은 수지 밀봉 단계에서 용융수지의 흐름방향을 도시한 단면도.
도 4 는 도 1 에 도시된 종래 리드 프레임에서의 용융수지의 흐름방향을 도시한 평면도.
도 5 는 다른 종래 리드 프레임을 도시한 평면도.
도 6 은 본 발명의 제 1 실시예에 따라 제조되는, 와이어를 통해 내부 리드에 연결된 칩이 장착된 리드 프레임을 도시한 평면도.
도 7a 및 도 7b 는 칩의 코너부에 위치하는 본딩 패드를 관련된 내부 리드에 연결하는 와이어의 길이에 대해, 종래 리드 프레임과 본 발명의 제 1 실시예에 따라 제조된 리드 프레임을 비교하는 평면도.
도 8 은 본 발명의 제 1 실시예에 따라 제조되는 리드 프레임에서의 용융수지 흐름방향을 도시한 평면도.
도 9 는 본 발명의 제 2 실시예에 따라 제조되는, 와이어를 통해 내부 리드에 연결된 칩이 장착된 리드 프레임을 도시한 평면도.
도 10 은 본 발명의 제 3 실시예에 따라 제조되는, 와이어를 통해 내부 리드에 연결된 칩이 장착된 리드 프레임을 도시한 평면도.
도 11 은 본 발명의 제 4 실시예에 따라 제조되는, 와이어를 통해 내부 리드에 연결된 칩이 장착된 리드 프레임을 도시한 평면도.
도 12 는 본 발명의 제 4 실시예에 따라 제조된 리드 프레임에서의 용융수지 흐름방향을 도시한 평면도.
*도면의 주요 부분에 대한 부호의 설명*
1B, 1C, 1D, 1E : 리드 프레임 2B, 2C, 2D, 2E : 내부 리드
5 : 칩 6 : 아일랜드 영역
9B, 9C, 9D, 9E : 캐비티 (cavity)
본 발명은, (a) 아일랜드 영역과 복수의 내부 리드로 형성되는 리드 프레임과, (b) 복수의 전극을 가지며 리드 프레임의 아일랜드 영역 상에 장착된 칩, (c) 칩의 전극을 내부 리드에 연결하는 와이어를 포함하며, 내부 리드의 선단은 칩의 평면에 수직하게 봤을 때 캐비티를 형성하며, 아일랜드 영역은 캐비티 내에 위치하는 수지 밀봉형 반도체 장치를 제공한다.
본 발명에 따른 반도체 장치는, 캐비티가 칩의 각 측부와 각을 형성하는 세그멘트를 갖는 둘레를 가지도록 구성되어, 칩의 코너부에 위치하는 전극에 연결될 내부 리드의 선단이 내부 리드의 다른 선단보다 칩의 아일랜드 영역에 보다 가깝게 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 장치는, 칩의 코너부에 위치하는 전극 (B) 에 연결될 내부 리드 (A) 가 아일랜드 영역에 근접하게 배치되어, 전극 (B) 에 내부 리드 (A) 를 연결하는 와이어가 다른 와이어보다 더 짧은 길이를 갖는 것을 특징으로 한다.
캐비티는 바람직하게는 4N 각형으로 형성된다. 여기서 N 은 2 이상의 양정수이다. 캐비티는 원형으로 형성될 수도 있다.
또한, 본 발명에 따른 반도체 장치는, 캐비티가 칩의 각 측부와 각을 형성하는 세그멘트를 갖는 둘레를 가지도록 구성되어, 칩의 대각선 (D1) 의 코너부에 위치하는 전극에 연결될 내부 리드 (L1) 의 선단이 칩의 아일랜드 영역에 가장 근접하게 배치되고, 대각선 (D1) 에 수직한 칩의 대각선 (D2) 상에 위치하는 전극 중 하나에 연결될 내부 리드의 선단이 칩의 아일랜드 영역으로부터 가장 떨어져 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 장치는, 칩의 대각선 (D1) 의 코너부에 위치하는 전극에 내부 리드 (L1) 를 연결하는 와이어의 길이가 가장 짧으며, 대각선 (D1) 에 수직인 칩의 대각선 (D2) 의 일코너부에 위치하는 전극 중 하나를 연결하는 와이어의 길이가 가장 길도록 캐비티가 형성되는 것을 특징으로 한다.
본 발명에 따르면, 수지 밀봉 단계에서 용융수지 유입에 의해 가장 큰 힘을 받는 와이어를 짧게하는 것이 가능하며, 이에 의해 인접 와이어 사이에서 발생하는 단락을 방지하여, 고수율 및 고신뢰성을 얻을 수 있다. 추가로, 내부 리드의 선단 사이의 간격을 변경시킬 필요가 없기 때문에, 본 발명에 따른 리드 프레임은 현상태의 리드 프레임 성형기술에 의해 성형될 수 있다.
도 6 은 본 발명의 제 1 실시예를 따라 제조된 리드 프레임을 도시한다. 도 1 에 도시된 종래 리드 프레임 (1A) 과 도 6 에 도시된 리드 프레임 (1B) 을 비교하면, 본 발명의 제 1 실시예는, 내부 리드 (2B) 의 선단에 의해 형성된 캐비티 (9B) 가 8 각형인 것이 종래 리드 프레임과 다르다. 내부 리드 (2B) 의 선단에 의해 형성된 8 각형의 8 개의 정점은 칩 (5) 의 대각선 (D1, D2) 의 연장선과 칩 (5) 의 중앙에서 칩의 측부 중점을 연결하는 연장선 상에 위치한다. 이러한 방법으로 여덟 개의 정점을 배열시킴으로써, 칩 (5) 의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어 (10B) 가 모든 와이어 중에서 가장 짧으며, 칩 (5) 의 측부 중앙부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어 (11B) 가 모든 와이어 중에서 가장 길다.
본 발명의 제 1 실시예에서 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어가 종래 리드 프레임에서의 와이어보다 짧게 할 수 있음을 아래에 증명한다. 도 7a 에 도시된 바와 같이, 정사각형 캐비티를 8 각형 캐비티 위에 겹쳐서, 8 각형 캐비티의 여덟 개의 정점을 정사각형 캐비티의 대각선과 정사각형 캐비티의 중앙과 정사각형 캐비티의 측부 중점을 연결하는 연장선 위에 위치시킨다. 간략하게, 정사각형 캐비티의 중앙이 8 각형 캐비티의 중앙과 일치한다고 가정하자. 정사각형 캐비티의 한변의 길이는 B4로 나타내고, 정사각형 캐비티의 중앙에서 정점까지의 길이는 L4로 나타낸다. 유사하게, 팔각형 캐비티의 한변의 길이는 B8로 나타내고, 8 각형 캐비티의 중앙에서 정점까지의 길이는 L8로 나타낸다.
정사각형 캐비티의 일측부의 정점각이 90°이기 때문에, 정사각형 캐비티의 한변의 길이 (B4) 는 다음식으로 정의된다.
B4= 2sin(90°/2) × L4
유사하게, 8 각형 캐비티의 일측부의 정점각이 45°이기 때문에, 8 각형 캐비티의 한변의 길이 (B8) 는 다음식으로 정의된다.
B8= 2sin(45°/2) × L8
정사각형 캐비티 및 8 각형 캐비티 주위에 동일한 간격으로 동일한 수의 내부 리드를 배치하기 위해, 길이 (B4) 는 길이 (B8) 의 2 배이어야 한다.
B4= 2 × B8
따라서,
2sin(90°/2) × L4= 2 × 2sin(45°/2) × L8
따라서,
L8= (1/2) × (sin 45°/ sin 22.5°) L4≒ 0.924 L4
이는, 동일한 수의 내부 리드가 동일 간격에서 설치된다면, 본 발명의 제 1 실시예에 따른 8 각형 캐비티 (9B) 를 갖는 리드 프레임 (1B) 은 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어 (10B) 를 정사각형 캐비티를 갖는 종래 리드 프레임에서의 유사한 와이어보다 짧게할 수 있음을 의미한다.
도 7b 는 상기한 8 각형 캐비티를 갖는 리드 프레임 (2B) 과 직사각형 캐비티를 갖는 다른 종래 리드 프레임 사이의 비교를 도시한다. 도 7b 는 그의 코너부 주위에서의 직사각형 캐비티를 부분적으로 도시한다. 후에 상세하게 기술되는 바와 같이, 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어는 직사각형 캐비티보다 8 각형 캐비티에서 보다 짧게할 수 있다.
칩의 중앙 (C) 으로부터 8 각형 캐비티의 정점 (A81) 까지의 길이 (D8) 는 칩의 중앙 (C) 으로부터 직사각형 캐비티의 측부의 중점 (M) 까지의 길이 (D4) 보다 더 길도록 구성된다 (D8＞D4). 8 각형 캐비티의 일변 (B8) 이 교점 (F) 에서 직사각형 캐비티의 측부와 교차한다고 가정하면, 일변 (B8) 의 길이와 직사각형의 반변 (H4) 의 길이는 다음의 식으로 정의된다.
B8= B81+ B82
H4= H41+ H42
여기서, B81은 정점 (A81) 과 교점 (F) 사이의 길이를 나타내며, B82는 교점 (F) 과, 직사각형 캐비티의 대각선 (D) 과 일변 (B8) 의 교점 (A82) 사이의 길이를 나타내며, H41은 중점 (M) 과 교점 (F) 사이의 길이를 나타내며, H42는 교점 (F) 과 직사각형 캐비티의 정점 (A42) 사이의 길이를 나타낸다. 길이 (B81) 와 길이 (H41) 를 비교하면, 길이 (B81) 는 길이 (H41) 보다 더 길다 (B81＞ H41). 따라서, 동일한 수의 내부 리드를 설치하기 위한 길이를 같게하기 위해 (B8= H4), 길이 (B82) 는 길이 (H42) 보다 더 길어야 한다. 따라서, 8 각형 캐비티의 정점 (A82) 은 직사각형 캐비티의 정점 (A42) 보다 칩의 중앙 (C) 에 보다 근접하게 위치한다.
도 8 은 수지 밀봉 단계에서 리드 프레임 (1B) 내에서 흐르는 용융수지의 위에서 본 흐름방향을 도시한다. 게이트에 수직으로 연장되어 있는 와이어 (24B1, 24B2) 는 모든 와이어 중에서 리드 프레임 (1B) 으로 흐르는 용융수지로부터 가장 큰 압력을 받는다는 것은 당업자에게는 명백할 것이다. 그러나, 본 발명의 제 1 실시예에 따라 제조된 리드 프레임 (1B) 에서, 와이어 (24B1, 24B2) 는 모든 와이어 중에서 가장 짧은 길이를 가지며, 또한 종래 리드 프레임에서 유사한 와이어보다 더 짧은 길이를 갖는다. 따라서, 와이어 (24B1, 24B2) 의 변형이나 휘어짐이 거의 발생하지 않으며, 와이어 (24B1, 24B2) 와 이에 인접하는 와이어 사이에서 단락이 발생하지 않는다.
표 1 은, 본 발명의 제 1 실시예에 따라 제조된 리드 프레임 (1B) 이 208 개의 핀을 갖는 LSI 에 적용되는 경우에 얻어진 데이터를 나타낸다. 표에 나타낸 바와 같이, 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어의 길이는 4.9 mm 에서 4.1 mm 로 짧게 할 수 있으며, 와이어 변형 및 휘어짐을 378 ㎛ 에서 185 ㎛ 로 감소시킬 수 있다. 결과적으로, 종래 리드 프레임에서 약 28 ％ 였던 인접 와이어 사이에서의 단락 발생율이 약 0 ％ 로 감소된다.
종래 리드 프레임 제 1 실시예의 리드 프레임
내부 리드 선단 간격 220.0 ㎛ 220.0 ㎛
와이어 (A) 길이 4.9 mm 4.1 mm
와이어 (B) 길이 4.1 mm 4.9 mm
와이어의 휘어짐 약 375 ㎛ 약 185 ㎛
단락 발생율 약 28 ％ 약 0 ％
표 1 에서, 와이어 (A) 는 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어를 나타내고, 와이어 (B) 는 칩의 측부 중점에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어를 나타낸다.
아래에, 도 9 를 참조하여 본 발명의 제 2 실시예에 따라 제조된 리드 프레임 (1C) 을 설명한다. 도시된 리드 프레임 (1C) 에서, 내부 리드의 선단에 의해 형성된 캐비티 (9C) 는 원형으로 형성된다.
원형 캐비티 (9C) 는 반경 (R) 을 가진다고 하면, 1/4 원주 길이 (A) 는 다음의 식으로 정의된다.
A = (1/4) × 2πR
동일한 간격에 동일한 수의 내부 리드를 배치하기 위해, 길이 (A) 는 종래 정사각형 캐비티의 일변의 길이 (B4) 와 동일해야만 한다.
B4= 2sin(90°/2) × L4
따라서,
R = 4(1/π)sin 45°× L4≒ 0.900 × L4
따라서, 와이어 (A) 의 길이는 제 1 실시예에서의 유사한 와이어의 길이보다 짧다.
아래에, 도 10 을 참조하여 본 발명의 제 3 실시예에 따라 제조된 리드 프레임 (1D) 을 설명한다. 도시된 리드 프레임 (1D) 에서, 내부 리드의 선단에 의해 형성된 캐비티 (9D) 는 12 각형으로 형성된다.
칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어의 길이에 대해, 원형 캐비티는 다각형 캐비티보다 더 유리하다. 예컨대, 칩의 중앙으로부터 정점 또는 원주까지의 길이에 대하여, 원형 캐비티 및 16 각형 캐비티를 비교한다. 16 각형 캐비티에서 중앙으로부터 정점까지의 길이 (L16) 는 다음과 같이 표현된다.
L16= (1/4){sin 45°/ sin (45°/4)}× L4≒ 0.906 × L4
서두에서 언급한 바와 같이, 원형 캐비티에서 중앙으로부터 원주까지의 길이 (R) 는 다음과 같이 표현된다.
R ≒ 0.900 × L4
따라서, 원형 캐비티에서 칩의 코너부에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어는 다각형 캐비티의 와이어의 길이보다 더 짧게 할 수 있다.
그러나, 본 발명의 제 3 실시예에서 12 각형 캐비티는 리드 프레임이 원형 캐비티 보다 용이하게 제조될 수 있는 장점을 가진다. 리드 프레임의 제조시에, 내부 리드의 선단은 일반적으로 선단 절단 다이 및 펀치에 의해 절단된다. 캐비티의 둘레가 아치형 세그먼트를 갖는다면, 선단 절단용 다이 및 펀치는 아치형 세그먼트를 가져야만 한다. 그러나, 아치형 세그먼트를 가지도록 다이 및 펀치를 제조하는 것이 매우 난해하다. 본 발명의 제 3 실시예에 따르면, 12 각형 캐비티의 외부 둘레가 비록 원의 원주와 유사하더라도, 어려움없이 다이 및 펀치를 제조할 수 있도록 하는 선형 세그먼트만을 다이 및 펀치가 갖도록 하는 것이 가능하다.
상기한 실시예에 있어서, 캐비티는 8 각형 또는 12 각형으로 구성되지만, 본 발명에 따른 리드 프레임에서 캐비티의 외부 둘레는 이들에 한정되지 않는다. 본 발명에 따른 리드 프레임에서 캐비티는 4N 각형으로 구성될 수도 있으며, 여기서 N 은 2 이상의 양정수이다. 예컨대, 캐비티는 16 각형으로 형성될 수도 있다.
아래에, 도 11 을 참조하여 본 발명에 따른 제 4 실시예에 따라 제조된 리드 프레임 (1E) 을 도시한다. 도시된 리드 프레임 (1E) 에서, 내부 리드의 선단에 의해 형성된 캐비티 (9E)는 게이트에 수직한 칩 (5) 의 대각선 (D1) 으로 분할되어 두 부분 (H1, H2) 으로 구성된다. 절반부 (H1) 는 게이트에 가깝고, 다른 절반부 (H2) 는 게이트로부터 보다 멀리 떨어져 있으며, 절반부들 (H1, H2) 은 서로 비대칭이다. 절반부 (H1) 가 8 각형의 절반형태인 것에 반해, 절반부 (H2) 는 칩 (5) 의 대각선 (D1) 으로부터 보다 떨어져 위치하는 내부 리드 (2E) 가 아일랜드 영역 (6) 으로부터 더 떨어져 위치하는 형태를 갖는다. 즉, 대각선 (D1) 으로부터 보다 떨어져 위치하는 관련 내부 리드에 본딩 패드를 연결하는 와이어는 보다 긴 길이를 갖는다. 예시된 실시예에서, 게이트의 반대측에서 칩 (5) 의 일코너부에 위치하는 본딩 패드를 관련 리드에 연결하는 와이어 (27E1,27E2) 는 모든 와이어 중에서 가장 긴 길이를 갖도록 구성되며, 반면 칩 (5) 의 대각선 (D1) 상에 위치하는 본딩 패드를 관련 내부 리드에 연결하는 와이어 (28E1, 28E2) 들은 모든 와이어 중에서 가장 짧은 길이를 갖도록 구성된다. 따라서, 본 발명의 제 4 실시예에서 가장 짧은 길이를 갖는 와이어 (28E1, 28E2) 는 상기한 제 1 실시예 내지 제 3 실시예에서 가장 짧은 길이를 갖는 와이어보다 더 짧게 제조할 수 있다.
본 발명의 제 4 실시예에 따라 제조된 리드 프레임 (1E) 에 있어서, 와이어의 길이는 용융수지 흐름방향 (19) 을 따라 점진적으로 증가한다. 따라서, 와이어 변형 또는 휘어짐은 용융수지 흐름방향 (19) 을 따라 증가한다. 결과적으로, 칩 (5) 의 대각선 (D1) 에 수직으로 연장되어 있는 가장 긴 와이어 (27E1, 27E2) 가 변형 또는 휘어지더라도, 모든 와이어가 서로 접촉하지 않도록 유지하는 것이 가능하다.
상기한 제 1 내지 제 4 실시예에서, 칩은 정사각형 또는 직사각형이지만, 본 발명은 정사각형 및 직사각형 이외의 형태를 갖는 칩을 적용하는 것이 가능하다.
본 발명에 의하면, 수지 밀봉시에 인접 와이어 사이의 접촉으로 인한 단락의 발생을 방지할 수 있으므로, 수율이 좋고, 신뢰성이 높은 수지 밀봉형 반조체 장치를 제공할 수 있다. 또한, 내부 리드의 선단의 간격을 변경할 필요가 없기 때문에, 현상태의 리드 프레임의 가공기술로서 충분히 실현가능하다.

Claims (14)

  1. 사각형 형상의 아일랜드 영역과 복수의 내부 리드로 형성되는 리드 프레임;
    표면에 복수의 전극을 가지며 상기 리드 프레임의 상기 아일랜드 영역 상에 장착된 칩; 및
    상기 칩의 상기 전극을 상기 내부 리드에 연결하는 와이어를 구비하며,
    상기 내부 리드의 선단은 상기 칩의 평면에 수직하게 봤을 때 캐비티를 형성하며,
    상기 아일랜드 영역은 상기 캐비티 내에 위치하며,
    상기 캐비티는 상기 칩의 각 측부와 각을 형성하는 세그먼트를 갖는 둘레를 가져, 상기 칩의 대각선 (D1) 상의 코너부에 위치하는 전극에 연결될 내부 리드 (L1) 의 선단이 상기 칩의 상기 아일랜드 영역에 가장 가깝게 배치되며, 상기 대각선 (D1) 에 수직한 상기 칩의 대각선 (D2) 상의 일코너부에 위치하는 전극 중 하나에 연결될 내부 리드의 선단이 상기 칩의 상기 아일랜드 영역으로부터 가장 멀리 떨어져 배치되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  2. 사각형 형상의 아일랜드 영역과 복수의 내부 리드로 형성되는 리드 프레임;
    표면에 복수의 전극을 가지며 상기 리드 프레임의 상기 아일랜드 영역 상에 장착된 칩; 및
    상기 칩의 상기 전극을 상기 내부 리드에 연결하는 와이어를 구비하며,
    상기 내부 리드의 선단은 상기 칩의 평면에 수직하게 봤을 때 캐비티를 형성하며,
    상기 아일랜드 영역은 상기 캐비티 내에 위치하며,
    상기 캐비티는, 상기 칩의 대각선 (D1) 상의 코너부에 위치하는 전극에 내부 리드 (L1) 를 연결하는 와이어의 길이가 가장 짧으며, 상기 대각선 (D1) 에 수직한 상기 칩의 대각선 (D2) 상의 일코너부에 위치하는 전극 중 하나를 연결하는 와이어의 길이가 가장 길도록 형성되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  3. 제 2 항에 있어서,
    상기 칩은 상기 대각선 (D1) 이 게이트에 수직하게 연장되고, 상기 대각선 (D2) 이 상기 게이트와 동일 방향으로 연장되도록 위치하며, 상기 게이트를 통해서 상부금형과 하부금형에 의해 그들 사이에 형성되며 상기 칩이 장착되는 공간으로 용융 수지가 유입되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  4. 제 3 항에 있어서,
    상기 게이트에 가깝게 위치하는 상기 캐비티의 절반부 (H1) 는 상기 게이트로부터 멀리 떨어져 위치하는 상기 캐비티의 다른 절반부 (H2) 와 비대칭인 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  5. 제 4 항에 있어서,
    상기 캐비티의 상기 다른 절반부 (H2) 에 위치하는 내부 리드는, 전극을 상기 내부 리드 (L1) 로부터 멀리 떨어져 위치하는 관련 내부 리드에 연결하는 와이어가 더 길도록 배치되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  6. 제 4 항에 있어서,
    상기 캐비티의 상기 절반부 (H1) 는 8 각형의 절반형태인 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  7. 제 1 항에 있어서,
    상기 칩은 상기 대각선 (D1) 이 게이트에 수직하게 연장되고, 상기 대각선 (D2) 이 상기 게이트와 동일 방향으로 연장되도록 위치하며, 상기 게이트를 통해서 상부금형과 하부금형에 의해 그들 사이에 형성되며 상기 칩이 장착되는 공간으로 용융 수지가 유입되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  8. 제 7 항에 있어서,
    상기 게이트에 가깝게 위치하는 상기 캐비티의 절반부는 상기 게이트로부터 멀리 떨어져 위치하는 상기 캐비티의 다른 절반부와 비대칭인 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  9. 제 8 항에 있어서,
    상기 캐비티의 상기 다른 절반부에 위치하는 내부 리드는, 상기 내부 리드 (L1) 로부터 멀리 떨어져 위치하는 내부 리드가 상기 칩의 상기 아일랜드 영역으로부터 멀리 떨어져 위치하도록 배치되는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  10. 제 8 항에 있어서,
    상기 캐비티의 상기 절반부는 8 각형의 절반형태인 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  11. 리드 프레임의 아일랜드에 칩을 탑재하고, 상기 칩 상에 형성되어 있는 접속용 전극과 상기 리드 프레임의 내부 리드를 와이어로 접속하고, 수지로 밀봉하여 이루어지는 수지밀봉형 반도체 장치에 있어서,
    상기 아일랜드는 사각형의 형상을 가지며, 상기 칩의 한 대각선상에 위치하는 두 개의 코너부의 상기 접속용 전극에서 나온 각 와이어를 최단 와이어길이의 와이어로 하고, 상기 칩의 상기 한 대각선과 직교하는 대각선 상에 위치하는 한 코너부의 상기 접속용 전극으로부터의 와이어를 최장 와이어길이의 와이어로 하며, 상기 최단 와이어길이의 와이어와 상기 최장 와이어길이의 와이어 사이에 존재하는 복수 와이어의 와이어길이는 상기 최단 와이어길이의 와이어가 펴진 한 코너부에서 상기 최장 와이어길이의 와이어가 펴진 한 코너부에 걸쳐서 차례로 길어지는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  12. 리드 프레임의 아일랜드에 칩을 탑재하고, 상기 칩 상에 형성되어 있는 접속용 전극과 상기 리드 프레임의 내부 리드를 와이어로 접속하고, 수지로 밀봉하여 이루어지는 수지밀봉형 반도체 장치에 있어서,
    상기 아일랜드는 사각형의 형상을 가지며, 상기 칩의 한 대각선상에 위치하는 두개의 코너부의 상기 접속용 전극에서 나온 각 와이어를 접속하기 위해 제 1 및 제 2 내부 리드의 선단과 상기 아일랜드와의 거리를 최단거리로 하고, 상기 칩의 상기 한 대각선과 직교하는 대각선상에 위치하는 한 코너부의 상기 접속용 전극에서 나온 와이어를 접속하기 위해 제 3 내부 리드의 선단과 상기 아일랜드와의 거리를 최장거리로 하며, 상기 제 1 내부 리드와 상기 제 3 내부 리드 사이에 존재하는 복수 내부 리드의 각 선단과 상기 아일랜드와의 거리가 상기 제 1 내부 리드가 존재하는 코너부에서 상기 제 3 내부 리드가 존재하는 코너부에 걸쳐서 차례로 길어지고, 상기 제 2 내부 리드와 상기 제 3 내부 리드 사이에 존재하는 복수 내부 리드의 각 선단과 상기 아일랜드와의 거리가 상기 제 2 내부 리드가 존재하는 코너부에서 상기 제 3 내부 리드가 존재하는 코너부에 걸쳐서 차례로 길어지는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  13. 리드 프레임의 아일랜드에 칩을 탑재하고, 상기 칩 상에 형성되어 있는 접속용 전극과 상기 리드 프레임의 내부 리드를 와이어로 접속하고, 수지로 밀봉하여 이루어지는 수지밀봉형 반도체 장치에 있어서,
    상기 아일랜드는 사각형의 형상을 가지며, 상기 칩의 한 대각선상에 위치하는 두개의 코너부에 가장 가까운 상기 접속용 전극으로부터의 각 와이어를 최단 와이어길이의 와이어로 하고, 상기 칩의 상기 한 대각선과 직교하는 대각선상에 위치하는 한 코너부에 가장 가까운 상기 접속용 전극으로부터의 와이어를 최장 와이어길이의 와이어로 하며, 상기 최단 와이어길이의 와이어와 상기 최장 와이어길이의 와이어 사이에 존재하는 복수 와이어의 와이어길이는 상기 최단 와이어길이의 와이어가 펴진 한 코너부에서 상기 최장 와이어길이의 와이어가 펴진 한 코너부에 걸쳐서 차례로 길어지는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  14. 리드 프레임의 아일랜드에 칩을 탑재하고, 상기 칩 상에 형성되어 있는 접속용 전극과 상기 리드 프레임의 내부 리드를 와이어로 접속하고, 수지로 밀봉하여 이루어지는 수지밀봉형 반도체 장치에 있어서,
    상기 아일랜드는 사각형의 형상을 가지며, 상기 칩의 한 대각선상에 위치하는 두개의 코너부에 가장 가까운 상기 접속용 전극에서 나온 각 와이어를 접속하기 위해 제 1 및 제 2 내부 리드의 선단과 상기 아일랜드와의 거리를 최단거리로 하고, 상기 칩의 상기 한 대각선과 직교하는 대각선상에 위치하는 한 코너부에 가장 가까운 상기 접속용 전극으로부터의 와이어를 접속하기 위해 제 3 내부 리드의 선단과 상기 아일랜드와의 거리를 최장거리로 하며, 상기 제 1 내부 리드와 상기 제 3 내부 리드 사이에 존재하는 복수 내부 리드의 각 선단과 상기 아일랜드와의 거리가 상기 제 1 내부 리드가 존재하는 코너부에서 상기 제 3 내부 리드가 존재하는 코너부에 걸쳐서 차례로 길어지고, 상기 제 2 내부 리드와 상기 제 3 내부 리드 사이에 존재하는 복수 내부 리드의 각 선단과 상기 아일랜드와의 거리가 상기 제 2 내부 리드가 존재하는 코너부에서 상기 제 3 내부 리드가 존재하는 코너부에 걸쳐서 차례로 길어지는 것을 특징으로 하는 수지밀봉형 반도체 장치.
KR1019960069232A 1995-12-20 1996-12-20 수지 밀봉형 반도체 장치 KR100257912B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-321671 1995-12-11
JP7331667A JP2765542B2 (ja) 1995-12-20 1995-12-20 樹脂封止型半導体装置
JP95-331667 1995-12-20

Publications (2)

Publication Number Publication Date
KR970053627A KR970053627A (ko) 1997-07-31
KR100257912B1 true KR100257912B1 (ko) 2000-06-01

Family

ID=18246241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069232A KR100257912B1 (ko) 1995-12-20 1996-12-20 수지 밀봉형 반도체 장치

Country Status (3)

Country Link
US (1) US5757067A (ko)
JP (1) JP2765542B2 (ko)
KR (1) KR100257912B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923077A (en) * 1998-02-11 1999-07-13 Bourns, Inc. Passive component integrated circuit chip
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
JP4738675B2 (ja) * 2001-09-14 2011-08-03 ルネサスエレクトロニクス株式会社 半導体装置
US20070096269A1 (en) 2005-10-31 2007-05-03 Mediatek Inc. Leadframe for semiconductor packages
US8754513B1 (en) 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP2015092635A (ja) * 2015-02-05 2015-05-14 大日本印刷株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164357A (ja) * 1990-10-29 1992-06-10 Nec Corp 半導体装置用リードフレーム
JPH05226564A (ja) * 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171734A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体装置
JPS61292928A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体装置
JPH01298757A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd リードフレーム
US5466967A (en) * 1988-10-10 1995-11-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
JP2834990B2 (ja) * 1993-11-02 1998-12-14 ローム株式会社 クワッド型半導体装置用リードフレームの構造
KR950015736A (ko) * 1993-11-20 1995-06-17 김광호 반도체 장치용 리드프레임

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164357A (ja) * 1990-10-29 1992-06-10 Nec Corp 半導体装置用リードフレーム
JPH05226564A (ja) * 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2765542B2 (ja) 1998-06-18
KR970053627A (ko) 1997-07-31
US5757067A (en) 1998-05-26
JPH09172130A (ja) 1997-06-30

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
JP4173346B2 (ja) 半導体装置
CN101859740B (zh) 先进四方扁平无引脚封装结构及其制造方法
CN100517682C (zh) 半导体器件及其制造方法
CN103109367B (zh) 可堆叠的模塑微电子封装
US6924548B2 (en) Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
JP4095827B2 (ja) 半導体装置
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR100257912B1 (ko) 수지 밀봉형 반도체 장치
US6780679B2 (en) Semiconductor device and method of manufacturing the same
US5466966A (en) Lead frame with leads projecting alternately from opposite sides of a lead frame block
KR200291282Y1 (ko) 반도체패키지용 인쇄회로기판
JP3455685B2 (ja) 半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
KR20050100994A (ko) 다열리드형 반도체 팩키지 제조 방법
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2008113021A (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JPH01119045A (ja) リードフレーム
JPH0758271A (ja) 半導体装置用リードフレームおよびそれを用いた半導体装置の製造方法
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JP2000294716A (ja) リードフレーム
JPH031562A (ja) リードフレーム、リードフレームの製造方法、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee