KR20050100994A - 다열리드형 반도체 팩키지 제조 방법 - Google Patents

다열리드형 반도체 팩키지 제조 방법 Download PDF

Info

Publication number
KR20050100994A
KR20050100994A KR1020040026247A KR20040026247A KR20050100994A KR 20050100994 A KR20050100994 A KR 20050100994A KR 1020040026247 A KR1020040026247 A KR 1020040026247A KR 20040026247 A KR20040026247 A KR 20040026247A KR 20050100994 A KR20050100994 A KR 20050100994A
Authority
KR
South Korea
Prior art keywords
lead
lead frame
leads
row
semiconductor package
Prior art date
Application number
KR1020040026247A
Other languages
English (en)
Other versions
KR101070890B1 (ko
Inventor
김정일
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040026247A priority Critical patent/KR101070890B1/ko
Priority to US11/103,938 priority patent/US7173321B2/en
Publication of KR20050100994A publication Critical patent/KR20050100994A/ko
Application granted granted Critical
Publication of KR101070890B1 publication Critical patent/KR101070890B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 리드열 개별화 작업 시에 각각의 리드들을 정확하게 배치되도록 하는 다열리드형 반도체 팩키지 제조 방법을 제공하는 것을 목적으로 하며, 이와 같은 목적을 달성하기 위하여 본 발명은, 반도체 칩과, 각각 별도로 반도체 칩 및 외부기판과 전기적으로 연결된 적어도 2열 이상의 리드를 가진 리드 프레임을 구비한 다열리드형 반도체 팩키지를 제조하는 방법으로서, 베어 금속층을 가공하여 다이 패드 및 연결된 복수열의 리드를 가진 리드 프레임을 형성시키는 리드 프레임 형상가공 단계, 리드 프레임의 후면에 접착 테이프를 부착시키는 테이핑 단계, 분리되는 인접 열의 리드들 사이인 분리영역에 배치된 리드 및 접착 테이프를 제거하는 리드열 개별화 단계, 리드 프레임에 칩을 접착하고, 접착된 칩과 리드 프레임을 와이어 본딩하고, 리드 프레임과 반도체 칩을 몰딩하는 팩키지 단계 및 접착 테이프를 제거시키는 테이프 제거 단계를 포함하는 다열리드형 반도체 팩키지 제조방법을 제공한다.

Description

다열리드형 반도체 팩키지 제조 방법{Method for manufacturing the semiconductor package of multi-row lead type}
본 발명은 다열리드형 반도체 팩키지의 제조 방법에 관한 것으로서, 보다 상세하게는 각각 별도로 반도체 칩 및 외부기판과 전기적으로 연결되는 적어도 2열 이상의 복수열의 리드를 구비한 다열리드형 반도체 패키지를 제조하는 방법에 관한 것이다.
통상적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩의 각종 전기적인 신호를 외부로 용이하게 인출시키기 위하여 칩을 팩키징하는 기술로서, 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하면서, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
최근에는 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자수를 증가시킬 필요가 있다. 이를 위하여 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(多列)리드형 반도체 팩키지가 각광받고 있다.
도 1에는 통상의 2열 리드형 반도체 팩키지에 채택되는 리드 프레임이 도시되어 있다. 상기 리드 프레임은 반도체 칩이 접착되는 다이 패드(20), 및 복수열의 리드(30)들을 구비한다. 다이 패드(20)는 패드 지지부(22)에 의해 레일(24)에 연결되고 반도체 칩을 지지하는 기능을 가진다.
리드(30)는 제1열 리드(31) 및 제2열 리드(32)를 구비하며 각각의 리드들은 각각 별개의 입, 출력 단자로서 반도체 칩과 외부회로를 전기적으로 연결하는 기능을 한다. 이 경우, 반도체 팩키지의 조립이 완료되면 레일은 제거된다.
이러한 리드프레임을 구비한 다열리드형 반도체 팩키지의 제조공정은 도 2에 도시된 바와 같이, 먼저 스탬핑(stamping) 또는 에칭(etching) 공정에 의하여 동일한 열의 리드들 사이에 개구부를 형성하고, 댐바와 레일 등을 형성시킴으로써 리드프레임을 형상 가공한다(S10). 이 때에 복수열의 리드 사이는 상호 연결되어 있는 상태이다.
그 후에 리드프레임을 Ni, Pd, Au 등으로 선도금하는 단계(S20)를 거친다. 반도체 팩키지 공정 전에 납땜 젖음성이 우수한 소재를 금속 소재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 한 것이다.
그 후에 리드 프레임 일면에 접착 테이프를 부착시킨다(S30). 상기 접착테이프는 리드 프레임의 적어도 일면, 예컨데 후면에 접착하여 후공정인 반도체 몰딩 공정시에 리드 편평성(lead planarity)을 향상시키고, 또한 상기 접착 테이프와 리드 프레임간의 접착으로 몰딩시 몰드물이 리드 프레임의 표면으로 유입되는 이른바 몰드 플래시(mold flash) 현상을 방지하는 기능을 한다.
그 후에 반도체 칩을 다이 패드에 접착시키는 다이 어태치 공정과, 반도체 칩의 단자부와 복수열의 리드 사이를 와이어 접합하는 와이어 본딩 공정과, 열경화성 수지 등의 절연체로 칩과 와이어 및 내부 리드 부분을 밀봉시키는 몰딩 공정을 거침으로써, 반도체 칩과 리드 프레임을 반도체 팩키징한다(S40).
반도체 팩키징 공정을 거친 후에 접착 테이프를 제거하고(S50), 서로 인접한 다른 열의 리드들 사이를 제거하여 각각 이웃하는 열의 리드들을 개별화하는 단계(S60)를 거쳐서 이웃하는 반도체 패키지를 개별화 하는 공정을 거침으로써 복수열의 리드를 구비한 반도체 팩키지를 제조할 수 있다.
그런데, 종래의 다열리드형 반도체 팩키지의 제조공정에서는 몰딩 단계 후에 이웃하는 열의 리드들을 개별화시키는 공정을 거침으로써 몰딩 단계 후에 후공정이 필요하게 된다. 이로 인하여 후공정 작업이 어렵게 되고, 후공정 비용이 증가하게 되며, 또한 완성된 팩키지에 대한 후공정으로 몰드물과 리드 프레임간의 결합력과 표면에 손상을 줄 수 있다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 리드열 개별화 작업 시에 각각의 리드들을 정확하게 배치되도록 하는 다열리드형 반도체 팩키지 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 몰딩 작업 후에 후공정을 최소화하는 다열리드형 반도체 팩키지 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 우수한 리드 편평성을 가지고, 몰드 플래시를 방지하여서, 3열 이상의 리드열을 가진 다열리드형 반도체 팩키지가 제조될 수 있는 다열리드형 반도체 팩키지 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은:
반도체 칩과, 각각 별도로 상기 반도체 칩 및 외부기판과 전기적으로 연결된 적어도 2열 이상의 리드를 가진 리드 프레임을 구비한 다열리드형 반도체 팩키지를 제조하는 방법으로서,
금속판을 가공하여 다이 패드 및 다른 열의 리드들 사이가 연결된 복수열의 리드를 가진 리드 프레임을 형성시키는 리드 프레임 형상가공 단계;
상기 리드 프레임의 일면에 접착 테이프를 부착시키는 테이핑 단계;
상기 분리되는 인접 열의 리드들 사이인 분리영역에 배치된 리드의 일부 및 상기 분리영역의 일면에 부착된 접착 테이프를 제거하는 리드열 개별화 단계;
상기 다이 패드에 반도체 칩을 접착하고, 상기 접착된 반도체 칩과 상기 리드 프레임을 와이어 본딩시키고, 상기 리드 프레임과 상기 반도체 칩을 몰딩하는 반도체 팩키징 단계; 및
상기 접착 테이프를 제거시키는 테이프 제거 단계;를 포함하는 다열리드형 반도체 팩키지 제조방법을 제공한다.
여기서 상기 테이핑 단계에서는, 상기 접착 테이프가 적어도 상기 다이 패드 및 분리영역을 포함하여 상기 리드 프레임에 접착되도록 하는 것이 바람직하다.
상기 리드열 개별화 단계는 프레스 가공함으로써 이루어지는 것이 바람직하다.
이 경우, 상기 테이핑 단계에서는 상기 접착테이프를 상기 리드프레임의 후면에 접착시키고, 상기 리드열 개별화 단계에서 상기 리드프레임의 전면에서 후면 방향으로 타발하는 것이 바람직하다.
또한, 상기 프레스 가공 시에 사용되는 펀치는 인접하는 리드들을 타발시키는 볼록부 및 상기 볼록부로부터 인입되어 오목부를 구비하고, 상기 리드열 개별화 단계는 상기 펀치의 볼록부가 상기 분리영역에 배치된 리드들 및 접착 테이프를 타발함으로써 이루어지는 것이 바람직하다.
한편, 상기 리드 프레임 형상가공 단계에서 상기 리드들의 소정의 위치에 리드 상호간 댐바를 형성시키고, 상기 리드열 개별화 단계에서 상기 리드 상호간 댐버를 제거하는 것이 바람직하다.
또한, 상기 리드 프레임 형상가공 단계에서 상기 다이 패드의 적어도 2곳의 가장자리로 부터 연장된 타이바를 형성시켜 상기 리드들과 상호 지지하고, 상기 리드열 개별화 단계에서 상기 타이바를 제거하는 것이 바람직하다.
이와 더불어, 상기 리드 프레임 형상가공 단계에서는 적어도 상기 분리영역의 리드를 하프에칭(half etching)하는 것이 바람직하다.
한편, 상기 테이핑 단계 전에는 상기 리드 프레임 상을 선도금하는 선도금 단계를 거치는 것이 바람직하다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3과, 도 4a 내지 도 4f는 각각 본 발명에 따른 다열리드형 반도체 팩키지를 제조 단계를 도시한 블록도 및 단면도들이다.
도면을 참조하면, 본 발명에 따른 제조 방법으로 제조된 다열리드형 반도체 팩키지는 반도체 칩 및 상기 반도체 칩과 외부기판과 전기적으로 연결되는 적어도 2열 이상의 복수열의 리드를 가진 리드 프레임을 구비한다.
상기와 같은 다열리드형 반도체 팩키지를 제조하기 위해서, 본 발명은 리드 프레임 형상가공 단계(S100)와, 테이핑 단계(S300)와, 리드열 개별화 단계(S400)와, 반도체 팩키징 단계(S500)와, 테이프 제거 단계(S600)를 거친다.
리드 프레임 형상가공 단계(S100)는, 리드 프레임의 주소재(主素材)로 이루어진 금속판을 가공하여 다이 패드(120) 및 복수열의 리드를 가진 리드 프레임(110)의 형상을 가공하는 단계에다. 금속판은 통상 Cu, Ni, Fe 등의 전도성 금속 재료로 이루어진다. 상기 금속판을 에칭(etching) 또는 스탬핑(stamping)함으로써 리드 프레임의 리드 사이와 리드와 다이 패드 사이에 개구부(115)를 형성시킨다.
이 단계에서는 다른 열의 리드들 사이가 연결되도록 리드프레임을 형상 가공하고, 후술할 리드열 개별화 단계에서 상기 다른 열의 리드들 사이를 분리시키게 된다.
상기 리드 프레임 형상가공 단계 이후에 상기 리드 프레임의 일면에 접착 테이프(160)를 부착시키는 테이핑 단계(S300)를 거치게 된다. 상기 접착 테이프(160)는 몰딩 단계에서 다핀화, 미세화된 리드프레임의 변형방지를 위해 몰드물 시에 리드를 고정하고, 금형 일측과 접하여서 몰드 플래시를 방지하는 기능을 한다. 이 경우, 상기 접착 테이프(160)는 반도체 팩키지 내에 유입되기 때문에 반도체 조립 공정의 열이력(熱履力)에 견딜 수 있는 내열성, 접착력 및 전기적 신뢰성과 순도가 양호한 것이 바람직하다.
상기 리드 프레임 형상가공 단계(S100)와 테이핑 단계(S300) 사이에는 선도금 단계(S200)를 거치는 것이 바람직하다. 이는 상기 선도금 단계(S200)에 의하여 후술할 반도체 팩키징 단계(S500) 전에 납땜 젖음성이 우수한 소재를 금속 소재로 이루어진 금속판에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있음으로써, 상기 선도금방법을 사용한 리드 프레임을 구비한 반도체 팩키지는 몰딩 공정 후의 후공정이 간편해질 뿐 아니라, 반도체 팩키지 공정에서 납도금이라는 환경 오염 공정을 줄일 수 있기 때문이다. 이 경우 상기 선도금 단계(S200)에서는, 금속판 상에 Ni, Pd, Au, Ag 등을 재료로 한 복수의 도금층(130P)이 형성된다.
그 후에 상기 분리되는 인접 열의 리드들 사이인 분리영역(A)에 배치된 리드(130) 및 접착 테이프(160)를 제거하는 리드열 개별화 단계(S400)를 거친다.
상기 리드열 개별화 단계(S400)는 펀치(punch, 170)를 사용하여 타발하는 프레스 가공함으로써 이루어지는 것이 바람직하며, 경우에 따라 에칭이나 스퍼터링과 같은 방법으로 리드간 또는 이웃하는 리드 열간의 연결부를 제거할 수 있는 방법들이 사용이 될 수 있다.
여기서, 상기 접착 테이프(160)는 도 5a 및 도 5b에 도시된 바와 같이, 반도체 칩(120)과 상기 반도체 칩의 가장 근접한 제1열 리드(131)의 일부에만 접착시킬 수 있다. 그러나 이 경우에는 리드와 다이 패드 사이의 개구부(115)에는 접착 테이프가 접착되나, 제1열 리드(131)와 제2열 리드(132) 사이의 분리영역(A)에는 접착 테이프(160)가 접착되지 않는다. 따라서, 도 5b에 도시된 바와 같이 분리영역(A)에서 상기 프레스 가공 단계를 거칠 경우 상기 리드열 개별화 공정 시에 분리영역(A)이 고정되지 않는다.
이로 인하여 분리영역(A)이 펀치(170)로 타발되면서 상기 다른 열의 리드들 사이의 편평성이 감소하게 되고, 버(burr)가 발생하게 됨으로써 후술할 몰딩 공정시에 금형과 상기 분리영역(A)에서의 리드(130)들이 들뜨게 되어 몰드 플래시가 발생하게 된다.
이와 더불어 상기 접착 테이프가 상기 리드 전체를 확실하게 접착하여 고정시키지 않음으로써, 3열 이상의 리드들을 형성시킬 경우 리드 편평성이 더욱 감소하게 된다.
따라서 본 발명에서는 도 4c에 도시된 바와 같이, 접착 테이프(160)가 적어도 상기 다이 패드(120) 및 분리영역(A)을 포함하여 상기 리드 프레임에 접착되는 것이 바람직하다. 특히 리드 프레임 전체에 접착되는 것이 몰드 플래시를 방지하기 위하여 더욱 바람직하다.
또한, 상기 테이핑 단계(S300)에서는 상기 접착테이프(160)를 상기 리드프레임의 후면(130d)에 접착시키고, 상기 리드열 개별화 단계에서 상기 리드프레임의 전면(130u)에서 후면(130d) 방향으로 타발하도록 하는 것이 바람직한데, 이는 상기 접착 테이프(160)가 상기 프레스 작업 시에 리드를 제거하는 동안 상기 리드(130)들을 고정시켜 줌으로써 리드 편평성을 증가시키고 상기 리드간이 일정하게 이격되도록 하기 때문이며, 이와 더불어 리드를 타발할 때 접착 테이프(160)가 방해가 되지 않도록 하기 위함이다.
상기 리드열 개별화 단계(S400) 후에 반도체 팩키징 단계(S500)를 거치게 된다. 상기 반도체 팩키징 단계(S500)는 상기 리드 프레임(110)에 반도체 칩(105)을 접착하는 다이 어태치(die attach) 단계와, 상기 접착된 반도체 칩(105)과 상기 리드 프레임(110)을 와이어 본딩하는 와이어 본딩(wire bonding) 단계와, 상기 리드 프레임과 상기 반도체 칩을 몰딩하는 몰딩 단계를 포함한다. 상기 몰딩 단계를 거침으로써 상기 반도체 칩(105), 상기 리드 프레임(110), 및 상기 반도체 칩과 복수열의 리드들을 연결하는 와이어(140)가 보호된다.
이와 같이 본 발명에서는 반도체 팩키징 단계(S500), 특히 몰딩 공정 전에 리드열 개별화 단계(S400)를 거침으로써, 종래의 반도체 팩키지 제조 방법과 달리 몰딩 후에 리드열 사이를 분리시키는 후처리 공정이 삭제되어서 상기 몰드물(150)이 훼손되지 않게 된다. 이로 인하여 후공정 비용이 감소하고, 후공정 작업이 쉽게 되며, 반도체 칩과 리드간의 본딩성이 향상된다.
상기 반도체 팩키징 단계 후에 상기 접착 테이프를 분리시키는 테이프 제거 단계(S600)와, 성형 완료된 리드 프레임에서 댐바를 절단 분리시키는 트림 단계(미도시)를 거침으로써 다열리드형 반도체 팩키지(100)가 완료된다.
한편, 상기 리드열 개별화 단계(S400)에서는, 상기 펀치가 도 6에 도시된 바와 같이 분리영역(A)에 형성된 리드 및 상기 접착 테이프를 제거시키기 위하여, 상기 펀치(170)의 타발부(170p)가 편평한 형상일 수 있다. 이 경우에는 분리영역(A)에서 리드(130)만 분리될 뿐만 아니라 리드들 사이의 접착 테이프(160)까지 제거된다.
그러나, 후술할 몰딩 공정 시에 접착 테이프로 하여금 분리영역(A)을 확실히 고정시키도록 하기 위해서는 도 7에 도시된 바와 같이, 상기 펀치(170)가 인접하는 리드들을 타발시키는 볼록부(172) 및 상기 볼록부로부터 인입된 오목부(174)를 구비하여, 리드열 개별화 단계(S400)에서 상기 펀치의 볼록부(172)가 상기 분리영역(A)에서 대응되는 리드들만 타발시키고, 상기 오목부(174)가 형성된 부분에서는 타발시키지 않도록 하는 것이 바람직하다.
이로 인하여, 리드열 개별화 단계(S400)에서 접착 테이프가 인접하는 열의 리드들을 고정된 상태에서 프레스 공정을 거치게 됨으로써 펀치(170)로 인한 버가 줄어들게 되고, 리드 편평성도 증가하게 되기 때문이다. 상기 버가 줄어들고, 리드들의 편평성도 증가하며, 상기 금형의 일측과 접착 테이프(170)가 접하게 됨으로써, 몰딩 공정 시에 몰딩 플래시가 발생하지 않게 되고, 분리영역을 편평하게 고정시켜 줌으로써 3열 이상의 복수열을 가진 리드 프레임을 형성시킬 수 있다.
한편, 상기 리드 프레임 형상가공 단계에서 상기 리드들의 소정의 위치에 리드 상호간 댐바를 형성시키고, 상기 리드열 개별화 단계에서 상기 리드 상호간 댐버를 제거하는 것이 바람직하며, 이로 인하여 리드열 개별화 단계 전에 리드들 상호간 또는 리드와 다이 패드간이 고정됨으로써 리드 편평성을 향상시킬 수 있다. 여기서 상기 리드들의 소정의 위치란, 각각의 리드들의 단부를 연결하는 위치일 수도 있고, 리드와 다이 패드를 연결하는 위치일 수도 있고, 분리영역의 위치일 수도 있다. 또한, 상기 리드 상호간 댐바는 인접하는 타이바 및 그 사이의 리드들을 연결하는 위치에 배치될 수도 있다.
특히, 상기 리드 프레임 형상가공 단계(S100)에서 상기 분리영역의 리드들 사이에 리드 상호간 댐바(135)를 형성시키고, 상기 리드열 개별화 단계(S400)에서 상기 리드 상호간 댐바(135)를 제거하는 것이 바람직하다. 즉, 접착 테이프(160)와 함께 리드 상호간 댐바(135)가 분리영역(A)에서 각각의 리드 사이를 정확하게 이격되도록 분리시킨 상태에서 프레스 작업을 함으로써 이웃하는 리드간이 접하게 되어 쇼트가 발생하는 것을 방지하고, 상기 리드의 편평성을 향상시킴으로써 몰드 플래시를 더욱더 효과적으로 방지할 수 있음으로써 3열 이상의 리드를 가지는 반도체 팩키지를 제조할 수 있다.
또한, 상기 리드 프레임 형상가공 단계에서 상기 다이 패드의 적어도 2곳의 가장자리로부터 연장된 타이바(122)를 형성시켜 상기 리드들과 상호 지지하고, 상기 리드열 개별화 단계(S400)에서 상기 타이바(122)를 제거하는 것이 바람직하다.
한편 도 4a에 도시된 바와 같이, 상기 리드 프레임 형상가공 단계(S100)에서 적어도 상기 분리영역의 리드를 하프에칭(half etching, 130c)하는 것이 바람직한데, 이로 인하여 프레스 작업이 간편하게 되고 프레스 작업 후에 버(burr)가 발생하는 것을 방지할 수 있기 때문이다.
이상과 같은 제조 공정을 가지는 본 발명에 의하면, 반도체 팩키징 공정 전에 다른 열의 리드들 사이를 분리시킴으로써, 후처리 공정이 감소하게 된다. 이로 인하여 상기 몰드물이 훼손되지 않게 되어 반도체 칩과 리드간의 본딩성이 향상되고, 후공정 비용이 감소하게 된다.
또한, 접착 테이프 및 리드 상호간 댐바를 사용하여 리드들 사이가 편평한 상태에서 반도체 팩키징 단계를 거침으로써, 리드간의 편평성이 증가하게 됨으로써 3열 이상의 리드들을 구비한 반도체 팩키지를 제조할 수 있다.
이와 더불어 다른 열의 리드들 사이가 정확하게 이격되도록 고정된 상태에서 분리영역에 위치한 리드를 제거함으로써 리드 간에 전기적 쇼트를 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 통상적인 다열리드형 반도체 팩키지에 구비된 리드 프레임을 도시한 평면도이고,
도 2는 종래의 통상적인 다열리드형 반도체 팩키지의 제조 방법을 도시한 흐름도이고,
도 3은 본 발명에 따른 다열리드형 반도체 팩키지의 제조 방법을 도시한 흐름도이고,
도 4a 내지 도 4f는 본 발명에 따른 다열리드형 반도체 팩키지의 제조 방법의 각각의 단계를 도시한 단면도이고,
도 5a 및 도 5b는 도 4c 및 도 4d의 변형예이고,
도 6은 본 발명에 따른 다열리드형 반도체 팩키지의 제조 방법에 사용되는 펀치 및 상기 펀치에 의하여 인접하는 리드열 사이가 분리된 형상을 도시한 사시도이고,
도 7은 도 6의 변형예이고,
도 8은 본 발명의 형상단계에서의 리드 프레임을 도시한 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 팩키지 105: 반도체 칩
115: 개구부 120: 다이 패드
130: 리드 130u: 리드 프레임 전면
130d: 리드 프레임 후면 130P: 도금층
131: 제1열 리드 132: 제2열 리드
135: 리드 상호간 댐바 140: 와이어
150: 몰드물 160: 접착 테이프
170: 펀치 172: 펀치 볼록부
174: 펀치 오목부 A: 분리영역

Claims (9)

  1. 반도체 칩과, 각각 별도로 상기 반도체 칩 및 외부기판과 전기적으로 연결된 적어도 2열 이상의 리드를 가진 리드 프레임을 구비한 다열리드형 반도체 팩키지를 제조하는 방법으로서,
    금속판을 가공하여 다이 패드 및 다른 열의 리드들 사이가 연결된 복수열의 리드를 가진 리드 프레임을 형성시키는 리드 프레임 형상가공 단계;
    상기 리드 프레임의 일면에 접착 테이프를 부착시키는 테이핑 단계;
    상기 분리되는 인접 열의 리드들 사이인 분리영역에 배치된 리드의 일부 및 상기 분리영역의 일면에 부착된 접착 테이프를 제거하는 리드열 개별화 단계;
    상기 다이 패드에 반도체 칩을 접착하고, 상기 접착된 반도체 칩과 상기 리드 프레임을 와이어 본딩시키고, 상기 리드 프레임과 상기 반도체 칩을 몰딩하는 반도체 팩키징 단계; 및
    상기 접착 테이프를 제거시키는 테이프 제거 단계;를 포함하는 다열리드형 반도체 팩키지 제조방법.
  2. 제 1 항에 있어서,
    상기 테이핑 단계에서는, 상기 접착 테이프가 적어도 상기 다이 패드 및 분리영역을 포함하여 상기 리드 프레임에 접착되도록 하는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  3. 제 1 항에 있어서,
    상기 리드열 개별화 단계는 프레스 가공함으로써 이루어지는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  4. 제 3 항에 있어서,
    상기 테이핑 단계에서는 상기 접착테이프를 상기 리드프레임의 후면에 접착시키고,
    상기 리드열 개별화 단계에서, 상기 리드프레임의 전면에서 후면 방향으로 타발하는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  5. 제 3 항에 있어서,
    상기 프레스 가공 시에 사용되는 펀치는 인접하는 리드들을 타발시키는 볼록부 및 상기 볼록부로부터 인입되어 오목부를 구비하고,
    상기 리드열 개별화 단계는 상기 펀치의 볼록부가 상기 분리영역에 배치된 리드들 및 접착 테이프를 타발함으로써 이루어지는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  6. 제 1 항에 있어서,
    상기 리드 프레임 형상가공 단계에서 상기 리드들의 소정의 위치에 리드 상호간 댐바를 형성시키고,
    상기 리드열 개별화 단계에서 상기 리드 상호간 댐버를 제거하는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  7. 제 1 항에 있어서,
    상기 리드 프레임 형상가공 단계에서 상기 다이 패드의 적어도 2곳의 가장자리로 부터 연장된 타이바를 형성시켜 상기 리드들과 상호 지지하고,
    상기 리드열 개별화 단계에서 상기 타이바를 제거하는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  8. 제 1 항에 있어서,
    상기 리드 프레임 형상가공 단계에서는 적어도 상기 분리영역의 리드를 하프에칭(half etching)하는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
  9. 제 1 항에 있어서,
    상기 테이핑 단계 전에는 상기 리드 프레임 상을 선도금하는 선도금 단계;를 거치는 것을 특징으로 하는 다열리드형 반도체 팩키지 제조방법.
KR1020040026247A 2004-04-16 2004-04-16 다열리드형 반도체 팩키지 제조 방법 KR101070890B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040026247A KR101070890B1 (ko) 2004-04-16 2004-04-16 다열리드형 반도체 팩키지 제조 방법
US11/103,938 US7173321B2 (en) 2004-04-16 2005-04-12 Semiconductor package having multiple row of leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026247A KR101070890B1 (ko) 2004-04-16 2004-04-16 다열리드형 반도체 팩키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20050100994A true KR20050100994A (ko) 2005-10-20
KR101070890B1 KR101070890B1 (ko) 2011-10-06

Family

ID=35096788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026247A KR101070890B1 (ko) 2004-04-16 2004-04-16 다열리드형 반도체 팩키지 제조 방법

Country Status (2)

Country Link
US (1) US7173321B2 (ko)
KR (1) KR101070890B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726774B1 (ko) * 2005-07-22 2007-06-11 삼성테크윈 주식회사 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7556986B1 (en) * 2004-04-21 2009-07-07 Amkor Technology, Inc. Tape supported memory card leadframe structure
US8258609B2 (en) * 2007-03-21 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with lead support
CN101414565B (zh) * 2007-10-16 2012-07-04 飞思卡尔半导体（中国）有限公司 形成预成型引线框的方法
WO2010099673A1 (en) 2009-03-06 2010-09-10 Kaixin Inc. Leadless integrated circuit package having high density contacts
US8785253B2 (en) 2009-04-03 2014-07-22 Kaixin, Inc. Leadframe for IC package and method of manufacture
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
WO2011026261A1 (en) 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
JP5861258B2 (ja) * 2011-02-22 2016-02-16 日本電気株式会社 リードフレーム配線体、モジュール及びその製造方法
DE102012104882B4 (de) 2012-06-05 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
DE102015223775A1 (de) * 2015-11-30 2017-06-01 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen eines Verbindungselements, Verbindungselement und Sensoranordnung
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP2000339433A (ja) 1999-05-26 2000-12-08 Hitachi Cable Ltd Ｉｃカード用リードフレーム、ｉｃカード用半導体装置およびその製造方法
US6720207B2 (en) * 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
JP2003078094A (ja) * 2001-08-31 2003-03-14 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3704304B2 (ja) 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726774B1 (ko) * 2005-07-22 2007-06-11 삼성테크윈 주식회사 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지

Also Published As

Publication number Publication date
US7173321B2 (en) 2007-02-06
US20050233500A1 (en) 2005-10-20
KR101070890B1 (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5564392B2 (ja) 半導体装置
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
CN100517682C (zh) 半导体器件及其制造方法
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
US20030178708A1 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US7173321B2 (en) Semiconductor package having multiple row of leads
JP4095827B2 (ja) 半導体装置
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
KR20060042872A (ko) 반도체장치의 실장 방법
WO2007117819A2 (en) Molded semiconductor package with integrated through hole heat spreader pin(s)
US20030003627A1 (en) Method for manufacturing a resin-sealed semiconductor device
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP4243270B2 (ja) 半導体装置の製造方法
JP2006279088A (ja) 半導体装置の製造方法
JPH088385A (ja) 樹脂封止型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
CN220510008U (zh) 半导体器件和电子系统
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2002026192A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 9