JPH088385A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH088385A
JPH088385A JP6141415A JP14141594A JPH088385A JP H088385 A JPH088385 A JP H088385A JP 6141415 A JP6141415 A JP 6141415A JP 14141594 A JP14141594 A JP 14141594A JP H088385 A JPH088385 A JP H088385A
Authority
JP
Japan
Prior art keywords
lead
leads
resin
element mounting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6141415A
Other languages
English (en)
Other versions
JP2569400B2 (ja
Inventor
Yukihiro Tsuji
幸弘 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP6141415A priority Critical patent/JP2569400B2/ja
Priority to US08/493,427 priority patent/US5606204A/en
Priority to KR1019950016837A priority patent/KR0185247B1/ko
Priority to GB9512852A priority patent/GB2290660B/en
Publication of JPH088385A publication Critical patent/JPH088385A/ja
Application granted granted Critical
Publication of JP2569400B2 publication Critical patent/JP2569400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】樹脂封止後の外部端子の加工前に不良品を選別
して除外し、不良品に対する加工で生ずる資源や工数の
無駄を省く。 【構成】絶縁基板１の素子載置部２の周囲に設けたリー
ド３を有するリード基板の周縁部およびアウターリード
３ｂを残して素子載置部２に搭載したＩＣチップ５を樹
脂封止し、電気的試験で選択された良品のアウターリー
ド３ｂに外部端子８を接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、図６
（ａ），（ｂ）に示すように、絶縁基板１上に設けた素
子載置部２と素子載置部２の周囲に放射状に配置したリ
ード３を有するリード基板の素子載置部２にＩＣチップ
５を搭載し、リード３のインナーリード３ａとＩＣチッ
プ５の電極パッドをボンディングワイヤ６で接続し、リ
ード３のアウターリード３ｂと外部端子８を接続した後
ＩＣチップ５およびアウターリード３ｂと外部端子８と
の接合部を含む領域を樹脂体７で封止して構成し、高集
積化されたＩＣチップを有する樹脂封止型半導体装置の
樹脂注入におけるリードの変形によるリード短絡事故を
防止している。
【０００３】また、特開平３−５７２３６号公報に記載
されているように、ＴＡＢデバイスのサスペンダをリー
ドフレームのアイランドに接着して固定することによ
り、機械的強度を高めて同様の効果を得るものも知られ
ている。
【０００４】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置は、リードフレームの外部端子をリード基板
又はＴＡＢデバイスのアウターリードと接合した状態で
樹脂封止し、しかる後に外部端子のタイバーカット，め
っき加工，リードカットの各加工工程と電気的試験を順
次行って良品を選択しているため、樹脂封止後の工程数
が多く、またボンディング工程や樹脂封止工程で不良と
なった半製品についても各加工工程を必要とし、工程や
資材の無駄を生ずるという問題がある。
【０００５】また、電気的試験等により外部端子の変形
を生じて外部端子の再成型を必要とするという問題があ
る。
【０００６】本発明の目的は、不良品に対する外部端子
の加工工程を省いて資源の節約や工数を低減できる樹脂
封止型半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、絶縁基板上に設けた素子載置部と、前記素子
載置部の周囲の前記絶縁基板上に放射状に配置して形成
したリードとを有するリード基板と、前記素子載置部に
搭載して前記リードのインナーリードと電気的に接続し
たＩＣチップと、前記リード基板の周縁部および前記リ
ードのアウターリードを残して前記ＩＣチップおよび前
記インナーリードを含む領域を封止した樹脂体と、前記
樹脂体の外部に導出された前記アウターリードと電気的
に接続した外部端子とを有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００９】図１（ａ）は本発明の第１の実施例を示す
部分切欠平面図、図１（ｂ）は図１（ａ）のＡ−Ａ′線
断面図である。
【００１０】図１（ａ），（ｂ）に示すように、絶縁基
板１の上面に形成した素子載置部２と、素子載置部２の
周囲の絶縁基板１上にリード３を放射状に配置して形成
したリード基板と、素子載置部２の上に銀ペースト４を
用いて接着しリード３のインナーリード３ａとボンディ
ングワイヤ６で電気的に接続したＩＣチップ５と、リー
ド基板の周縁部とリード３のアウターリード３ｂとを残
して内側のＩＣチップ５およびインナーリード３ａを含
む領域を封止した樹脂体７と、樹脂体７の外部に導出さ
れたアウターリード３ｂに接続した外部端子８とを備え
て構成される。
【００１１】図２（ａ）は本発明の第１の実施例の製造
方法を説明するためのリード基板フレームを示す平面
図、図２（ｂ）は図２（ａ）のＢ−Ｂ′線断面図、図３
（ａ）〜（ｄ）は本発明の第１の実施例の製造方法を説
明するための工程順に示した断面図である。
【００１２】まず、図２（ａ），（ｂ）に示すように、
厚さ０．１〜０．５μｍのガラスエポキシン基板あるい
は厚さ０．１〜０．３μｍのポリイミド系樹脂フィルム
等からなる絶縁基板１の中央部に凹部を形成して素子載
置部２を設け、素子載置部２の周囲に放射状にリード３
を配置し、リード３のアウターリード３ｂの端部に接し
て絶縁基板１に形成したスリット１１を有するリード基
板フレームを準備する。ここで、リード基板フレームの
一部には樹脂注入口１２が設けてあり、スリット１１の
端部を含む四隅の破線で囲まれた切断部１３を打抜くこ
とで、リード基板を周囲のフレーム部から切離すことが
できる。なお、必要に応じてスプロケットホール１４や
位置決め孔１５を形成することができる。
【００１３】次に、図３（ａ）に示すように、リード基
板フレームの素子載置部２の上にＩＣチップ５を銀ペー
スト４を用いて接着し、ＩＣチップ５の電極パッドとリ
ード３のインナーリード３ａとの間をボンディングワイ
ヤ６で接続する。
【００１４】次に、図３（ｂ）に示すように、リード基
板の周縁部およびアウターリード３ｂを残してＩＣチッ
プ５およびインナーリード３ａを含む領域の上下両面を
樹脂体７で封止する。
【００１５】次に、図３（ｃ）に示すように、フレーム
を付けた状態で電気的試験を行い、良品を選別した後、
図２（ａ）の切断部１３を打抜き、フレームから良品の
リード基板を切離す。
【００１６】次に、図３（ｄ）に示すように、樹脂体７
から外部に導出されている絶縁基板１の周縁部上のアウ
ターリード３ｂに厚さ０．１〜０．３μｍの４２合金や
銅合金等からなり半田めっきされた外部端子８を半田を
用いて接合する。ここで、外部端子８は、図４（ａ），
（ｂ）に示すように、金属板を型抜きし、且つ、成型し
て外部端子フレーム１６の内側に形成した外部端子８の
先端をアウタリード３ｂと位置合わせして半田で接合し
た後、外部端子フレーム１６を切離して樹脂封止型半導
体装置を構成する。
【００１７】図５（ａ）は本発明の第２の実施例を示す
部分切欠平面図、図５（ｂ）は図５（ａ）のＤ−Ｄ′線
断面図である。
【００１８】図５（ａ），（ｂ）に示すように、絶縁基
板１の周縁部およびその周縁部に設けたアウターリード
３ｂを残してＩＣチップ５およびインナーリード３ａを
含むリード基板の上面のみを樹脂体７で封止し、絶縁基
板１の下面を露出させた以外は第１の実施例と同様の構
成を有しており、放熱効果を高め、且つ半導体装置の厚
さを薄くできるという利点がある。
【００１９】
【発明の効果】以上説明したように本発明は、リード基
板の周縁部およびアウターリードを外部に導出した状態
で樹脂封止し、このアウターリードにより電気的試験を
行い、良品のみを選別して外部端子を取付けることによ
り、樹脂封止後の加工工程を簡略化し、且つ、不良品に
対する不要な加工を省いて資源の節減や工数の低減を実
現できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す部分切欠平面図お
よびＡ−Ａ′線断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めのリード基板フレームを示す平面図およびＢ−Ｂ′線
断面図。
【図３】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した断面図。
【図４】本発明の第１の実施例の製造方法を説明するた
めの外部端子フレームを示す平面図およびＣ−Ｃ′線断
面図。
【図５】本発明の第２の実施例を示す部分切欠平面図お
よびＤ−Ｄ′線断面図。
【図６】従来の樹脂封止型半導体装置の一例を示す部分
切欠平面図およびＥ−Ｅ′線断面図。
【符号の説明】
１ 絶縁基板 ２ 素子載置部 ３ リード ３ａ インナーリード ３ｂ アウターリード ４ 銀ペースト ５ ＩＣチップ ６ ボンディングワイヤ ７ 樹脂体 ８ 外部端子 １１ スリット １２ 樹脂注入口 １３ 切断部 １４ スプロケットホール １５ 位置決め孔 １６ 外部端子フレーム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｌ 31:34

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に設けた素子載置部と、前記
    素子載置部の周囲の前記絶縁基板上に放射状に配置して
    形成したリードとを有するリード基板と、前記素子載置
    部に搭載して前記リードのインナーリードと電気的に接
    続したＩＣチップと、前記リード基板の周縁部および前
    記リードのアウターリードを残して前記ＩＣチップおよ
    び前記インナーリードを含む領域を封止した樹脂体と、
    前記樹脂体の外部に導出された前記アウターリードと電
    気的に接続した外部端子とを有することを特徴とする樹
    脂封止型半導体装置。
  2. 【請求項２】 絶縁基板がガラスエポキシ基板又はポリ
    イミド系樹脂フィルムのいずれかからなる請求項１記載
    の樹脂封止型半導体装置。
JP6141415A 1994-06-23 1994-06-23 樹脂封止型半導体装置の製造方法 Expired - Fee Related JP2569400B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6141415A JP2569400B2 (ja) 1994-06-23 1994-06-23 樹脂封止型半導体装置の製造方法
US08/493,427 US5606204A (en) 1994-06-23 1995-06-22 Resin-sealed semiconductor device
KR1019950016837A KR0185247B1 (ko) 1994-06-23 1995-06-22 수지 밀봉형 반도체 소자의 제조 방법
GB9512852A GB2290660B (en) 1994-06-23 1995-06-23 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6141415A JP2569400B2 (ja) 1994-06-23 1994-06-23 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH088385A true JPH088385A (ja) 1996-01-12
JP2569400B2 JP2569400B2 (ja) 1997-01-08

Family

ID=15291478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6141415A Expired - Fee Related JP2569400B2 (ja) 1994-06-23 1994-06-23 樹脂封止型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5606204A (ja)
JP (1) JP2569400B2 (ja)
KR (1) KR0185247B1 (ja)
GB (1) GB2290660B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143373A (ja) * 2013-01-25 2014-08-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183936A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置
JPH0555562U (ja) * 1991-12-24 1993-07-23 沖電気工業株式会社 半導体集積回路装置
JPH05343588A (ja) * 1992-02-07 1993-12-24 Lsi Logic Corp 一部モールド型ｐｃｂチップキャリヤタイプパッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPS60117645A (ja) * 1983-11-30 1985-06-25 Oki Electric Ind Co Ltd Ｅｐｒｏｍの実装構造
JPH07101698B2 (ja) * 1989-07-25 1995-11-01 日本電気株式会社 樹脂封止型半導体装置の製造方法
JPH04146659A (ja) * 1990-10-08 1992-05-20 Matsushita Electron Corp 半導体装置およびその製造方法
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183936A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置
JPH0555562U (ja) * 1991-12-24 1993-07-23 沖電気工業株式会社 半導体集積回路装置
JPH05343588A (ja) * 1992-02-07 1993-12-24 Lsi Logic Corp 一部モールド型ｐｃｂチップキャリヤタイプパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143373A (ja) * 2013-01-25 2014-08-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
GB2290660A (en) 1996-01-03
JP2569400B2 (ja) 1997-01-08
GB9512852D0 (en) 1995-08-23
KR0185247B1 (ko) 1999-03-20
GB2290660B (en) 1998-10-07
US5606204A (en) 1997-02-25
KR960002775A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
JP4917112B2 (ja) 半導体装置
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
US8076181B1 (en) Lead plating technique for singulated IC packages
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
JPH088385A (ja) 樹脂封止型半導体装置
JPH0746713B2 (ja) 半導体搭載用基板
JP4570797B2 (ja) 半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JP2002026192A (ja) リードフレーム
JP2718299B2 (ja) 大規模集積回路
JP4311294B2 (ja) 電子装置およびその製造方法
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JP2000349187A (ja) 半導体装置及び半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JPH06112247A (ja) リードフレームおよびそれを用いた半導体装置の組立方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JPH1154537A (ja) 半導体装置およびその製造方法
JPH0677359A (ja) 樹脂封止型半導体装置及びその製造方法
JPH03119755A (ja) リードフレームの製造方法
JPH0385752A (ja) 半導体素子のリードフレーム及び半導体素子
KR20030095778A (ko) 회로형 메탈층을 이용한 적층형 반도체 패키지 및 그제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716

LAPS Cancellation because of no payment of annual fees