JPH0746713B2 - 半導体搭載用基板 - Google Patents

半導体搭載用基板

Info

Publication number
JPH0746713B2
JPH0746713B2 JP61261123A JP26112386A JPH0746713B2 JP H0746713 B2 JPH0746713 B2 JP H0746713B2 JP 61261123 A JP61261123 A JP 61261123A JP 26112386 A JP26112386 A JP 26112386A JP H0746713 B2 JPH0746713 B2 JP H0746713B2
Authority
JP
Japan
Prior art keywords
substrate
opening
semiconductor mounting
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61261123A
Other languages
English (en)
Other versions
JPS63114239A (ja
Inventor
卓男 杁山
宏臣 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61261123A priority Critical patent/JPH0746713B2/ja
Publication of JPS63114239A publication Critical patent/JPS63114239A/ja
Publication of JPH0746713B2 publication Critical patent/JPH0746713B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置に用いられる半導体搭載用基板に関
するもので、特にピングリッドアレイ及びハイプリッド
IC基板等のパッケージ用基板に関するものである。
(従来の技術) 従来、特開昭59−181650号公報に示す如くこの種の半導
体搭載用基板は、その半導体搭載部に半導体素子を載置
固定するとともに、この半導体素子と基板上に形成した
導体回路とをボンディングワイヤー等を使用して電気的
に接続して、半導体装置として利用されるものである。
ところで、この種の半導体搭載用基板が積層構造を採る
場合、半導体搭載部及び導体回路が形成された配線基板
(以下、これを下基板と称する)に、半導体搭載部に対
応する開口部が形成された配線基板(以下、これを上基
板と称する)を接着シートを介して熱圧着することによ
り製造される。
このような積層構造を採る半導体搭載用基板としては、
従来は第8図に示したようなものである。すなわち、接
合に用いられる接着シート(24)はBステージ状態にあ
るため、これを上記方法に従い熱圧着すると、Bステー
ジ状態にある樹脂の一部(24a)がその熱硬化に伴いボ
ンディング端子(21)上にはみ出してくる。そして、場
合によっては、ボンディング端子(21)上にはみ出した
樹脂の一部(24a)が半導体搭載部(25)を有する下基
板(22)のボンディング端子(21)上にさらに流れ出
し、これによってボンディング端子(21)上が覆われる
から、下基板(22)のボンディングエリアの欠如を招
き、半導体搭載部(25)内に搭載される半導体素子がボ
ンディング端子(21)とのボンディングワイヤー等によ
る接続が不可能となることがある。
また、第9図は、この接着シート(24)の一部(24a)
のはみ出しを予想し、接着シート(24)に上基板(23)
に形成された開口部のサイズより広い開口部をあらかじ
め形成して、これを下基板(22)と上基板(23)との間
に挟んで熱圧着することにより製造された積層構造を採
る半導体搭載用基板を示したものである。この図に示す
如く、熱圧着時のズレや、予想以下の樹脂のはみ出しに
より、上基板(23)の開口部の接合面側に微少な隙間が
形成される。この隙間には、半導体素子をボンディング
ワイヤー等で基板上に形成した導体回路(21)と電気的
に接続した後、耐水性等の信頼性を高める目的で半導体
搭載部を樹脂封止するときに、空気のたまりが生じる場
合があり、このような空気のたまりが生じると、その後
の処理工程内での加熱により空気が封止樹脂内を移動し
ボンディングワイヤーを切ることがあり、電気的信頼性
の低下をもたらすのである。
(発明が解決しようとする問題点) 本発明は以上の様な実状に鑑みてなされたもので、その
解決しようとする問題点は、導体回路を形成した下基板
に、開口部を有する1枚以上の上基板が接着シートを介
して積層された場合に生じる接着シートのボンディング
端子上への流れである。
そして、本発明の目的とするところは、開口部を有した
上基板の開口部の内周線上の接着側を削除する構成とす
ることにより、上基板の開口部の内周線上からはみ出す
樹脂の量を減少させ、下基板に形成されたボンディング
端子の有効ボンディングエリアを確保することにあり、
また上基板の開口部の端面を例えば斜め方向に面取りす
ることにより、半導体素子を樹脂封止した際、空気のた
まりを防止して、電気的接続の信頼性を向上させた半導
体搭載用基板を提供することにある。
(問題点を解決するための手段) 以上の問題点を解決するために、本発明が採った手段
は、 「半導体素子搭載部とボンディング端子を有する導体回
路とが形成された配線基板と、前記半導体素子搭載部と
ボンディング端子とに対応する開口部及び導体回路が形
成された1枚以上の配線基板とを、各々接着層を介して
積層された構造からなる半導体搭載用基板において、 前記開口部が形成された1枚以上の配線基板の開口部周
辺の接合面側に、凹部を形成したことを特徴とする半導
体搭載用基板」 である。
以下、この手段を図面に示した具体例に従って詳細に説
明する。
第1図は本発明による積層構造を採る半導体搭載用基板
(10)の一例を示す斜視図示であり、この図に示された
半導体搭載用基板(10)は一般にピングリッドアレイと
よばれるものである。
この半導体搭載用基板(10)は、樹脂素材から成る基材
の上面に半導体搭載部(15)及導体回路(11)が形成さ
れている下基板(12)と、樹脂素材から成る基材に開口
部(15a)及び導体回路(11)が形成されている上基板
(13)とが、接着シート(14)を介して熱圧着されてい
るもので、この半導体搭載用基板(10)においては、第
2図に示すように、上基板(13)の開口部(15a)の接
合面側の内周に面取り加工を施すことにより面取り部
(16)が形成されている。なお、下基板(12)に形成し
た導体回路(11)の半導体搭載部(15)側に突出した部
分はボンディング端子となるものである。以上のことに
より、上基板(13)の接合面側の開口部(15a)は被接
合面側である下基板(12)の半導体搭載部(15)より広
くなった状態となっている。そして、上基板(13)の開
口部(15a)周辺の接合面側には、第2図に示すよう
に、凹部(30)が形成してある。この凹部(30)は、面
取り加工等により形成されるものであり、上基板(13)
の開口部(15a)周辺全体に連続して形成したり、ある
いは開口部(15a)の周辺に部分的に形成するものであ
る。
凹部(30)を形成するための上基板(13)に対する面取
り加工は、この基板(13)の開口部(15a)を中抜き加
工する場合に同時に行って面取り部(16)を形成する。
このようにして、凹部(30)を形成する場合、開口部
(15a)が形成された上基板(13)の接合面側の開口部
(15a)内周縁上を削除して、第2図に示すような斜め
面取り加工することにより面取り部(16)を形成する他
に、第3図に示すような曲面加工により曲面部(17)を
形成することや、第4図に示すような切削加工により段
部(18)を形成することも可能である。
また、この上基板(13)の下側に配置される接着シート
(14)にも、開口部(15a)に対応する開口部を当該接
着シート(14)をあらかじめ中抜き加工することにより
形成する必要があるが、この開口部を形成する場合、そ
の大きさは上基板(13)の接合面側の開口部(15a)よ
り広く、そして上基板(13)の面取り加工等を施した接
合面側の開口部位より狭い大きさで加工を行うことが望
ましい。
以上のような凹部(30)としての、面取り加工による面
取り部(16)、曲面加工による曲面部(17)あるいは切
削加工にする段部(18)を上基板(13)に形成すること
により、接着シート(14)の接合部を上基板(13)の開
口部(15a)より広げて、接着シート(14)の下基板(1
2)に形成されているボンディング端子(11)上への流
れ出しを減少させ、下基板(12)のボンディング端子
(11)のボンディングエリアの確保ができ、又接合部に
微少な隙間が形成されないため、樹脂封止の際の電気的
信頼性を向上させることができるのである。
また、接着層を形成する接着シート(14)としては、プ
リプリグ又はBステージの接着剤により形成したもので
あることが望ましい。その理由は、当該接着シート(1
4)を挟んで上基板(13)及び下基板(12)を熱圧着し
た場合に両者の接着を効率良く行なうことができるから
である。さらに、上記の半導体搭載用基板(10)として
は、ピングリッドアレイもしくはハイブリッドIC基板で
あってもよいものである。
(発明の作用) 以上のような積層構造を採る半導体搭載用基板(10)を
構成している上基板(13)の開口部(15a)の内周を面
取り加工等を施して凹部(30)を形成することにより、
接着シート(14)がはみ出したとしても、この接着シー
ト(14)のはみ出した部分は当該凹部(30)内に保持さ
れ、それ以上のボンディング端子側へ移動することはな
いのである。従って、下基板(12)のボンディング端子
(導体回路(11))側への接着シート(14)のはみ出し
を減少させることが可能となり、ボンディングの欠如を
防止することができ、又接着シートの欠如による接着層
の微少な隙間の発生を防止することができ、エポキシ樹
脂等による封止後の電気的信頼性は向上するのである。
また、本発明は、半導体搭載部(15)と導体回路(11)
を形成した下基板(12)に、開口部(15a)及び導体回
路(11)を形成した上基板(13)を何枚重ねようが、適
応されるものである。
以下に、本発明を実施例に基づいて詳細に説明する。
(実施例) ・実施例1 第2図に示す如く、ガラス−エポキシ基板にて半導体搭
載部(15)と導体回路(11)を形成した下基板(12)
と、ガラス−エポキシ基板にて開口部(15a)及び導体
回路(11)を形成した上基板(13)(但し、接合面側の
開口部(15a)内周には面取り加工が施されている)と
を接着シート(14)を介して積層熱圧着し、外部出力端
子として導体ピンを装着したプラスチックピングリッド
アレイ用基板を形成した。この基板の半導体搭載部(1
5)に半導体素子を搭載実装後、エポキシ樹脂等を用い
封止した。この場合、上基板(13)の接合面側の開口部
(15a)内周は被接合面側の開口部内周より広がるので
ある。これにより、被接合面側の開口部からはみ出す接
着シート(14)のはみ出した部分は凹部(30)内に保持
されるから、この接着シート(14)の半導体搭載部(1
5)側へのはみ出し量は減少され、下基板(12)のボン
ディングエリアは確保される。又接着シート(14)を中
抜きする場合、上基板(13)の接合面側の開口部(15
a)より広く、そして面取り加工を施された接合面側の
開口部位より狭い大きさで加工を行うことにより、接着
シートの(14)の欠如により接着層に発生する微少な隙
間を防止でき、エポキシ樹脂等による封止後の電気的信
頼性は向上した。
なお、本発明に係る上基板(13)の開口部(15a)内周
縁上の接合面側の一部を削除する形状は、第3図に示す
如く曲面加工を施して曲面部(17)を有する形状の他、
第4図に示す如くザグリ加工を施して段部(18)を有す
る形状がある。
・実施例2 第5図に示す如く、ガラス−トリアジン基板にて半導体
搭載部(15)と導体回路(11)を形成した下基板(12)
と、ガラス−トリアジン基板にて開口部(15a)及び導
体回路(11)を形成した2枚の上基板(13)(19)(但
し、接合面側の開口部(15a)内周には面取り加工が施
されている)とを接着シート(14)を介して積層熱圧着
し、外部出力端子として導体ピンを装着したプラスチッ
クピングリッドアレイ用基板を形成した。この基板の半
導体搭載部(15)に半導体素子を搭載実装後、エポキシ
樹脂を用い封止した。この場合、上基板(13)の接合面
側の開口部(15a)内周は被接合面側の開口部内周によ
り広がり、被接合面側の開口部(15a)の大きさよりは
み出す接着シートのはみ出し量は減少され、下基板(1
2)及び上基板(19)のボンディングエリアは確保され
る。又接着シート(14)を中抜きする場合、上基板(1
3)(19)の接合面側の開口部(15a)より広く、そして
面取り加工を施された接合面側の開口部位より狭い大き
さで加工を行うことにより、接着シート(14)の欠如に
より接着層に発生する微少な隙間を防止でき、エポキシ
樹脂等による電気的信頼性は向上した。
なお、本発明に係る上基板(13)の開口部(15a)内周
縁上の接合面側の一部を削除する形状は、第6図に示す
如く曲面加工を施して曲面部(17)を有する形状の他、
第7図に示す如くザグリ加工を施して段部(18)を有す
る形状がある。
(発明の効果) 以上詳述した通り、本発明に係る半導体搭載用基板(1
0)にあっては、半導体搭載部(15)とボンディング端
子を有する導体回路(11)とが形成された下基板(12)
と、半導体搭載部(15)とボンディング端子とに対応す
る開口部(15a)及び導体回路(11)が形成された1枚
以上の上基板(13)とを、各々接着シート(14)を介し
て積層熱圧着して形成したことにその特徴があり、これ
により半導体搭載用基板(10)にあっては、積層熱圧着
の際、下基板(12)のボンディング端子(11)への接着
シート(14)の流れ出しによるボンディングエリアの欠
如、すなわち半導体素子と下基板(12)の導体回路(1
1)とのホンディングワイヤーによる電気的接続の不能
を防止し、又エポキシ樹脂等による封止の際、接着シー
トの欠如からくる接着層の微少な隙間の発生による空気
のたまりを防止することができ、電気的信頼性を向上さ
せた半導体搭載用基板(10)が提供できる。
【図面の簡単な説明】 第1図は本発明に係る半導体搭載用基板であるピングリ
ッドアレイを示す斜視図、第2図は第1図に示した半導
体搭載用基板の半導体搭載部の拡大縦断面図、第3図〜
第7図は各々本発明の他の実施例を示す第2図に対応し
た拡大縦断面図、第8図及び第9図は従来の半導体搭載
用基板の半導体搭載部の拡大縦断面図である。 符号の説明 10…(本発明の)半導体搭載用基板、11…導体回路(ボ
ンディング端子)、12…下基板、13…上基板、14…接着
シート、15…半導体搭載部、16…面取り部、17…曲面
部、18…段部、19…上基板、20…(従来の)半導体搭載
用基板、21…ボンディング端子、22…下基板、23…上基
板、24…接着シート、25…半導体搭載部、30…凹部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/12 N

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体素子搭載部とボンディング端子を有
    する導体回路とが形成された配線基板と、前記半導体素
    子搭載部とボンディング端子とに対応する開口部及び導
    体回路が形成された1枚以上の配線基板とを、各々接着
    層を介して積層された構造からなる半導体搭載用基板に
    おいて、 前記開口部が形成された1枚以上の配線基板の開口部周
    辺の接合面側に、凹部を形成したことを特徴とする半導
    体搭載用基板。
  2. 【請求項2】前記接着層はプリプレグ又はBステージの
    接着剤により形成されることを特徴とする特許請求の範
    囲第1項記載の半導体搭載用基板。
  3. 【請求項3】前記半導体搭載用基板はピングリッドアレ
    イもしくはハイブリッドIC基板であることを特徴とする
    特許請求の範囲第1項あるいは第2項記載の半導体搭載
    用基板。
JP61261123A 1986-10-31 1986-10-31 半導体搭載用基板 Expired - Lifetime JPH0746713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61261123A JPH0746713B2 (ja) 1986-10-31 1986-10-31 半導体搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61261123A JPH0746713B2 (ja) 1986-10-31 1986-10-31 半導体搭載用基板

Publications (2)

Publication Number Publication Date
JPS63114239A JPS63114239A (ja) 1988-05-19
JPH0746713B2 true JPH0746713B2 (ja) 1995-05-17

Family

ID=17357418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61261123A Expired - Lifetime JPH0746713B2 (ja) 1986-10-31 1986-10-31 半導体搭載用基板

Country Status (1)

Country Link
JP (1) JPH0746713B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150947A (ja) * 1986-12-12 1988-06-23 Ibiden Co Ltd 半導体搭載用基板
JPS6484646A (en) * 1987-09-26 1989-03-29 Matsushita Electric Works Ltd Manufacture of semiconductor package
JP2782734B2 (ja) * 1988-11-02 1998-08-06 松下電工株式会社 多層プラスチックチップキャリア
JP2734625B2 (ja) * 1989-04-24 1998-04-02 松下電工株式会社 多層配線基板の製造方法
JPH07101725B2 (ja) * 1989-06-28 1995-11-01 株式会社住友金属セラミックス セラミック積層パッケージ
JP2769723B2 (ja) * 1989-08-03 1998-06-25 イビデン株式会社 フィルムキャリア
JPH03101196A (ja) * 1989-09-13 1991-04-25 Ibiden Co Ltd 多層プリント配線基板及びその製造方法
JP2803699B2 (ja) * 1992-01-21 1998-09-24 富士通株式会社 Icチップの実装構造
JP4703067B2 (ja) * 2001-05-25 2011-06-15 イビデン株式会社 Icチップ実装用基板の製造方法
JP5079344B2 (ja) * 2007-01-26 2012-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板の製造方法
TW200938049A (en) 2008-01-18 2009-09-01 Panasonic Corp Three-dimensional wiring board
JP5581828B2 (ja) 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132633A (ja) * 1983-01-20 1984-07-30 Matsushita Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JPS63114239A (ja) 1988-05-19

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR0179921B1 (ko) 적측형 반도체 패키지
JP3526788B2 (ja) 半導体装置の製造方法
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8076181B1 (en) Lead plating technique for singulated IC packages
JP2002076228A (ja) 樹脂封止型半導体装置
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JPH06244360A (ja) 半導体装置
JPH0746713B2 (ja) 半導体搭載用基板
US6353259B1 (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JP2001035961A (ja) 半導体装置及びその製造方法
JPH088385A (ja) 樹脂封止型半導体装置
JP3232698B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2000243875A (ja) 半導体装置
JP2533012B2 (ja) 表面実装型半導体装置
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
US20040159924A1 (en) Semiconductor device
JP2533011B2 (ja) 表面実装型半導体装置
JP3398556B2 (ja) 半導体装置の製造方法
JP3303825B2 (ja) 半導体装置の製造方法
JP3723351B2 (ja) 半導体装置、およびその製造方法
JP2551243B2 (ja) 半導体装置
JPS63150947A (ja) 半導体搭載用基板
JP2596399B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term