JPH03101196A - 多層プリント配線基板及びその製造方法 - Google Patents

多層プリント配線基板及びその製造方法

Info

Publication number
JPH03101196A
JPH03101196A JP1237747A JP23774789A JPH03101196A JP H03101196 A JPH03101196 A JP H03101196A JP 1237747 A JP1237747 A JP 1237747A JP 23774789 A JP23774789 A JP 23774789A JP H03101196 A JPH03101196 A JP H03101196A
Authority
JP
Japan
Prior art keywords
hole
holes
substrate
lower substrate
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1237747A
Other languages
English (en)
Inventor
Takashi Hayashi
貴司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1237747A priority Critical patent/JPH03101196A/ja
Publication of JPH03101196A publication Critical patent/JPH03101196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子部品搭載用の凹部を有する多層プリント
配線基板及びその製造方法に関する。
(従来技術〕 従来、多層プリント配線基板の製造方法は、第18図〜
第22図に示すごとく、上基板8と下基板9とを別個に
つくり1両者を重ねて接合し、その後スルーホールや電
子部品搭載用の凹部を形成することにより行われている
即ち、上記上基板8と下基板9とは、第18図に示すご
とく、それぞれ別個の基板に所定の加工を施すことによ
り、まず中間部材がつくられる。
この中間部材は5両面をパフ等により機械研磨した後、
上基板8においては、略中央部に凹部80が形成される
。また、下基vi9においては、凹部90が形成される
と共に、上記上基板8と接合すべき側のみ導体回路91
.93が形成される。
次いで、上記中間部材としての上基板8と下基板9は、
第19図に示すごとく、接着シート7により両者を重ね
た状態で接合する。そして、上記雨中間部材における凹
部80.90により形成された電子部品搭載用の空洞部
5を有する接合基板Cが作られる。
また、上記接合基板Cには、第20図に示すごとく ス
ルーホールを形成すべき部分に貫通孔6が明けられる。
次いで、上記接合基板Cは、第21図に示すごとく、上
記貫通孔6の内部壁及び表面と裏面側の所定の部分に導
体回路81.92(ランド)が形成される。
更に、第21図及び第22図に示すごとく、上記上基板
8における凹部80の上方部83を打ち抜き加工により
除去して、電子部品搭載用凹部50を有する多層プリン
ト配線基板りがつくられる。
以下、この方法を2便宜上蓋取り法と呼ぶ。
〔解決しようとする課題] しかしながら、上記従来技術には1次の問題点がある。
即ち、上記上基板8及び下基板9は、パフ等による機械
研磨を行うため、特に上基板8のごとく電気的特性保持
(インピーダンスコントロール)を保持するため、基板
の板厚ができる限り薄い基板においては、下記の不都合
が生ずる。
つまり、上基板8の板厚が2例えばO、’ 5 mm未
満の薄物である場合には、上記接合後蓋取り加工するま
での間の上記機械研磨により割れ、へこみ(凹部)、ク
ランク等が生ずる。
かかる状態でスルーホール形成等のためのメツキ処理を
行うと、上記クランク等からエツチング液、酸処理液等
が上記電子部品搭載用の空洞部5内に侵入する。これに
より、該空洞部5は、一部が腐食されて所望の形状を保
持することができない。
また、上記打ち抜き加工時に上基板に亀裂、変形が生ず
るため、所定形状の電子部品搭載用の凹部を形成するこ
とが困雛である。
したがって、上記従来法では、上基板8の板厚をO,’
5mm以下の薄物とすることができず、また所定形状の
電子部品搭載用凹部を有する多層プリント配線基板を収
率良くつくることができない。
本発明は、かかる従来の問題点に鑑みてなされたもので
、板厚の薄いものを使用することができ。
かつ電子部品搭載用の凹部を効率良く形成できる。
多層プリント配線基板及びその製造方法を提供しようと
するものである。
〔課題の解決手段〕
本願は、多層プリント配線基板の製造方法にかかる第1
の発明と、多層プリント配線基板にかかる第2の発明と
よりなる。
第1の発明は、上基板と下基板とを重ねた状態で接合し
て形成する多層プリント配線基板の製造方法であって、
上記上基板には、予め、下基板に連通させる貫通孔を設
けて該貫通孔の内側面にめっき膜を形成すると共に、ま
た該貫通孔の外側主面にのみランドを形成し、また導体
回路を形成し。
更に電子部品搭載用の孔を設けておき、一方、下基板に
は孔内にめっき膜を形成してスルーホールを設けると共
に該スルーホールの両開口部にはうンドを形成し、また
導体回路を形成し、また電子部品搭載用の凹部を形成し
ておき1次いで、該下基板の上に上記上基板を上記スル
ーホールと貫通孔とを一致させて重ねると共に両者を接
合することを特徴とする多層プリント配線基板の製造方
法にある。
第1の発明において、最も注目すべきことは。
上基板に予め2貫通孔や電子部品搭載用の孔などを設け
ておき、一方1下基板にも予めスルーボールやランド、
電子部品搭載用の凹部を形成しておき1次いで画板を接
合するごとにある。
上記貫通孔は、下基板におけるスルーホールに連通させ
、該スルーホールよりも大きい孔径を有する。そして、
該貫通孔の内側面にはめっき膜を形成しておく。
上記外側主面とは1貫通孔の上方開口周縁端部をいい、
この部分にランドを形成する。
上記下基板のスルーホールは、下基板における孔内にめ
っき膜を施すことにより形成し3かつ該スルーホールの
両開口部にはランドを形成しておそして、上記下基板の
上に上基板を重ね置き。
上記スルーホールと貫通孔とを一致させて両者を接合す
る。また、該多層プリント配線基板は、略中央部におい
て電子部品搭載用の凹部を有する。
かかる凹部は、上記上基板と下基板とを重ねると共に2
両者を接合するこにより、同時に形成される。
第2の発明は、上基板と下基板とを重ねた状態で接合し
た多層プリント配線基板であって、上記上基板は下基板
に連通ずる貫通孔を有し、該貫通孔の内側面にはめっき
膜が形成され、また外側主面にのみランドが形成され、
また該上基板上には導体回路が形成され、更に電子部品
搭載用の孔が形成されてなる。一方、上記下基板は孔内
にめっき膜を形成したスルーホールを有し、該スルーホ
ールの開口部にはランドが形成され、また該下基板上に
は導体回路が形成され、また電子部品搭載用の凹部が形
成されてなり、該下基板」―に上記上基板を上記スルー
ホールと貫通孔とを一致させて両者を重ねた状態で接合
してなる。
第2の発明において、最も注目すべきことは下基板上に
上記上基板を、下基板に予め設けた上記スルーホールと
上基板に予め設けた貫通孔とが連通ずるよう一致させて
3両者を重ねた状態で接合しであることにある。
また、上記下基板のスルーホール内にはリードピンの頭
部が嵌挿され、また上基板のランドにおいては該リード
ピンのツバ部が当接していることが好ましい。これによ
り、半田付は工程における。
半田揚り性及び濡れ性が良い。
〔作用及び効果〕
第1の発明においては、上基板と下基板とを接合する前
において、上基板には内側面にめっき膜を形成し、かつ
下基板に連通させる貫通孔を設けている。また、該下基
板には孔内にめっき膜を形成したスルーホールを設けて
いる。そのため、上記下基板の上に上基板をスルーホー
ルと貫通孔が一致するよう重ねた状態で接合することに
より該貫通孔とスルーホールとが連通したスルーボール
相当部を、接合と同時に形成することができる。
したがって、上基板と下基板の接合後にスルーホールを
設ける必要がない。
また、上記上基板には電子部品搭載用の孔を設けておき
、一方下基板には電子部品搭載用の凹部を形成しておく
ため、該下基板の上に上基板を重ねた状態で接合するこ
により、接合と同時に電子部品搭載用の凹部が形成され
る。そのため、従来の蓋取り法のごとく、電子部品搭載
用の四部を形成するための打ち抜き加工を必要としない
。それ故、上基板に亀裂、変形を生ずることがない。
したがって1本発明によれば、所定形状の電子部品搭載
用の四部を効率良く形成することができる。
また、上記上基板には、電子部品搭載用の孔を設けてお
くため、該上基板を機械研磨した場合においても、該上
基板が割れ、へこみ、クランクを生ずることがない。
したがって、上基板の板厚が2例えば0. 5mm未満
のごとく、薄い基板でも使用することができ一方、第2
の発明にかかる多層プリント配線基板においては、下基
板上に上記上基板を上記スルーホールと貫通孔とを一致
させて両者を重ねた状態で接合している。そのため、多
層プリント配線基板は上記貫通孔に連通したスルーホー
ルを有する。
また、上記貫通孔及びスルーホールは、予め内側面にめ
っき膜が形成されているため、該スルーホール及び貫通
孔の内側面を、導通させることもできる。
また、上記貫通孔は、外側主面にのみランドが形成され
、また上記スルーホールの開口部にはランドが形成され
ている。そのため、該貫通孔及びスルーホール内にリー
ドピンを嵌挿することにより、上基板と下基板とを導通
させることができる。
また、上記上基板には電子部品搭載用の孔が形成されて
おり、また上記下基板には電子部品搭載用の凹部が形成
されている。そのため、多層プリント配線基板は、接合
と同時に上方が開口した電子部品搭載用の凹部を有する
(実施例〕 本発明の実施例にかかる多層プリント配線基板及びその
製造方法につき、第1図〜第17図を用いて説明する。
即ち1本例の多層プリント配線基板Yは、第1図及び第
2図に示すごとく、上基板1と下基板2とを重ねて接合
したものである。
つまり、上記上基板1は、下基板2に連通する貫通孔1
0を存し、該貫通孔10の内側面にはめっき膜101が
形成され、また外側主面にのみランド12が形成され、
また該上基板1上には導体回路(図示略)が形成され、
更に電子部品搭載用の孔17(第8図参照)が形成され
てなる。
一方、上記下基板2は、孔内にめっき膜201を形成し
たスルーホール20を有し、該スルーホール20の上下
両開口部にランド22が形成され。
また該下基板2上には導体回路が形成され、また電子部
品搭載用の凹部27(第12図〜第17図参照)が形成
されてなる。
1 また、多層プリント配線基板Yは、第1図及び第2図に
示すごとく、上記下基板2上に上記上基板1を、上記ス
ルーホール20と貫通孔10とを一致させて両者を重ね
た状態で接合してなる。
また、上記下基板2内には、リードピン3の頭部31が
嵌挿され、また上記上基板2のランド12においては該
リードピン3のツバ部32が当接されてなる。
上記上基板1は、板厚が約0.4mmのガラスエポキシ
基板よりなる。また、該上基板1における貫通孔10に
は、内側面に銅めっき膜101が形成れ、また外側主面
にのみ銅めっき膜によりランド12が形成されている。
また、該上基板1上には、銅めっき膜により導体回路が
形成され、また該導体回路の上にはソルダーマスク13
が形成されている。
また、第2図に示すごとく、上基板1の略中央部には、
後述の中抜き加工により形成された電子部品搭載用の孔
17(第10図)を有する。
一方、第1図及び第2図に示すごとく、上記下2 基板2は、板厚が約1.2mのガラスエポキシ基板より
なる。また、該下基板2におけるスルーホール20には
、内側面に銅メツキ膜201が形成され、また該下基板
2の両面開口部には銅めっき膜によりランド22が形成
されている。
また、該下基板2上には、銅めっき膜により導体回路が
形成され、また該導体回路上にはソルダーマスク23が
形成されている。
また、該下基板2の略中央部には、後述のザグリ加工に
より形成した電子部品搭載用の凹部27(第11図〜第
15図)を有する。
また、上記リードピン3は9頭部31とツバ部32とを
有し、金めつき膜を施しである。
次に1末弟層プリント配線基板の作用効果につき説明す
る。
即ち1末弟層プリント配線基板においては、下基板2上
に上記上基板lを上記スルーホール20と貫通孔10と
を一致させて両者を重ねた状態で接合している。そのた
め、多層プリント配線基板は上記貫通孔10に連通した
スルーホール20を有する。
なお、上記貫通孔10及びスルーホール20は。
予め内側面に銅めっき膜101,201が形成されてい
るため、第3図に示すごとく、別の態様として、該スル
ーホール20及び貫通孔10を1互いに接触させて導通
させることもできる。即ち。
多層プリント配線基板Zにおいて、上基板1の貫通孔1
0の内側面の銅めっき膜102と、下基板2の上方のラ
ンド22とを電気的に接続して導通させることができる
。なお2図中符号202はスルーホール20の内壁面に
形成しためっき膜である。
また、上記貫通孔10は、外側主面にのみランド12が
形成され、また上記スルーホール20の開口部にはラン
ド22が形成されている。そのため、スルーホール20
内にリードピン3の頭部3Iを嵌挿し、また貫通孔10
のランドI2にリードピン3のツバ部32を当接させる
ことにより上基板1と下基板2とを導通させることがで
きる。
また、上記上基板1においては電子部品搭載用の孔17
が、また上記下基板2においては電子部品搭載用の凹部
27が形成されているため、該下基板2上に上基板lを
重ねて接合することにより。
第2図に示すごとく、電子部品搭載用の凹部4を有する
多層プリント配線基板Yが得られる。
次に、上記多層プリント配線基板を製造する方法につき
、第4図〜第17図を用いて説明する。
即ち1本例は、上基板1と下基板2とを個別に作成し、
該下基板2上に上基板1を重ねて接合して多層プリント
配線基板を製造するものである。
まず、上基板1は、第4図から第10図に示す手順に基
づいて作成される。
第4図に示すごとく、上基板1となるガラスエポキシ基
板IAには、まず下基板2に連通させる貫通孔10を設
ける。該ガラスエポキシ基板IAは、板厚が約0.4m
mのものを使用する。
また、該ガラスエポキシ基板IAは9両面に貼着された
銅箔14を有する。この銅箔14には導体回路部11を
形成する。
次に、第5図に示すごとく、第1回目の銅めっ5 き処理により、上記貫通孔10の内側面に銅めっき膜1
01を形成する。該銅めっき膜101は上記銅箔14上
に形成された導体回路11と連結した状態で形成される
次いで、第6図に示すごとく、上記貫通孔1゜の内側面
に形成された銅めっき膜101及びランド形成部分15
0の導体回路11を除いて、ドライフィルムレジスト1
6を被覆する。
そして、第7図に示すごとく、上記銅めっき膜101及
びランド形成部分150に、第2回目の銅めっき処理に
より、銅めっき1!102を形成する。該銅めっき膜1
02は、上記貫通孔1oの内側面に形成された上記銅め
っき膜101の厚さを増大すると共に、上記上基板1の
外側主面にのみランド12を形成するために施すもので
ある。
次に、第8図に示すごとく、上記ドライフィルムレジス
ト16を被覆した部分をエツチング処理により除去する
次いで、第9図に示すごとく、上記銅めっき膜102を
形成した貫通孔10の内側面及びランド6 12以外の基板表面側にはソルダーレジス13の印刷を
行う。このソルダーレジスト13の印刷は導体回路11
及びガラスエポキシ基板IAの表面を被覆保護するため
に行うものである。
また、基板裏面側には9接着シート7を貼着する。この
接着シート7は、後述の下基板2と接合するための接着
層を形成するためのものである。
そして、第10図に示すごとく、上記下基板2の略中央
部において、電子部品搭載用の孔17を中抜き加工によ
り形成する。この孔17は、半導体チップ(図示略)よ
りも略大きい貫通孔状の正方形を呈する。
以上が上基板1の製造工程である。
一方、上記下基板2は、第11図から第17図に示す手
順に基づいて作成される。
上記下基板2は、第11図に示すごとく、銅箔24を貼
着したガラスエポキシ基板2Bを用いた。
その板厚は約1.2mmである。また、上記上基板lに
おける貫通孔10に代えてスルーホール20を形成した
こと、更には第12図〜第17図に示すごとく、基板の
略中央部において、電子部品搭載用の凹部27を形成し
たこと以外は、上記上基板lと同じである。また、その
形成手順も上記上基板と同様の方法である。以下、その
主な点のみ説明する。
上記スルーホール20は、第15図〜第17図に示すご
とく、孔内に銅めっき膜201を形成したものであり、
また、該スルーホール20の両開口部にランド22を形
成したものである。
また、上記電子部品搭載用の凹部27は、エンドミルを
用いてザグリ加工により形成する。そして、該凹部27
は、上記電子部品搭載用の孔17(第8図)よりも略小
さい正方形を呈し、半導体チップの厚さと路間−の深さ
を有する。そして上記凹部27には、第15図に示すご
とく、第1銅めっき膜271及び第2銅めっき膜272
が形成されている。
しかして、第17図に示すごとく、基板の略中央部にお
いて、電子部品搭載用の凹部27を有し。
また開口部にランド22を設けたスルーホール20を有
する下基板2を作成する。
次いで、該下基板2の上に上記上基板1を上記スルーホ
ール20と貫通孔10とを一致させて重ねると共に、上
記接着シート7により両者を接合する。接合に際しては
、ホットプレスにより、所定の加温加圧下で行う。これ
により第2図に示すごとき多層プリント配線基板Yを製
造する。
次に1本例の効果につき説明する。
即ち、上述のごとく、上基板1と下基板2とを接合する
前において、上基板lには内側面に銅めっき膜101の
上に第2銅めっき膜102を形成し、かつ貫通孔10を
設けている(第10図)。
また、該下基板2には第15図〜第17図に示すごとく
、孔内20に銅めっき膜201及び第2銅めっき膜20
2を形成したスルーホールを設けている。
そのため、上記下基板2上に上基板1をスルーホール2
0と貫通孔10が一致するよう重ねた状態で接合するこ
とにより、該貫通孔10とスルーホール20とが連通し
たスルーホール相当部を接9 合と同時に形成することができる。したがって。
上基板1と下基板2の接合後にスルーホール20を設け
る必要がない。
また、上基板1と下基板2の接合前において上記上基板
1には、電子部品搭載用の孔17を設けておき、一方下
基板2には電子部品搭載用の凹部27を形成しておくた
め、該下基板2上に上基板lを重ねた状態で接合するこ
とにより、第2図に示すごとく、接合と同時に電子部品
搭載用の凹部4が形成される。そのため、従来の蓋取り
法のごとく、電子部品搭載用の凹部4を形成するための
打ち抜き加工を必要としない。また、該凹部4がメツキ
液等により腐食変形することがない。
したがって1本例によれば、所定形状の電子部品搭載用
の凹部4を効率良く形成することができる。また、該凹
部4内には銅めっき膜271,272が形成されている
ため、樹脂封止後において水分の侵入がなく、耐水性に
優れる。
また2本例においては、上記下基板2のスルーホール2
0内には、第1図〜第3図に示すごとく。
0 リードピン3の頭部31が嵌挿され、また上基板1のラ
ンド12においては該リードビン3のツバ部32が当接
しているので、上下両基板間の電気導通を図ることがで
きる。
また、第1図においては上基板1の銅メツキ膜101と
、下基板2のランド22との間には若干の間隙があるが
、この間隙はリードビン3の頭部31とスルーホール2
2との間を半田付けする場合に半田で接続され両者間の
電気導通も図ることができる。
また、第31図に示すプリント配線基板は、上基板の孔
10のメツキ膜102と下基板のランド22とが当接し
ており1両者は電気的に導通しているものを示している
。この場合においても、上記と同様にリードピン3によ
って両者が導通しまた半田接続される。
【図面の簡単な説明】
第1図〜第17図は本発明にかかる実施例を示し、第1
図〜第3図は多層プリント配線基板の断面図、第4図〜
第10図は上基板の作成フローシ−ト第11図〜第17
図は下基板の作成フローシート、第18図〜第22図は
従来の多層プリント配線基板の製造フローシートである
。 1、。 10゜ 101゜ 12゜。 17、。 2、。 20、。 22、。 27、。 3、。 31、。 32、。 4、。 7、。 、上基板 、貫通孔。 102、、、めっき膜。 、ランド。 、電子部品搭載用の孔。 、下基板。 、スルーホール。 、ランド。 、電子部品搭載用の凹部。 、リードピン。 、頭部。 、ツバ部 、電子部品搭載用の凹部。 、接着シート 第4 図 第5図 特開平3−101196(9) 第7図 第8図 の (す

Claims (3)

    【特許請求の範囲】
  1. (1)上基板と下基板とを重ねた状態で接合して形成す
    る多層プリント配線基板の製造方法であって, 上記上基板には,予め,下基板に連通させる貫通孔を設
    けて該貫通孔の内側面にめっき膜を形成すると共に,該
    貫通孔の外側主面にのみランドを形成し,また導体回路
    を形成し,更に電子部品搭載用の孔を設けておき, 一方,下基板には孔内にめっき膜を形成してスルーホー
    ルを設けると共に該スルーホールの両開口部にはランド
    を形成し,また導体回路を形成し,また電子部品搭載用
    の凹部を形成しておき,次いで,該下基板の上に上記上
    基板を上記スルーホールと貫通孔とを一致させて重ねる
    と共に両者を接合することを特徴とする多層プリント配
    線基板の製造方法。
  2. (2)上基板と下基板とを重ねた状態で接合した多層プ
    リント配線基板であって, 上記上基板は下基板に連通する貫通孔を有し,該貫通孔
    の内側面にはめっき膜が形成され,また外側主面にのみ
    ランドが形成され,また該上基板上には導体回路が形成
    され,更に電子部品搭載用の孔が形成されてなり, 一方,上記下基板は孔内にめっき膜を形成したスルーホ
    ールを有し,該スルーホールの開口部にはランドが形成
    され,また該下基板上には導体回路が形成され,また電
    子部品搭載用の凹部が形成されてなり, 該下基板上に上記上基板を,上記スルーホールと貫通孔
    とを一致させて両者を重ねた状態で接合したことを特徴
    とする多層プリント配線基板。
  3. (3)第2請求項において,下基板のスルーホール内に
    はリードピンの頭部が嵌挿され,また上基板のランドに
    おいては該リードピンのツバ部が当接されてなることを
    特徴とする多層プリント配線基板。
JP1237747A 1989-09-13 1989-09-13 多層プリント配線基板及びその製造方法 Pending JPH03101196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1237747A JPH03101196A (ja) 1989-09-13 1989-09-13 多層プリント配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1237747A JPH03101196A (ja) 1989-09-13 1989-09-13 多層プリント配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03101196A true JPH03101196A (ja) 1991-04-25

Family

ID=17019873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1237747A Pending JPH03101196A (ja) 1989-09-13 1989-09-13 多層プリント配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH03101196A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216539A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd プリント配線板及び半導体装置
JP2007312846A (ja) * 2006-05-23 2007-12-06 Sri Sports Ltd ゴルフクラブヘッド

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114239A (ja) * 1986-10-31 1988-05-19 Ibiden Co Ltd 半導体搭載用基板
JPS63155692A (ja) * 1986-12-18 1988-06-28 イビデン株式会社 多層プリント配線板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114239A (ja) * 1986-10-31 1988-05-19 Ibiden Co Ltd 半導体搭載用基板
JPS63155692A (ja) * 1986-12-18 1988-06-28 イビデン株式会社 多層プリント配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216539A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd プリント配線板及び半導体装置
JP2007312846A (ja) * 2006-05-23 2007-12-06 Sri Sports Ltd ゴルフクラブヘッド
JP4673794B2 (ja) * 2006-05-23 2011-04-20 Sriスポーツ株式会社 ゴルフクラブヘッド

Similar Documents

Publication Publication Date Title
US5786270A (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
JP4208631B2 (ja) 半導体装置の製造方法
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
US5317801A (en) Method of manufacture of multilayer circuit board
US6297553B1 (en) Semiconductor device and process for producing the same
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US5146674A (en) Manufacturing process of a high density substrate design
JP2007535157A (ja) 電子モジュール及びその製造方法
WO2008076428A1 (en) Chip capacitor embedded pwb
US20090242238A1 (en) Buried pattern substrate
EP0896787B1 (en) A multi-layer moulded electronic device and method for manufacturing same
US20070143992A1 (en) Method for manufacturing wiring board
US6007669A (en) Layer to layer interconnect
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
EP1094693A2 (en) Multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JPH03101196A (ja) 多層プリント配線基板及びその製造方法
JPH03120892A (ja) 多層プリント配線板及びその製造方法
EP0857403B1 (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
JP2954559B2 (ja) 配線基板の電極構造
JP4572438B2 (ja) 検査治具の製造方法及び検査治具
JPH0739258Y2 (ja) 基板のエッジにおける端子構造
JP4401136B2 (ja) 実装用回路基板とその製造方法
JP4064829B2 (ja) 半導体装置およびこれに用いる回路基板
JPH04329659A (ja) 混成集積回路装置およびその製造方法
JP3075158B2 (ja) 半導体パッケージ基板の製造方法