JP5000809B2 - 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ - Google Patents

多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ Download PDF

Info

Publication number
JP5000809B2
JP5000809B2 JP2001096366A JP2001096366A JP5000809B2 JP 5000809 B2 JP5000809 B2 JP 5000809B2 JP 2001096366 A JP2001096366 A JP 2001096366A JP 2001096366 A JP2001096366 A JP 2001096366A JP 5000809 B2 JP5000809 B2 JP 5000809B2
Authority
JP
Japan
Prior art keywords
substrate
blind
resin layer
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001096366A
Other languages
English (en)
Other versions
JP2001308548A (ja
Inventor
ドック−ヘウン キム
ヨン−イル キム
Original Assignee
エルジー イノテック カンパニー リミテッド
エルジー エレクトロニクス インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR19040/2000 priority Critical
Priority to KR1020000019040A priority patent/KR100366411B1/ko
Priority to KR19037/2000 priority
Priority to KR20000019037A priority patent/KR100333627B1/ko
Application filed by エルジー イノテック カンパニー リミテッド, エルジー エレクトロニクス インコーポレイティド filed Critical エルジー イノテック カンパニー リミテッド
Publication of JP2001308548A publication Critical patent/JP2001308548A/ja
Application granted granted Critical
Publication of JP5000809B2 publication Critical patent/JP5000809B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Description

【0001】
【発明の属する技術分野】
本発明は、多層印刷回路基板に係るもので、詳しくは、ボールグリッドアレイパッケージ(Ball Grid Array Packaging)形態の半導体部品を実装するために、表面にバンプ(Bump)接続用の多数個のパッドを有する多層印刷回路基板及びその製造方法に関するものである。特に、本発明は、従来の印刷回路基板よりも肉厚が薄く、ブラインドビアホール(Blind Via Hole;以下、BVHと称す)内の空気ポケット(Void)によるバンプの付着状態不良問題を解決し得る多層印刷回路基板及びその製造方法に関するものである。
【0002】
【従来の技術】
従来の多層印刷回路基板では、図15に示したように、多数の樹脂層3a、3bがビルトアップ工法により積層形成され、それら樹脂層3a、3bの上面には金属薄板層の回路パターン5a、5b、5cが形成されている。そして、上層回路パターン5cと下層回路パターン5aとを連結するために各樹脂層3a、3bを貫通する複数個のブラインドビアホール7が形成されている。
【0003】
このとき、各ビアホール7は、入口側の直径が底面の直径よりも大きい逆円錐状に形成され、ビアホール7において、上層ビアホール7b及び下層ビアホール7aの入口は全て同一方向(同図では上向き)向きに形成されている。また、各ブラインドビアホール7内壁にはメッキ層9が形成され、メッキ層9は上層回路パターン5c及び下層回路パターン5aの上面まで延長されているので、上層回路パターン5cと下層回路パターン5aとはメッキ層9により電気的に連結されている。
【0004】
また、上層ブラインドビアホール7bの上面のメッキ層9bの上部には半導体チップ部品との電気的連結を担うインナーリードバンプ11が付着され、該インナーリードバンプ11の付着部分を除いたメッキ層9の上面及び樹脂層3bの上面にはソルダーレジスト層12が形成されている。即ち、従来の多層印刷回路基板においては、インナーリードバンプ11がブラインドビアホール内に付着されている。
【0005】
以下、このような構成を有する従来の印刷回路基板の製造方法について説明する。
先ず、下層樹脂層3aの上、下面に上層金属薄板4a及び下層金属薄板4bがコーティングされた銅覆薄板(Copper Clad Laminate;以下、CCLと称す)をそれぞれ用意し、上層金属薄板4a及び下層樹脂層3aを食刻して下層ブラインドビアホール7aを形成した後、上層金属薄板4aの上面及び下層ブラインドビアホール7aの側壁面及び底面に下層メッキ層9aを形成して上、下層金属薄板4a、4bを電気的に連結させた後、上層金属薄板4a及び下層メッキ層9aをパターニングして下層回路パターン5aを形成する。
【0006】
次いで、下層メッキ層9aの上面及び露出された下層樹脂層3aの上面に上層樹脂層3b及び金属膜4cを形成する。
次いで、金属膜4c及び上層樹脂層3bを部分的に食刻して上層ブラインドビアホール7bを形成する。このとき、上層ブラインドビアホール7bにより下層メッキ層9aの上面が露出される。
【0007】
次に、金属膜4cの上面及び上層ブラインドビアホール7bの内壁面並びに上層ブラインドビアホール7bの底面に露出された下層メッキ層9aの上面に上層メッキ層9bを形成した後、上層メッキ層9b及び金属膜4cをパターニングする。このとき、パターニングされた金属膜4cは上層回路パターン5cになる。また、上層回路パターン5cと下層メッキ層9aとは上層メッキ層9bにより電気的に連結される。
【0008】
次に、上層ブラインドビアホール7bの内部を除いた上層メッキ層9b及び露出された上層樹脂層3bの上面にソルダーレジスト層12を形成する。
このとき、ソルダーレジスト層12により被覆されずに露出された上層メッキ層9bの上面は、チップ部品を実装するためのバンプを付着するためのパッド部である。
【0009】
次に、上層ブラインドビアホール7b内の上層メッキ層9bの上面、即ち、パッド部にインナーリードバンプ11を付着して印刷回路基板の製造を終了していた。
【0010】
【発明が解決しようとする課題】
然るに、このような従来の印刷回路基板の製造方法においては、次のような不都合な点があった。
第1に、上層ブラインドビアホール7bの上部にバンプ11を形成する場合、上層ブラインドビアホール7b内の空気が外部に排出されないため、空気ポケット(Void)14が形成されるか、または、空気がバンプ11内に移動して残留するようになり、よって、印刷回路基板にチップ部品を実装するとき発生する熱や製品の使用中に発生する高熱により、ブラインドビアホール若しくはバンプ内の空気ポケットの空気が膨脹してバンプ周辺の印刷回路基板にクラックを発生させたり、チップ部品の付着状態を悪化させる等、印刷回路基板のチップ部品のパッケージング状態を損傷させるという不都合な点があった。
【0011】
第2に、上述したような問題点を解決するため、日本特許公開公報第10-284846号に提示されたように、パッドをブラインドビアホールの周囲まで延長して設計することによって、バンプが実装される位置としてブラインドビアホールを回避する方法が採択されたが、その方法では、印刷回路基板のサイズが大きくなるという不都合な点があった。
【0012】
第3に、フリップチップ(Flip Chip)の製造工程において、印刷回路基板上に実装されるチップと印刷回路基板間の熱膨張率の差を補正するためのアンダーフィラー(under filler)をチップと印刷回路基板間に充填する過程で、アンダーフィラーがブラインドビアホール7内に完全に充填されないため、熱衝撃により印刷回路基板に変形が発生するという不都合な点があった。
【0013】
第4に、軟質の印刷回路基板を形成する場合、樹脂層の肉厚が薄すぎると、製造工程中の取扱がとっても不便で収率が低下し、そのため、樹脂層を厚く形成すべきであるため、印刷回路基板の肉厚を薄くすることができないという不都合な点があった。
本発明は、このような従来の課題に鑑みてなされたもので、超薄板の軟質印刷回路基板を提供することを目的とする。
【0014】
そして、本発明の他の目的は、印刷回路基板の外層に形成される回路パターンを相対的に微細化させた印刷回路基板を提供しようとする。
且つ、本発明のその他の目的は、ブラインドビアホールの開口部の反対側にインナーリードとしてのインナーリードバンプを形成することを特徴とする印刷回路基板を提供しようとする。
【0015】
また、本発明のその他の目的は、ブラインドビアホールの開口部が印刷回路基板の外表面でなく中心部へ向かうように形成されることを特徴とする印刷回路基板を提供しようとする。
更に、本発明のその他の目的は、チップ部品が装着して連結される印刷回路基板の上面回路パターンの厚さを、メーンPCB側に連結される下面回路パターンの厚さよりも薄く形成することを特徴とする印刷回路基板を提供しようとする。
【0016】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る多層印刷回路基板においては、複数の絶縁樹脂層と複数の回路パターン層とが交互に順次積層されて複数の層を形成する印刷回路基板において、複数の絶縁樹脂層と、それら絶縁樹脂層の上面に形成された複数の回路パターンと、各絶縁樹脂層及び回路パターンを貫通するように形成された複数のブラインドビアホールと、各回路パターンの上面、各ビアホールの内壁面及び底面に形成されたメッキ層と、各ブラインドビアホールの底面に形成されたメッキ層の下面と各絶縁樹脂層の下面とは同一平面を成すように形成され、各ブラインドビアホールの底面に形成されたメッキ層の下面に付着された複数のインナーリードバンプ用パッド部と、各ブラインドビアホールのほぼ中央部の直上の各インナーリードバンプ用パッドに付着された複数のインナーリードバンプと、各絶縁樹脂層の上面に形成された各回路パターン上に形成された複数のアウトリードバンプ用パッド部と、を備えて構成されている。
【0017】
そして、目的を達成するために、本発明に係る印刷回路基板においては、積層された複数の樹脂層と、それら樹脂層の上面に形成された複数の回路パターンと、それら回路パターン間に形成された複数のブラインドビアホールと、それらブラインドビアホールの内壁面及び各回路パターンの上面に形成されたメッキ層と、を備えて構成された第1基板と、積層された複数の樹脂層と、それら樹脂層の上面に形成された複数の回路パターンと、それら回路パターン間に形成された複数のブラインドビアホールと、それらブラインドビアホールの内壁面及び各回路パターンの上面に形成されたメッキ層と、を備えて構成された第2基板と、により構成され、第1基板のブラインドビアホールと第2基板のブラインドビアホールとは相互対向するように配置されることを特徴とする。
【0018】
且つ、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、複数の絶縁樹脂層と複数の回路パターン層とが交互に順次積層されて複数の層を形成する印刷回路基板において、複数の絶縁樹脂層と、それら絶縁樹脂層の上面に形成された複数の上層回路パターンと、各絶縁樹脂層の下面に形成された複数の下層回路パターンと、各絶縁樹脂層及び上層回路パターンを貫通するように形成された複数のブラインドビアホールと、各上層回路パターンの上面、各ビアホールの内壁面及び底面に形成されたメッキ層と、各下層回路パターンに形成された複数のインナーリードバンプ用パッドと、各ブラインドビアホールのほぼ中央部の直上の各インナーリードバンプ用パッドに付着された複数のインナーリードバンプと、各上層回路パターンの上面に形成されたメッキ層の上面に形成された複数のアウトリードバンプ用パッドと、を備えて構成され、各インナーリードバンプ用パッドは、各ブラインドビアホールの底面に形成されたメッキ層に直接付着されることを特徴とする。
【0019】
また、目的を達成するために、本発明に係るBGA半導体パッケージにおいては、複数の絶縁樹脂層と、それら絶縁樹脂層の上面に形成された複数の回路パターンと、各絶縁樹脂層及び回路パターンを貫通するように形成された複数のブラインドビアホールと、各回路パターンの上面、各ビアホールの内壁面及び底面に形成されたメッキ層と、各絶縁樹脂層の下面に露出されたメッキ層表面に形成された複数のインナーリードバンプ用パッド部と、各絶縁樹脂層の上面に形成された各回路パターン上に形成された複数のアウトリードバンプ用パッド部と、を備えて構成されることを特徴とする多層印刷回路基板と、各インナーリードバンプ用パッド部の表面に付着された複数のインナーリードバンプと、それらインナーリードバンプに付着された半導体チップと、各アウトリードバンプ用パッド部の表面に付着された複数のアウトリードバンプと、を備えて構成されることを特徴とする。
【0020】
更に、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、コア形成用樹脂層の一方の側面に異形部材を位置させる段階と、異形部材及びコア形成用樹脂層の一方側面に第1金属薄板層及び第1絶縁樹脂層を順次積層する段階と、第1金属薄板層が露出するように第1絶縁樹脂層を食刻して第1ブラインドビアホールを形成する段階と、第1絶縁樹脂層の上面に第1回路パターンを形成する段階と、第1回路パターンの上面、第1ブラインドビアホールの内壁面及び第1金属薄板層の上面に第1メッキ層を形成する段階と、第1絶縁樹脂層及び第1メッキ層の上面に第2絶縁樹脂層及び第2金属薄板層を順次積層する段階と、第1メッキ層の上面が露出するように第2絶縁樹脂層及び第2金属薄板層を食刻して第2ブラインドビアホールを形成する段階と、第2金属薄板層の上面、第2ブラインドビアホールの内壁面及び底面に第2メッキ層を形成する段階と、第2金属薄板層をパターニングして第2回路パターンを形成する段階と、コア形成用樹脂層及び異形部材を第1金属薄板層から分離させる段階と、第1金属薄板層をパターニングしてインナーリードバンプ用パッド部を形成する段階と、を順次行うことを特徴とする。
【0021】
そして、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、コア形成用樹脂層の一方面にコア形成用樹脂層よりも小さい異形部材を位置させ、異形部材の上面に異形部材よりも大きい第1金属薄板、第1絶縁樹脂層及び第2金属薄板を順次積層した後、コア形成用樹脂と第1絶縁樹脂層または第1金属薄板とを接着してパネルを形成する段階と、パネルの第1絶縁樹脂層及び第2金属薄板を貫通するようにブラインドビアホールを形成する段階と、第1金属薄板と第2金属薄板とを電気的に連結するために第1金属薄板、第2金属薄板及び前記ブラインドビアホールの内壁面に導電層を形成する段階と、第2金属薄板及び導電層をパターニングして回路パターンを形成する段階と、コア形成用樹脂層及び異形部材を除去する段階と、異形部材から分離された第1金属薄板をパターニングしてインナーリードバンプ用パッド部を形成するが、このとき、インナーリードバンプ用パッド部の少なくとも1つは、ブラインドビアホールの底面部に形成されるようにインナーリードバンプ用パッド部を形成する段階と、を順次行うことを特徴とする。
【0022】
且つ、目的を達成するために、本発明に係る多層印刷回路基板の製造方法においては、コア形成用樹脂層の両方面にそれぞれコア形成用樹脂層よりも小さい異形部材を位置させ、それら異形部材の各上面に異形部材よりも大きい第1金属薄板、第1絶縁樹脂層及び第2金属薄板を順次積層した後、コア形成用樹脂と第1絶縁樹脂層または第1金属薄板とを接着してパネルを形成する段階と、パネルの第1絶縁樹脂層及び第2金属薄板を貫通するようにブラインドビアホールを形成する段階と、第1金属薄板と第2金属薄板とを電気的に連結するために第1金属薄板、第2金属薄板及びブラインドビアホールの内壁面に導電層を形成する段階と、第2金属薄板及び導電層をパターニングして回路パターンを形成する段階と、コア形成用樹脂層及び異形部材を除去することによりコア形成用樹脂層の両方面に形成された構造物を分離してそれぞれ第1基板と第2基板とに区分する段階と、第1基板の第1金属薄板をパターニングしてインナーリードバンプ用パッド部を形成するが、このとき、前記インナーリードバンプ用パッド部の少なくとも1つは、ブラインドビアホールの底面部に形成されるようにインナーリードバンプ用パッド部を形成する段階と、を順次行うことを特徴とする。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を、図面にそって説明する。
本発明に係る印刷回路基板の第1実施形態においては、図1に示したように、第1樹脂層21aと第2樹脂層21bとが上下に積層形成され、第1樹脂層21aの上面には第1回路パターン22aが形成され、第1樹脂層21aを貫通するように第1ブラインドビアホール23aが形成されている。このとき、第1ブラインドビアホール23aは、入口側(上部側)の直径が底面部の直径よりも大きい逆円錐状に形成されている。一方、第1回路パターン22aの上面及び第1ブラインドビアホール23aの内壁面及び底面には第1メッキ層24aが形成され、第1ブラインドビアホール23aの底面に形成された第1メッキ層24aの下面は第1樹脂層21aの下面と同一平面を有している。一方、第2樹脂層21bの上面には第2回路パターン22bが形成され、第2樹脂層21bを貫通するように第2ブラインドビアホール23bが形成されている。このとき、第2ブラインドビアホール23bは第2ブラインドビアホール23bにより第1回路パターン22aの上面に形成された第1メッキ層24aが露出されるように第1回路パターン22a上に形成されている。そして、第2回路パターン22bの上面及び第2ブラインドビアホール23bの内壁面並びに第2ブラインドビアホール23bにより露出された第1メッキ層24aの上面に第2メッキ層24bが形成されている。一方、第1樹脂層21aの下面には第3回路パターン22cが形成され、半導体チップ部品と印刷回路基板20とを電気的に連結するためのインナーリードバンプが付着するためのインナーリードバンプ用パッド部22dが第3回路パターン22cの表面に形成される。
【0024】
本実施例においては、第1樹脂層21aと第2樹脂層21bとの二層の樹脂層を積層した印刷回路基板を示したが、使用目的によっては2層以上の多層の樹脂層を積層して印刷回路基板を形成することができる。
また、印刷回路基板20の各回路パターンを保護するために印刷回路基板20の表面にソルダーレジスト層を形成することも可能で、詳しくは、図2に示したように、第1樹脂層21aの下面及び第3回路パターン22cの表面の一部に第1ソルダーレジスト層25aが形成され、第3回路パターン22c中、第1ソルダーレジスト層25aにより被覆されずに露出された部分は、チップ部品と印刷回路基板20とを電気的に連結するためのインナーリードバンプを付着するためのパッド部22dである。また、第2樹脂層21bの上面及び第2ブラインドビアホール23bの内側に形成された第2メッキ層24bの上面に第2ソルダーレジスト層25bが形成されている。第2メッキ層24b中、第2ソルダーレジスト層25bにより被覆されずに露出された部分は、メーンPCBと印刷回路基板20とを電気的に連結するためのアウトリードバンプを付着するためのアウトリードバンプ用パッド部24cである。なお、第2ブラインドビアホール23bの内部は第2ソルダーレジスト層25bにより完全に充填される。
【0025】
図2において、図1と同様の構成要素に対しては同一符号を付して説明を省略する。
そして、図3は、図2に示した印刷回路基板にアウトリードバンプ26及びインナーリードバンプ27が付着された形態を示したもので、ここで、インナーリードバンプ27とは、チップ部品28と連結するためのバンプで、アウトリードバンプとは、メーンPCB基板(即ち、電子機器のメーン基板)と連結するためのバンプを意味する。
【0026】
詳しくは、第1ブラインドビアホール23aの開口部の反対面に形成された第3回路パターン22cのインナーリードバンプ用パッド部22dの上面にインナーリードバンプ27が形成され、インナーリードバンプ27の上面にBGA(ball grid array)半導体チップ28が付着されている。また、第2ブラインドビアホール23bの開口部の形成面のアウトリードバンプ用パッド部24cの上面にアウトリードバンプ26が付着されている。ここで、アウトリードバンプ用パッド部24cはインナーリードバンプ用パッド部22dよりも大きく形成され、また、アウトリードバンプ26はインナーリードバンプ27よりも大きく形成されている。その理由は、インナーリードバンプ27に連結されるチップ部品、即ち、半導体素子の高密度化及び集積化に伴い、そのサイズは同一であるか、若しくは、縮小されているが、半導体チップ部品の外部端子の数は却って増加しているため、各端子間の間隔が縮小されている。従って、印刷回路基板20のインナーリードバンプ用パッド部22dも微小化されているが、相対的にメーンPCB基板側は大きさの変動がない。
【0027】
また、本発明に係る印刷回路基板の第2実施形態においては、図4に示したように、中央のコア樹脂層30を挟んで、図1に示した印刷回路基板2個を相互対向するようにコア樹脂層30の上、下面に接着させた形態である。
詳しくは、コア樹脂層30の下部に付着された印刷回路基板を第1基板20aと、コア樹脂層30の上部に付着された印刷回路基板を第2基板20bと称すると、それら第1、第2基板20a、20bは、第2ブラインドビアホール23bの開口部がコア樹脂層30に向かうように相互対向する形態でコア樹脂層30に付着されている。このとき、第2ブラインドビアホール23bは全てコア樹脂層30により充填されている。即ち、ブラインドビアホール23bが印刷回路基板の表面側に露出されないため、従来のブラインドビアホール内に空気ポケットが形成されることによって発生していた不良の問題を解決することができる。
【0028】
一方、第1基板20a及び第2基板20bの外表面には複数個の第3回路パターン22cが形成され、それら第3回路パターン22cの上面の一部及び第1樹脂層21aの表面にはソルダーレジスト層40が形成されて、各第3回路パターン22cの間を絶縁するようになっている。
また、第1基板20aと第2基板20bとを電気的に連結するために、それら第1、第2基板20a、20b及びコア樹脂層30を貫通する貫通ホール42が形成され、貫通ホール42の内壁面には基板間連結用メッキ層44が形成され、このとき、基板間連結メッキ層44は、第1基板20aの表面に形成された第3回路パターン22c及び第2基板20bの表面に形成された第3回路パターン22cの上面にまで延長形成されて第1基板20aと第2基板20bとを電気的に連結している。このとき、貫通ホール42の中央部にはソルダーレジスト層40が充填されている。
【0029】
図4において、図1と同様の構成要素に対しては同一符号を付して説明を省略する。
以下、本発明に係る印刷回路基板の第1実施形態の製造方法について、図面に沿って説明する。
先ず、図5(A)に示したように、コア形成用プリプレグ(Prepreg;P)の上、下面に異形フィルムFをそれぞれ位置させる。ここで、プリプレグPは板状のもので、異形フィルムはプリプレグPよりも小さいものを利用する。そして、各異形フィルムFの外表面側に、両面に銅箔がコーティングされた銅覆積層板(Copper Clad Laminate;CCL)60a、60bをそれぞれ位置させる。ここで、それら銅覆積層板60a、60bは第1樹脂層R1と、第1樹脂層R1の両方面に被覆された第1、第2銅薄板C1、C2と、から構成されている。
【0030】
図中、符号60aはプリプレグPの上面に位置する銅覆積層板で、符号60bはプリプレグPの下面に位置する銅覆積層板である。
次いで、図5(A)に示した各構成要素を配列して加熱及び加圧を行うと、図5(B)に示したように、コア形成用プリプレグPが熔けて上、下面の銅覆積層板60a、60bの接着された1枚のパネルが形成される。このとき、各銅覆積層板60a、60bは、各異形フィルムFの付着された部分では相互接着せず、各異形フィルムFの付着されてない部分、即ち、縁部だけが相互接着される。熱処理の後、プリプレグPは硬質化されるため、後続する印刷回路基板工程時、パネルの取扱が容易になる。
【0031】
次いで、図6(A)に示したように、プリプレグPの上、下部に位置する各銅覆積層板60a、60bに対し、第2銅薄板C2及び第1樹脂層R1を貫通して第1ブラインドビアホール61を形成する。このとき、第1ブラインドビアホール61は、レーザーを利用して形成するが、もし、銅を加工することのできないレーザーを用いる場合は、表面の第2銅薄板C2をエッチング工程により除去してウインドーを形成した後、レーザー加工により第1樹脂層R1を除去する。また、第1ブラインドビアホール61内の側面を斜めに加工する理由は、以後のメッキ工程を円滑に行うためである。なお、プリプレグPの上部側の銅覆積層板60aと下部側の銅覆積層板60bとは、相互対向するように加工する。
【0032】
次いで、図6(B)に示したように、第1ブラインドビアホール61の内側面61a、第1ブラインドビアホール61の底面61bに露出された第1銅薄板C1の上面、及び、第2銅薄板C2の表面に第1メッキ層62を形成して、第1銅薄板C1と第2銅薄板C2とを電気的導通状態に形成する。
次いで、図7(A)に示したように、通常のエッチング方法などにより第1メッキ層62及び第2銅薄板C2を同一パターンにパターニングして第1回路パターン63を形成する。このとき、第1メッキ層62及び第2銅薄板C2が除去された部分は第1樹脂層R1が露出される。
【0033】
次いで、図7(B)に示したように、図7(A)に示した構造の上、下側表面の第1回路パターン63及び第1樹脂層R1の上面に第2樹脂層R2及び第3銅薄板C3をそれぞれ積層する。このとき、第2樹脂層R2と第3銅薄板C3とを別々に積層することも可能で、また、第2樹脂層R2に第3銅薄板C3が被覆された銅覆積層板(Resin coated copper foil;以下RCC)を使用することもできる。
【0034】
次いで、図8(A)に示したように、第2樹脂層R2及び第3銅薄板C3が第1樹脂層R1及び第1回路パターン63の形成されているパネルと接着するように、図7(B)に示した構造に加熱、加圧を行うと、第1樹脂層R1及び第2樹脂層R2が熔けて相互一体化される。
次いで、図8(B)に示したように、レーザーを使用して第3銅薄板C3及び第2樹脂層R2を貫通する第2ブラインドビアホール64を形成する。このとき、第2ブラインドビアホール64も斜めの側壁64aを有するように形成され、第2ブラインドビアホール64の底面64bに第1メッキ層62の上面が露出される。
【0035】
次いで、図9(A)に示したように、第2ブラインドビアホール64の内側壁64a及び底面64b並びに第3銅薄板C3の上面全体に第2メッキ層65を形成する。
次いで、図9(B)に示したように、第3銅薄板C3及び第2メッキ層65をパターニングして第2回路パターン66を形成する。
ここまでの工程では、プリプレグPを中心に上、下の両面に同一工程を同時に進行する例を説明したが、片方面にだけ製造工程を進行した後、他方面に同一製造工程を順次的に進行する方法も可能である。
【0036】
次いで、図10(A)に示したように、図9(B)に示したパネルの両方端を切取る。即ち、異形フィルムFの両端部を沿って切り取る。
次いで、図10(B)に示したように、異形フィルムF及びプリプレグPを中心にその上部側と下部側の基板を分離して、2枚の印刷回路基板を同時に形成する。説明の便宜上、プリプレグPの下部側の基板を第1基板67a、上部側基板を第2基板67bとし、それら第1、第2基板67a、67bにおいて、第2ブラインドビアホール64が形成された面を上面67cとし、異形フィルムFに接している平たい面を下面67dとする。
【0037】
次いで、図11に示したように、第1基板67a及び第2基板67bの何れか1つの基板の下面67dの第1銅薄板C1をパターニングして第3回路パターン68を形成する。このとき、追加されたメッキ層が存在しないので、第1銅薄板C1の厚さをエッチングするだけで、よって、エッチング工程により除去すべき銅薄膜の厚さが薄く、微細な回路パターンを形成することができるというメリットがある。
【0038】
次いで、第3回路パターン68の上面の一部及び第2回路パターン66上面の第2メッキ層65の上面の一部に、通常の方法によりソルダーレジスト層69を形成する。
このとき、第3回路パターン68の露出された部分はインナーリードバンプ用パッド部68aとなり、第2メッキ層65の露出された部分はアウトリードバンプ用パッド部66aとなる。従って、インナーリードバンプ用パッド部68aは、第1、第2基板67a、67b内の前記第1ブラインドビアホール61のほぼ直上方向に位置するようになる。
【0039】
次いで、図示されてないが、第2回路パターン66の上面のアウトリードバンプ用パッド部66aにメーンPCBと連結するためのアウトリードバンプを付着し、第3回路パターン68の上面のインナーリードバンプ用パッド部68aにチップ部品と連結するためのインナーリードバンプを付着する工程を実行する。
そして、本発明に係る印刷回路基板の第2実施形態の製造方法について、図面にそって説明する。
【0040】
先ず、図12(A)に示したように、図5(A)〜図10(B)に示した工程を経由して製造された第1及び第2基板67a、67bを用意し、軟質プレグFPを挟んで第1、第2基板67a、67bのブラインドビアホール64の開口部が対向するように配置する。このとき、第1、第2基板67a、67bの形状が同様である必要はなく、先に第1基板67aを製造した後、別の構造を有する第2基板67bを形成することもできる。
【0041】
次いで、図12(B)に示したように、図12(A)の構造に加熱、加圧を行って、第1基板67a及び第2基板67bを軟質プラグFPに接着させて一体型パネルを製作する。
ここで、軟質プレグFPはコア樹脂層FPとなる。
次いで、図13(A)に示したように、第1基板67a、第2基板67b及びコア樹脂層FPを貫通する貫通ホール70を形成する。
【0042】
次いで、図13(B)に示したように、貫通ホール70の壁面、第1基板67a及び第2基板67bの外表面層に基板間連結メッキ層73を形成する。このとき、貫通ホール70内壁面を沿って形成された基板間連結用メッキ層73は、第1基板67aと第2基板67bとを電気的に連結する機能を行う。
次いで、図14(A)に示したように、基板間連結メッキ層73及び第1銅薄板C1をフォトリソグラフィー、現象及びエッチング工程を順次施してパターニングして回路パターン74を形成する。
【0043】
次いで、図14(B)に示したように、基板間連結メッキ層73の上面の一部及び第1樹脂層R1の上面にソルダーレジスト層75を形成すると同時に、貫通ホール70の内部もソルダーレジスト層75に充填して、本発明に係る印刷回路基板の製造を終了する。ここで、基板間連結メッキ層73中、ソルダーレジスト層75により被覆せずに露出された部分は、印刷回路基板のアウトリードバンプ用パッド部及びインナーリードバンプ用パッド部である。即ち、ソルダーレジスト層75を形成した後、第1基板67aの基板間連結メッキ層73の上面にはインナーリードバンプ用パッド部76が形成され、第2基板67bの基板間連結メッキ層73の上面にはアウトリードバンプ用パッド部77が形成されるため、インナーリードバンプ用パッド部76及びアウトリードバンプ用パッド部77は前記第1、第2基板67a、67b内のブラインドビアホール64のほぼ直上方向に位置する。
【0044】
【発明の効果】
以上説明したように、本発明に係る多層印刷回路基板及びその製造方法並びに、多層印刷回路基板を利用したBGA半導体パッケージにおいては、プリプレグPを支持板として印刷回路基板を製造するため、樹脂層の肉厚が100μm以下に薄くても取扱いが極めて容易で、且つ、印刷回路基板の全体厚さが薄くなるという効果がある。
【0045】
そして、本発明に係る多層印刷回路基板及びその製造方法並びに、多層印刷回路基板を利用したBGA半導体パッケージにおいては、ブラインドビアホールの開口部が全てコア樹脂層に向かって製造されるため、印刷回路基板の外表面に露出されず、よって、部品を実装するとき、ブラインドビアホール内に形成された空気ポケットによりバンプの付着状態が悪くなる従来の問題を解決し得るという効果がある。
【0046】
且つ、本発明に係る多層印刷回路基板及びその製造方法並びに、多層印刷回路基板を利用したBGA半導体パッケージにおいては、インナーリードバンプを付着するためのパッドを形成するとき、薄い銅薄板だけをエッチングするため、回路パターンを微細に形成することができるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る印刷回路基板第1実施形態を示した縦断面図である。
【図2】図1の印刷回路基板にソルダーレジスト層を形成した状態を示した縦断面図である。
【図3】図2の基板にソルダーバンプを付着した状態を示した縦断面図である。
【図4】本発明に係る印刷回路基板の第2実施形態を示した縦断面図である。
【図5】(A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その1)である。
【図6】(A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その2)である。
【図7】(A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その3)である。
【図8】(A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その4)である。
【図9】(A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その5)である。
【図10】(A)及び(B)は、本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その6)である。
【図11】本発明に係る印刷回路基板の第1実施形態の製造過程を示した工程縦断面図(その7)である。
【図12】(A)及び(B)は、本発明に係る印刷回路基板の第2実施形態の製造過程を示した工程縦断面図(その1)である。
【図13】(A)及び(B)は、本発明に係る印刷回路基板の第2実施形態の製造過程を示した工程縦断面図(その2)である。
【図14】(A)及び(B)は、本発明に係る印刷回路基板の第2実施形態の製造過程を示した工程縦断面図(その3)である。
【図15】従来の印刷回路基板を示した縦断面図である。
【符号の説明】
20…印刷回路基板
20a…第1基板
20b…第2基板
21a…第1樹脂層
21b…第2樹脂層
22a…第1回路パターン
22b…第2回路パターン
22c…第3回路パターン
22d…インナーリードバンプ用パッド部
23a…第1ブラインドビアホール
23b…第2ブラインドビアホール
24a…第1メッキ層
24b…第2メッキ層
24c…アウトリードバンプ用パッド部
25a…第1ソルダーレジスト層
25b…第2ソルダーレジスト層
26…アウトリードバンプ
27…インナーリードバンプ
28…BGA半導体チップ部品
30…コア樹脂層
40…ソルダーレジスト層
42…貫通ホール
44…基板間連結用メッキ層
60a、60b…銅覆積層板
61…第1ブラインドビアホール
62…第1メッキ層
63…第1回路パターン
64…第2ブラインドビアホール
65…第2メッキ層
66…第2回路パターン
67a…第1基板
67…第2基板
68…第3回路パターン
69…ソルダーレジスト層
71…貫通ホール
73…基板間連結用メッキ層
74…回路パターン
75…ソルダーレジスト層

Claims (6)

  1. 積層された複数の樹脂層と、前記複数の樹脂層の上面に形成された複数の回路パターンと、前記複数の回路パターン間に形成された複数のブラインドビアホールと、前記複数のブラインドビアホールの内壁面及び前記各回路パターンの上面に形成されたメッキ層と、を備えて構成された第1基板と、
    積層された複数の樹脂層と、前記複数の樹脂層の上面に形成された複数の回路パターンと、前記複数の回路パターン間に形成された複数のブラインドビアホールと、前記複数のブラインドビアホールの内壁面及び前記各回路パターンの上面に形成されたメッキ層と、を備えて構成された第2基板と、
    前記第1基板と前記第2基板間に配置されて前記第1基板と前記第2基板を互いに接着するコア樹脂層と、により構成され、
    前記第1基板及び第2基板の各樹脂層は、少なくとも1つのブラインドビアホールを含み、
    前記ブラインドビアホールの内部は、前記コア樹脂層、前記樹脂層又はソルダーレジスト層のいずれか1つにより充填され、
    前記第1基板のブラインドビアホール及び前記第2基板のブラインドビアホールの開口部、前記コア樹脂層に向かうように配置され、前記各開口部が前記第1基板及び第2基板の外部に露出しないように形成されることを特徴とする印刷回路基板。
  2. 前記第1基板、第2基板及びコア樹脂層を上下に貫通する貫通ホールと、前記貫通ホールの内壁に形成された基板間連結メッキ層と、をさらに備えることを特徴とする請求項1記載の印刷回路基板。
  3. 前記第1基板は、
    第1樹脂層と、
    前記第1樹脂層の上面に形成された複数の第1回路パターンと、
    前記1樹脂層及び前記各第1回路パターンを貫通して形成された複数の第1ブラインドビアホールと、
    前記各第1回路パターンの上面、前記各第1ブラインドビアホールの内壁面及び底面に形成された第1メッキ層と、
    前記第1メッキ層及び前記第1樹脂層の上面に形成された第2樹脂層と、
    前記第2樹脂層の上面に形成された複数の第2回路パターンと、
    前記複数の第2回路パターン及び前記第2樹脂層を貫通して形成された複数の第2ブラインドビアホールと、
    前記各第2回路パターンの上面、前記各第2ブラインドビアホールの内壁面及び底面に形成された第2メッキ層と、
    前記第1樹脂層の下面に露出された前記第1メッキ層の表面に形成された複数の第3回路パターンと、を包含して構成されることを特徴とする請求項1記載の印刷回路基板。
  4. コア形成用樹脂層の両方面にそれぞれ前記コア形成用樹脂層よりも小さい異形部材を位置させ、前記異形部材の各上面に該異形部材よりも大きい第1金属薄板、第1絶縁樹脂層及び第2金属薄板を順次積層した後、前記コア形成用樹脂と前記第1絶縁樹脂層または前記第1金属薄板とを接着してパネルを形成する段階と、
    前記パネルの第1絶縁樹脂層及び第2金属薄板を貫通するようにブラインドビアホールを形成する段階と、
    前記第1金属薄板と第2金属薄板とを電気的に連結するために前記第1金属薄板、第2金属薄板及び前記ブラインドビアホールの内壁面に導電層を形成する段階と、
    前記第2金属薄板及び前記導電層をパターニングして回路パターンを形成する段階と、
    前記コア形成用樹脂層及び前記異形部材を除去することにより前記コア形成用樹脂層の両方面に形成された構造物を分離してそれぞれ第1基板と第2基板とに区分する段階と、
    前記第1基板の前記第1金属薄板をパターニングしてインナーリードバンプ用パッド部を形成するが、このとき、前記インナーリードバンプ用パッド部の少なくとも1つは、前記ブラインドビアホールの底面部に形成されるようにインナーリードバンプ用パッド部を形成する段階と、
    前記ブラインドビアホールの内部を前記コア形成用樹脂層、前記第1絶縁樹脂層又はソルダーレジスト層のいずれか1つにより充填し、前記第1基板のブラインドビアホール及び前記第2基板のブラインドビアホールの開口部を前記コア形成用樹脂に向かうように配置し、前記各開口部が前記第1基板及び第2基板の外部に露出しないように、前記第1基板と前記第2基板を接着する段階と、含むことを特徴とする多層印刷回路基板の製造方法。
  5. 前記第1基板の表面の第1金属薄板をパターニングしてインナーリードバンプ用パッド部を形成し、前記第2基板の表面の第1金属薄板をパターニングしてアウトリードバンプ用パッド部を形成する段階をさらに含むことを特徴とする請求項4記載の多層印刷回路基板の製造方法。
  6. 前記インナーリードバンプ用パッド部及びアウトリードバンプ用パッド部を形成する工程を実施する前に、
    前記第1基板、前記第2基板及び前記コア形成用樹脂を貫通する貫通ホールを形成する段階と、
    前記貫通ホールの内部、前記インナーリードバンプ用パッド部及び前記アウトリードバンプ用パッド部の上面に導電層を形成する段階と、
    をさらに行うことを特徴とする請求項5記載の多層印刷回路基板の製造方法。
JP2001096366A 2000-04-11 2001-03-29 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ Expired - Fee Related JP5000809B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR19040/2000 2000-04-11
KR1020000019040A KR100366411B1 (ko) 2000-04-11 2000-04-11 다층 인쇄회로기판 및 그 제조방법
KR19037/2000 2000-04-11
KR20000019037A KR100333627B1 (ko) 2000-04-11 2000-04-11 다층 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2001308548A JP2001308548A (ja) 2001-11-02
JP5000809B2 true JP5000809B2 (ja) 2012-08-15

Family

ID=26637807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001096366A Expired - Fee Related JP5000809B2 (ja) 2000-04-11 2001-03-29 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ

Country Status (3)

Country Link
US (2) US6580036B2 (ja)
JP (1) JP5000809B2 (ja)
KR (1) KR100333627B1 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896826B2 (en) * 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
JP2003059971A (ja) * 2001-08-20 2003-02-28 Nec Kansai Ltd 配線基板及びその製造方法並びに半導体装置
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4082995B2 (ja) * 2001-11-30 2008-04-30 日本特殊陶業株式会社 配線基板の製造方法
JP2003188541A (ja) * 2001-12-19 2003-07-04 Kyocera Corp 配線基板の製造方法
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
PL1647170T3 (pl) * 2003-07-08 2007-08-31 Viasystems Group Inc The method of manufacturing the middle lobe
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
JP4549695B2 (ja) * 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
TWI227502B (en) * 2003-09-02 2005-02-01 Ind Tech Res Inst Precise multi-pole magnetic components and manufacturing method thereof
JP2005129904A (ja) * 2003-09-29 2005-05-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
US7384531B1 (en) 2004-02-19 2008-06-10 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4549691B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4549694B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法及び多数個取り基板
JP4549693B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
TWI347151B (en) * 2004-03-19 2011-08-11 Panasonic Corp Flexible substrate having interlaminar junctions, and process for producing the same
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2006049660A (ja) * 2004-08-06 2006-02-16 Cmk Corp プリント配線板の製造方法
JP2006086358A (ja) * 2004-09-16 2006-03-30 Sumitomo Electric Printed Circuit Inc 両面プリント配線板の製造方法
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Bga 패키지 기판 및 그 제조방법
US20060204685A1 (en) * 2005-03-11 2006-09-14 Eastman Kodak Company Inkjet media comprising mixture of fusible reactive polymer particles
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
SG149040A1 (en) * 2005-06-22 2009-01-29 3M Innovative Properties Co Dielectric substrate with holes and method of manufacture
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7807215B2 (en) 2006-09-21 2010-10-05 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing copper-clad laminate for VOP application
JP2008078487A (ja) * 2006-09-22 2008-04-03 Samsung Electro Mech Co Ltd Vop用銅張積層板の製造方法
US7875804B1 (en) 2006-09-27 2011-01-25 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2009021435A (ja) * 2007-07-12 2009-01-29 Sony Chemical & Information Device Corp 配線基板の製造方法
JP4635033B2 (ja) * 2007-08-21 2011-02-23 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4825784B2 (ja) * 2007-12-13 2011-11-30 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
KR101449022B1 (ko) * 2008-02-29 2014-10-08 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조방법
TWI519222B (zh) * 2008-02-29 2016-01-21 Lg伊諾特股份有限公司 印刷電路板及其製造方法
JP5078683B2 (ja) * 2008-03-11 2012-11-21 パナソニック株式会社 プリント基板、及び表面実装デバイスの実装構造体
WO2009122589A1 (ja) 2008-04-04 2009-10-08 日立化成工業株式会社 2枚合わせ片面金属箔張積層板およびその製造方法、ならびに、片面プリント配線板およびその製造方法
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
KR100990588B1 (ko) * 2008-05-27 2010-10-29 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP5057339B2 (ja) * 2008-07-31 2012-10-24 京セラSlcテクノロジー株式会社 配線基板の製造方法
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP2010239010A (ja) * 2009-03-31 2010-10-21 Elna Co Ltd プリント配線板の製造方法およびプリント配線板
EP2416355B1 (en) * 2009-04-02 2016-12-21 Murata Manufacturing Co., Ltd. Circuit board
KR101055495B1 (ko) * 2009-04-14 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
US8529991B2 (en) * 2009-07-31 2013-09-10 Raytheon Canada Limited Method and apparatus for cutting a part without damaging a coating thereon
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
TWI431742B (zh) * 2011-04-27 2014-03-21 Unimicron Technology Corp 線路板製造方法及基層線路板
CN102858092A (zh) * 2011-06-27 2013-01-02 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN103636297A (zh) * 2011-07-06 2014-03-12 株式会社丰田自动织机 多层布线板以及多层布线板的制造方法
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
TWI419627B (zh) * 2011-10-12 2013-12-11 Subtron Technology Co Ltd 線路板結構及其製作方法
TWI442482B (zh) * 2011-10-17 2014-06-21 Advance Materials Corp 封裝基板之製法
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9532466B2 (en) 2011-12-22 2016-12-27 Haesung Ds Co., Ltd. Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
CN103208429B (zh) * 2012-01-12 2015-11-18 联致科技股份有限公司 封装基板的制法
JP5413693B2 (ja) * 2012-02-06 2014-02-12 日立化成株式会社 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
CN102883538A (zh) * 2012-10-16 2013-01-16 田茂福 Fpc自动成型机
JP5432354B2 (ja) * 2012-10-26 2014-03-05 新光電気工業株式会社 配線基板製造用の仮基板及びその製造方法
KR101375368B1 (ko) 2012-12-27 2014-03-19 주식회사 심텍 미세 접속 패턴층을 구비하는 인쇄회로기판 및 이의 제조 방법
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2014220330A (ja) * 2013-05-07 2014-11-20 日立金属株式会社 光配線基板、光配線基板の製造方法、及び光モジュール
CN104284530B (zh) * 2013-07-11 2018-08-17 上海美维科技有限公司 无芯板工艺制作印制电路板的方法
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
CN105307424A (zh) * 2014-06-23 2016-02-03 欣兴电子股份有限公司 多层软性线路结构的制作方法
US20160073505A1 (en) * 2014-09-05 2016-03-10 Unimicron Technology Corp. Manufacturing method of multilayer flexible circuit structure
CN105792546A (zh) * 2014-12-22 2016-07-20 北大方正集团有限公司 一种多层互连板的制作方法及多层互连pcb板
US10237983B2 (en) * 2014-12-23 2019-03-19 Sanmina Corporation Method for forming hole plug
JP2016127068A (ja) * 2014-12-26 2016-07-11 富士通株式会社 配線基板とその製造方法
TWI571994B (zh) 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
WO2017085849A1 (ja) 2015-11-19 2017-05-26 三井金属鉱業株式会社 誘電体層を有するプリント配線板の製造方法
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
CN108156748A (zh) * 2017-12-29 2018-06-12 加弘科技咨询(上海)有限公司 印制电路板双面贴装时的信号线扇出方法及印制电路板
CN110278657A (zh) * 2018-03-16 2019-09-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JPH1027952A (ja) * 1996-07-09 1998-01-27 Sharp Corp プリント配線板及びその製造方法
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP2937933B2 (ja) * 1997-03-24 1999-08-23 富山日本電気株式会社 多層プリント配線板の製造方法
JP3986608B2 (ja) 1997-04-08 2007-10-03 株式会社デンソー ボールグリッドアレイパッケージ形半導体部品の実装構造
US6392898B1 (en) * 1997-10-17 2002-05-21 Ibiden Co., Ltd. Package substrate
JPH11177237A (ja) * 1997-12-16 1999-07-02 Hitachi Chem Co Ltd ビルドアップ多層プリント配線板とその製造方法
JPH11204938A (ja) * 1998-01-09 1999-07-30 Hitachi Aic Inc 薄物多層プリント配線板の製造方法
JP3437453B2 (ja) * 1998-07-06 2003-08-18 イビデン株式会社 Icチップ実装用プリント配線板およびその製造方法
JP2000058990A (ja) * 1998-08-06 2000-02-25 Hitachi Metals Ltd プリント基板およびビルドアップ基板ならびに半導体装置
JP2000068650A (ja) * 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP4127433B2 (ja) * 1998-09-17 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
US6291779B1 (en) * 1999-06-30 2001-09-18 International Business Machines Corporation Fine pitch circuitization with filled plated through holes
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes

Also Published As

Publication number Publication date
US20030168255A1 (en) 2003-09-11
JP2001308548A (ja) 2001-11-02
KR100333627B1 (ko) 2002-04-22
US20010027875A1 (en) 2001-10-11
US6884945B2 (en) 2005-04-26
KR20000058316A (ko) 2000-10-05
US6580036B2 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
US8946906B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP3811680B2 (ja) 配線基板の製造方法
US6297553B1 (en) Semiconductor device and process for producing the same
JP4143609B2 (ja) 配線基板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
US20130243941A1 (en) Method of manufacturing coreless substrate having filled via pad
JP4914474B2 (ja) 多層印刷回路基板の製造方法
US20100175917A1 (en) Wiring board and method of manufacturing the same
JP2009224739A (ja) 多層配線基板およびその製造方法
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
JP2011199077A (ja) 多層配線基板の製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP5054440B2 (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP4553466B2 (ja) プリント回路基板
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
KR100366411B1 (ko) 다층 인쇄회로기판 및 그 제조방법
EP1956877B1 (en) Multilayer wiring board and method of manuftacturing the same
JP6387226B2 (ja) 複合基板
JP6735793B2 (ja) 複合基板及びリジッド基板
JP2012114110A (ja) 多層配線基板の製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees