CN103208429B - 封装基板的制法 - Google Patents

封装基板的制法 Download PDF

Info

Publication number
CN103208429B
CN103208429B CN201210008727.5A CN201210008727A CN103208429B CN 103208429 B CN103208429 B CN 103208429B CN 201210008727 A CN201210008727 A CN 201210008727A CN 103208429 B CN103208429 B CN 103208429B
Authority
CN
China
Prior art keywords
layer
base plate
sandwich
making
insulating protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210008727.5A
Other languages
English (en)
Other versions
CN103208429A (zh
Inventor
颜立盛
王道子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANZHI SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
LIANZHI SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANZHI SCIENCE AND TECHNOLOGY Co Ltd filed Critical LIANZHI SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN201210008727.5A priority Critical patent/CN103208429B/zh
Publication of CN103208429A publication Critical patent/CN103208429A/zh
Application granted granted Critical
Publication of CN103208429B publication Critical patent/CN103208429B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Laminated Bodies (AREA)

Abstract

一种封装基板的制法,通过于芯层的其中一表面上的绝缘保护层上形成承载件。借由在该封装基板一侧上结合承载件,以避免于运送时或封装时因太薄而破裂。

Description

封装基板的制法
技术领域
本发明涉及一种封装基板的制法,尤指一种利于产品薄化的封装基板的制法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求,朝着降低承载芯片的封装基板的厚度发展。目前用于承载芯片的封装基板可分为硬质材与软质材,一般用于球栅阵列封装(BallGridArray,BGA)的封装基板是选择硬质材。
请参阅图1A至图1C,其为现有双层线路的封装基板1的制法的剖面示意图。
如图1A所示,首先,提供两芯层10,各该芯层10具有相对的第一表面10a与第二表面10b,且该芯层10的第一与第二表面10a,10b上分别具有一第一金属层11a与一第二金属层11b,又该芯层10具有连通该第一及第二表面10a,10b的多个贯穿孔100。
如图1B所示,进行图案化工艺,以借由该第一与第二金属层11a,11b(利用导电层12进行电镀金属),于该芯层10的第一及第二表面10a,10b上分别形成一第一及第二线路层13a,13b,且于该些贯穿孔100中形成导电通孔14以电性连接该第一及第二线路层13a,13b,又该第一及第二线路层13a,13b分别具有多个第一及第二电性接触垫130a,130b。
如图1C所示,于该芯层10的第一及第二表面10a,10b上分别形成一第一及第二绝缘保护层15a,15b,且该第一及第二绝缘保护层15a,15b分别具有多个第一及第二开孔150a,150b,以令该些第一及第二电性接触垫130a,130b对应外露出各该第一及第二开孔150a,150b。接着,于该些第一及第二电性接触垫130a,130b的外露表面上分别形成一第一及第二表面处理层16a,16b。
于后续工艺中,通过于该第二绝缘保护层15b上承载芯片并进行封装工艺,以制成封装结构。为了符合微小化与可靠度的需求,于目前工艺技术中,该芯层10的厚度S可缩小至60μm。
然而,随着微小化的需求增加,厚度S为60μm的芯层10已无法满足现今对封装件微小化的需求,但若使该芯层10的厚度S小于60μm,则该封装基板1的厚度R将小于150μm,导致该封装基板1于运送时或封装时将因太薄而容易破裂,导致无法使用或产品不良。
因此,如何克服上述现有技术无法同时满足产品微小化与可靠度的需求的技术瓶颈,实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失,本发明的主要目的在于提供一种封装基板的制法,以避免于运送时或封装时因太薄而破裂。
本发明所提供的封装基板的制法包括:提供两芯层,各该芯层具有相对的第一与第二表面;借由连接件连接该两芯层的第二表面;于各该第一表面上形成第一线路层;于各该第一表面与第一线路层上形成第一绝缘保护层,且外露该第一线路层的部分表面;于各该第一绝缘保护层上借由粘着层结合一承载件;移除该连接件,以分离出两基板本体;形成贯穿该芯层的贯穿孔,以令该第一线路层外露于该贯穿孔;形成第二线路层于该第二表面上,且于该贯穿孔中形成导电通孔以电性连接该第一及第二线路层;于该第二表面与第二线路层上形成第二绝缘保护层,且外露该第二线路层的部分表面。
依上述制法,可于制作该第二线路层的前,先将该两基板本体的承载件借由结合件相迭接。
前述的制法中,制成该粘着层的材质可为强力胶或离型剂,且制成该承载件的材质可为耐高温材。
前述的制法中,各该芯层的第一与第二表面上可具有金属层,以借该金属层分别形成该第一及第二线路层。
另外,前述的制法可包括形成表面处理层于该第一及第二线路层的外露表面上。
由上可知,本发明的封装基板的制法,借由在该封装基板的第一绝缘保护层上结合承载件,以避免于运送时或封装时因太薄而破裂。此外,于封装后再移除该承载件,此时的封装基板的厚度小于150μm,所以相比于现有技术,可降低封装结构的整体厚度。因此,借由本发明的封装基板的制法可同时满足产品微小化与可靠度的需求。
附图说明
图1A至图1C为现有双层线路的封装基板的制法的剖视示意图;
图2A至图2J为本发明封装基板的制法的剖视示意图;图2F’为图2F的另一实施例;以及
图3A至图3C为本发明封装基板的制法的另一实施例的剖视示意图。
主要组件符号说明
1,2封装基板
10,20芯层
10a,20a第一表面
10b,20b第二表面
100,200贯穿孔
11a,21a第一金属层
11b,21b第二金属层
12导电层
13a,23a第一线路层
13b,23b第二线路层
130a,230a第一电性接触垫
130b,230b第二电性接触垫
14,24导电通孔
15a,25a第一绝缘保护层
15b,25b第二绝缘保护层
150a,250a第一开孔
150b,250b第二开孔
16a,26a第一表面处理层
16b,26b第二表面处理层
2a基板本体
22连接件
27承载件
270粘着层
28,28’结合件
h所剩厚度
L,d,S,R厚度。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,所以不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“一”、“两”、“上”等的用语,也仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本发明可实施的范畴。
请参阅图2A至图2I,其为本发明封装基板2的制法的剖视示意图。
如图2A所示,首先,提供两芯层20,各该芯层20具有相对的第一表面20a与第二表面20b,且各该芯层20的第一与第二表面20a,20b上分别具有第一金属层21a与第二金属层21b。接着,以多个连接件22结合各该芯层20的第二表面上的第二金属层21b,以借该连接件22堆栈两芯层20。
所述的芯层20可为例如双马来酰亚胺-三氮杂苯(Bismaleimide-Triazine,BT)的有机聚合材料,也可为如预浸材(prepreg)的介电材,且该芯层20的厚度S小于60μm(如30μm),而该第一与第二金属层21a,21b为铜,又该连接件22可为胶块(如图所示)或胶层。
本发明的芯层20的厚度S虽小于60μm,但借由堆栈两芯层20,以于制作该封装基板2时增加整体厚度,可使用原先封装基板工艺所用的设备,因而可降低制作成本。
如图2B所示,进行图案化工艺,以借由该第一金属层21a,于该芯层20的第一表面20a上形成第一线路层23a,且该第一线路层23a具有多个第一电性接触垫230a。
有关线路工艺种类繁多,并无特别限制,且其非本发明的技术特征,所以不详述,特此述明。
如图2C所示,于各该芯层20的第一表面20a与第一线路层23a上形成第一绝缘保护层25a,且各该第一绝缘保护层25a具有多个第一开孔250a,以令该些第一电性接触垫230a对应外露各该第一开孔250a。于其它实施例中,也可借由降低该第一绝缘保护层25a的表面高度,使该第一电性接触垫230a的高度高于或齐平该第一绝缘保护层25a的表面高度,以外露出该些第一电性接触垫230a。接着,于该些第一开孔250a中的第一电性接触垫230a上形成第一表面处理层26a。
如图2D所示,于各该第一绝缘保护层25a上借由粘着层270结合一承载件27,以覆盖该第一电性接触垫230a上的第一表面处理层26a。于本实施例中,该粘着层270的材质例如:强力胶、离型剂等,而该承载件27的材质为耐高温材,例如铜箔基板(Coppercladlaminate,CCL)。
如图2E所示,移除该些连接件22,以分离并形成两各为该芯层20、第一线路层23a、第一绝缘保护层25a及承载件27所构成的基板本体2a。
如图2F或图2F’所示,以结合件28,28’连结该两基板本体2a的承载件27,以外露出该第二金属层21b。于本实施例中,该结合件28,28’为粘着凸块(如图2F’所示)或胶层(如图2F所示)。
如图2G所示,接续图2F工艺,于各该第二金属层21b上形成贯穿该芯层20的第二表面20b的贯穿孔200,以令该第一线路层23a外露于该贯穿孔200。
如图2H所示,将各该第二金属层21b形成第二线路层23b,且于各该贯穿孔200中形成导电通孔24以电性连接该第一及第二线路层23a,23b,又各该第二线路层23b具有多个第二电性接触垫230b。
如图2I所示,于各该芯层20的第二表面20b与第二线路层23b上形成第二绝缘保护层25b,且该第二绝缘保护层25b具有多个第二开孔250b,以令该些第二电性接触垫230b对应外露于该第二开孔250b,以形成两各由该芯层20、第一与第二线路层23a,23b、第一与第二绝缘保护层25a,25b及承载件27所构成的封装基板2。
接着,于该些第二电性接触垫230b的外露表面上形成第二表面处理层26b。
于其它实施例中,也可借由降低该第二绝缘保护层25b的表面高度,使该第二电性接触垫230b的高度高于或齐平该第二绝缘保护层25b的表面高度,以外露该些第二电性接触垫230b。
如图2J所示,移除该结合件28,以分离该两封装基板2,且该封装基板2的厚度L减去该承载件27(该粘着层270极薄,可忽略)的厚度d的所剩厚度h小于150μm。另外,有关该承载件27的厚度d可依需求作变化,并无特别限制。
请参阅图3A至图3C,其为本发明封装基板2的制法的另一实施例的剖视示意图。
如图3A所示,其为图2E的工艺,移除该些连接件22,以分离出两各为该芯层20、第一线路层23a、第一绝缘保护层25a及承载件27所构成的基板本体2a。
如图3B所示,不堆栈两基板本体2a,直接于该第二金属层21b上形成该贯穿孔200,再将该第二金属层21b形成具有多个第二电性接触垫230b的第二线路层23b,且形成该导电通孔24。
如图3C所示,于该芯层20的第二表面20b与第二线路层23b上形成第二绝缘保护层25b,且该第二绝缘保护层25b具有多个第二开孔250b,以对应外露该些第二电性接触垫230b,以形成该封装基板2。
接着,于该些第二电性接触垫230b的外露表面上形成第二表面处理层26b,且该封装基板2的厚度L减去该承载件27(该粘着层270极薄,可忽略)的厚度d的所剩厚度h小于150μm。
一般欲制作厚度小于150μm的基板结构时,需重新配置新工艺设备,因而增加制作成本。本发明的封装基板2的所剩厚度h虽小于150μm,但借由该承载件27的厚度d,以于制作该封装基板2时,其整体厚度L可大于或等于150μm,所以可使用原先封装基板工艺所用的设备,因而不会增加制作成本。
此外,本发明的封装基板2于后续工艺中,通过于该第二绝缘保护层25b上承载芯片(图略)并进行封装工艺,再移除该承载件27,以制成封装结构。因此,借由该封装基板2的厚度L减去该承载件27的厚度d的所剩厚度h小于150μm,以降低封装结构的整体厚度,所以相比于现有技术,本发明可依需求使该封装基板2移除该承载件27后的厚度h小于150μm,以满足微小化的需求。
再者,于封装工艺的前后,该封装基板2具有该承载件27,以提升整体封装基板2的强度,所以相比于现有技术,本发明封装基板2于运送时或封装时不会破裂。
另外,借由堆栈方式,例如:堆栈两芯层20或堆栈两基板本体2a,可同时制作两批板量,以提升产能。
综上所述,本发明的封装基板的制法,主要借由在该封装基板的第一绝缘保护层上结合承载件,以提升整体封装基板的强度,有效防止于运送时或封装时破裂的问题。
此外,于封装后再移除该承载件,此时的封装基板的厚度小于150μm,所以可降低封装结构的整体厚度,以同时满足产品微小化与可靠度的需求。
上述实施例仅用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。

Claims (10)

1.一种封装基板的制法,其包括:
提供两芯层,各该芯层具有相对的第一表面与第二表面;
以连接件连接该两芯层的第二表面,以借该连接件连接该两芯层;
于各该芯层的第一表面上形成第一线路层;
于各该芯层的第一表面与第一线路层上形成第一绝缘保护层,且令部分的该第一线路层外露于该第一绝缘保护层;
于各该第一绝缘保护层上借由粘着层结合一承载件;
移除该连接件,以分离并形成两各为该芯层、第一线路层、第一绝缘保护层及承载件所构成的基板本体;
以结合件连结该两基板本体的承载件,以借由该结合件结合该两基板本体,以外露出各该芯层的第二表面;
于各该芯层的第二表面上形成多个贯穿各该芯层的贯穿孔,以令该第一线路层外露于该贯穿孔;
形成第二线路层于各该芯层的第二表面上,且于该贯穿孔中形成导电通孔以电性连接该第一及第二线路层;
于各该芯层的第二表面与第二线路层上形成第二绝缘保护层,并令部分的该第二线路层外露于该第二绝缘保护层;以及
移除该结合件,以分离并形成二各由该芯层、第一与第二线路层、第一与第二绝缘保护层及承载件所构成的封装基板。
2.根据权利要求1所述的封装基板的制法,其特征在于,该结合件为粘着凸块或胶层。
3.根据权利要求1所述的封装基板的制法,其特征在于,制成该粘着层的材质为强力胶或离型剂。
4.根据权利要求1所述的封装基板的制法,其特征在于,制成该承载件的材质为铜箔基板。
5.根据权利要求1所述的封装基板的制法,其特征在于,各该芯层的第一与第二表面上分别具有第一金属层与第二金属层,以借该第一及第二金属层分别形成该第一及第二线路层,且该第一及第二线路层分别具有第一及第二电性接触垫。
6.一种封装基板的制法,其包括:
提供两芯层,各该芯层具有相对的第一表面与第二表面;
以连接件连接该两芯层的第二表面,以借该连接件连接该两芯层;
于各该芯层的第一表面上形成第一线路层;
于各该芯层的第一表面与第一线路层上形成第一绝缘保护层,且令部分的该第一线路层外露于该第一绝缘保护层;
于各该第一绝缘保护层上借由粘着层结合一承载件;
移除该连接件,以分离并形成两各为该芯层、第一线路层、第一绝缘保护层及承载件所构成的基板本体;
于该芯层的第二表面上形成多个贯穿该芯层的贯穿孔,以令该第一线路层外露于该贯穿孔;
形成第二线路层于该芯层的第二表面上,且于该贯穿孔中形成导电通孔以电性连接该第一及第二线路层;以及
于该芯层的第二表面与第二线路层上形成第二绝缘保护层,并令部分的该第二线路层外露于该第二绝缘保护层,以形成由该芯层、第一与第二线路层、第一与第二绝缘保护层及承载件所构成的两封装基板。
7.根据权利要求6所述的封装基板的制法,其特征在于,制成该粘着层的材质为强力胶或离型剂。
8.根据权利要求6所述的封装基板的制法,其特征在于,制成该承载件的材质为铜箔基板。
9.根据权利要求6所述的封装基板的制法,其特征在于,各该芯层的第一与第二表面上分别具有第一金属层与第二金属层,以借该第一及第二金属层分别形成该第一及第二线路层,且该第一及第二线路层分别具有第一及第二电性接触垫。
10.根据权利要求6所述的封装基板的制法,其特征在于,该制法还包括形成表面处理层于该第一及第二线路层的外露于该第一及第二绝缘保护层的表面上。
CN201210008727.5A 2012-01-12 2012-01-12 封装基板的制法 Expired - Fee Related CN103208429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210008727.5A CN103208429B (zh) 2012-01-12 2012-01-12 封装基板的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210008727.5A CN103208429B (zh) 2012-01-12 2012-01-12 封装基板的制法

Publications (2)

Publication Number Publication Date
CN103208429A CN103208429A (zh) 2013-07-17
CN103208429B true CN103208429B (zh) 2015-11-18

Family

ID=48755614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210008727.5A Expired - Fee Related CN103208429B (zh) 2012-01-12 2012-01-12 封装基板的制法

Country Status (1)

Country Link
CN (1) CN103208429B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576403B (zh) * 2013-10-18 2018-02-02 旭德科技股份有限公司 封装载板及其制作方法
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US7915080B2 (en) * 2008-12-19 2011-03-29 Texas Instruments Incorporated Bonding IC die to TSV wafers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法

Also Published As

Publication number Publication date
CN103208429A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
CN102867798B (zh) 无核心层的封装基板及其制造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
CN105261606A (zh) 无核心层封装基板及其制法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
CN103165555A (zh) 层叠封装的封装结构及其制法
CN105304584B (zh) 中介基板及其制造方法
CN103311225A (zh) 半导体封装件及其制法
CN105323948B (zh) 中介基板及其制造方法
CN104009006A (zh) 封装基板及其制法暨半导体封装件及其制法
CN103579173A (zh) 半导体封装件及其制法
US9018772B2 (en) Chip structure and multi-chip stack package
CN103208429B (zh) 封装基板的制法
US20140210672A1 (en) Electronic package structure
CN103515330A (zh) 封装基板暨半导体封装件及其制法
CN103066049B (zh) 封装基板及其制法
CN102738112A (zh) 封装基板及其制法
CN105009279B (zh) 半导体器件及制造半导体器件的方法
CN210897270U (zh) 一种用于三维扇出型封装的塑封结构
US20120057309A1 (en) USB device structure
CN105655303A (zh) 中介基板及其制法
CN103681586A (zh) 无核心封装基板及其制法
CN105575942A (zh) 中介基板及其制法
CN105810659A (zh) 封装装置及其制作方法
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法
CN105514081A (zh) 封装结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118

Termination date: 20200112

CF01 Termination of patent right due to non-payment of annual fee