CN105261606A - 无核心层封装基板及其制法 - Google Patents

无核心层封装基板及其制法 Download PDF

Info

Publication number
CN105261606A
CN105261606A CN201410368060.9A CN201410368060A CN105261606A CN 105261606 A CN105261606 A CN 105261606A CN 201410368060 A CN201410368060 A CN 201410368060A CN 105261606 A CN105261606 A CN 105261606A
Authority
CN
China
Prior art keywords
layer
those
making
coreless
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410368060.9A
Other languages
English (en)
Other versions
CN105261606B (zh
Inventor
白裕呈
林俊贤
邱士超
萧惟中
孙铭成
沈子杰
陈嘉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105261606A publication Critical patent/CN105261606A/zh
Application granted granted Critical
Publication of CN105261606B publication Critical patent/CN105261606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Abstract

一种无核心层封装基板及其制法，该无核心层封装基板包括：具有相对的第一表面与第二表面的介电层；嵌埋于该介电层内并外露于该第一表面的第一线路层，且该第一线路层具有多个第一电性接触垫；分别形成于该些第一电性接触垫上的多个突出构件，以供外部的导电元件包覆于该突出构件的接触面上；形成于该介电层的第二表面上的第二线路层；以及分别形成于该介电层内以电性连接该第一线路层及该第二线路层的多个导电盲孔。藉此，本发明可藉由该突出构件的较大接触面积，以强化该第一电性接触垫与该导电元件之间的接合力。

Description

无核心层封装基板及其制法
技术领域
本发明涉及一种无核心层封装基板及其制法，特别是指一种形成突出构件于线路层的电性接触垫上的无核心层封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能及高性能的发展趋势。为满足半导体封装件朝向高积集度(integration)及微型化(miniaturization)的封装需求，在无核心层封装基板中线路层的多个电性接触垫的尺寸愈来愈小，使得当以多个焊球将晶片接置于该些电性接触垫上时，该焊球与该电性接触垫之间的接触面积较小，因而容易导致该焊球与该电性接触垫之间产生接合力不足而影响后续产品的信赖性。
图1A为绘示现有技术的无核心层封装基板1的剖视示意图，图1B为绘示以焊球17将晶片16接置于现有技术图1A的无核心层封装基板1上的剖视示意图。
如图所示，无核心层封装基板1包括一介电层10、一第一线路层11、一第二线路层12、多个导电盲孔13、一第一绝缘保护层14以及一第二绝缘保护层15。
该介电层10具有相对的第一表面10a与第二表面10b，该第一线路层11具有多个第一电性接触垫111，该第二线路层12具有多个第二电性接触垫121，该些导电盲孔13电性连接该第一线路层11及该第二线路层12。
该第一绝缘保护层14形成于该介电层10的第一表面10a上，并具有多个第一开孔141以外露出该些第一电性接触垫111的接触面112。该第二绝缘保护层15形成于该介电层10的第二表面10b上，并具有多个第二开孔151以外露出该些第二电性接触垫121。
惟，上述图1A的无核心层封装基板1的缺点在于：该第一电性接触垫111的接触面112为平面，故如图1B所示，当以多个焊球17将晶片16接置于该些第一电性接触垫111时，该焊球17与该第一电性接触垫111之间的接触面积较小，因而容易导致该焊球17与该第一电性接触垫111之间产生接合力不足的问题，进而影响后续产品的信赖性。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
本发明的目的为提供一种无核心层封装基板及其制法，可藉由突出构件的较大接触面积，以强化该第一电性接触垫与该导电元件之间的接合力。
本发明的无核心层封装基板包括：介电层，其具有相对的第一表面与第二表面；第一线路层，其嵌埋于该介电层内并外露于该第一表面，且该第一线路层具有多个第一电性接触垫；多个突出构件，其分别形成于该些第一电性接触垫上，且各该突出构件具有接触面，以供外部的导电元件包覆于该突出构件的接触面上；第二线路层，其形成于该介电层的第二表面上；以及多个导电盲孔，其分别形成于该介电层内以电性连接该第一线路层及该第二线路层。
该突出构件的接触面可包括该突出构件的上表面与侧表面，且该突出构件的宽度可小于或等于该第一电性接触垫的宽度，该突出构件与该第一电性接触垫可为相同材质所形成者或一体成形者，该突出构件可为导电柱或导电迹线的焊垫，该导电元件可为焊球。
该第二线路层可具有多个第二电性接触垫，该导电盲孔可形成于该第一线路层与该第二电性接触垫之间。
该无核心层封装基板可包括导电层，其形成于该突出构件的接触面上或再形成于部分该第一电性接触垫上；或者，该导电层形成于该突出构件与该第一电性接触垫之间。
该无核心层封装基板可包括具有多个开孔的绝缘保护层，其形成于该介电层的第二表面与该第二线路层上，并藉由该些开孔分别外露出该第二线路层的该些第二电性接触垫。
本发明还提供一种无核心层封装基板的制法，其包括：形成具有多个第一开孔的第一阻层于承载板上；形成多个突出构件于该些第一开孔内；形成具有多个第一电性接触垫的第一线路层于该第一阻层上，其中，该些第一电性接触垫对应形成于该些突出构件上；形成具有相对的第一表面与第二表面的介电层于该第一线路层上，以将该第一线路层嵌埋于该介电层内，其中，该介电层的第一表面接合至该第一阻层，且该第一线路层外露于该介电层的第一表面；形成多个导电盲孔于该介电层内以电性连接该第一线路层，并形成第二线路层于该介电层的第二表面上以电性连接该些导电盲孔；以及移除该第一阻层以外露出该些突出构件的接触面。
该介电层可具有多个第二开孔，该些导电盲孔藉由填充导电材料于该些第二开孔内所形成。
该无核心层封装基板的制法可包括：形成剥离层于该承载板的顶面与底面其中一者或二者上，该第一阻层形成于该剥离层上，且该些第一开孔外露出部分该剥离层。
该无核心层封装基板的制法可包括：形成导电层于该第一阻层、该些第一开孔的壁面及该些第一开孔的剥离层上，该第一线路层形成于该导电层上，该些突出构件分别形成于该些第一开孔内的导电层上。
该无核心层封装基板的制法可包括：形成第二阻层于该第一线路层及该些第一电性接触垫上；依据该第二阻层移除部分该导电层以外露出部分该第一阻层；以及移除该第二阻层以外露出该第一线路层及该些第一电性接触垫。
该无核心层封装基板的制法可包括：形成具有多个第三开孔的绝缘保护层于该第二线路层及其多个第二电性接触垫上，并藉由该些第三开孔分别外露出该些第二电性接触垫；以及去除该剥离层以移除该承载板。
该无核心层封装基板的制法可包括：依序形成剥离层与第一导电层于该承载板的顶面与底面其中一者或二者上，该第一阻层形成于该第一导电层上，且该些第一开孔外露出部分该第一导电层。
该无核心层封装基板的制法可包括：形成第二导电层于该第一阻层及该些突出构件上，该第一线路层与该些第一电性接触垫形成于该第二导电层上。
该无核心层封装基板的制法可包括：去除该剥离层以移除该承载板；移除该第一导电层与该第一阻层以外露出该些突出构件的接触面；形成第二阻层于该些突出构件上；依据该第二阻层移除部分该第二导电层以外露出部分该介电层；以及移除该第二阻层以外露出该些突出构件的接触面。
由上可知，本发明的无核心层封装基板及其制法中，主要通过在第一线路层的多个第一电性接触垫上形成多个具有立体的接触面(如上表面及侧表面)的突出构件，以供外部的多个导电元件(如焊球)分别包覆于该些突出构件的接触面上，并可藉由该些导电元件将半导体元件(如晶片)接置于该些突出构件及第一电性接触垫上。藉此，该突出构件与该导电元件之间可形成较大的接触面积，以强化该第一电性接触垫与该导电元件的接合力，进而提高后续产品的信赖性。
附图说明
图1A为绘示现有技术的无核心层封装基板的剖视示意图；
图1B为绘示以焊球将晶片接置于现有技术图1A的无核心层封装基板上的剖视示意图；
图2A至图2L为绘示本发明的无核心层封装基板及其制法的一实施例的剖视示意图；
图2M为绘示以导电元件将半导体元件接置于本发明图2L的无核心层封装基板上的一实施例的剖视示意图；
图3A至图3L为绘示本发明的无核心层封装基板及其制法的另一实施例的剖视示意图；以及
图3M为绘示以导电元件将半导体元件接置于本发明图3L的无核心层封装基板上的另一实施例的剖视示意图。
符号说明
1、2、2'无核心层封装基板
10、27介电层
10a、27a第一表面
10b、27b第二表面
11、25第一线路层
111、251第一电性接触垫
112、241接触面
12、29第二线路层
121、281第二电性接触垫
13、28导电盲孔
14第一绝缘保护层
141、221第一开孔
15第二绝缘保护层
151、271第二开孔
16晶片
17焊球
20承载板
20a顶面
20b底面
21剥离层
211、23导电层
22第一阻层
24突出构件
26第二阻层
30绝缘保护层
301第三开孔
31半导体元件
32导电元件。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
同时，本说明书中所引用的如「上」、「一」、「第一」、「第二」、「表面」或「接触面」等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2L为绘示本发明的无核心层封装基板2及其制法的一实施例的剖视示意图，图2M为绘示以导电元件32将半导体元件31接置于本发明图2L的无核心层封装基板2上的一实施例的剖视示意图。
如图2A所示，先提供一具有相对的顶面20a与底面20b的承载板20，并形成一或二剥离层21于该承载板20的顶面20a与底面20b其中一者或二者上。该承载板20可为不锈钢板。
如图2B所示，依据该剥离层21是形成于该承载板20的顶面20a与底面20b其中一者或二者上，以形成一或二第一阻层22于该剥离层21上，且该第一阻层22具有多个第一开孔221以外露出部分该剥离层21。
如图2C所示，依据该第一阻层22是形成于该一或二剥离层21上，以藉由溅镀或其他方式形成一或二导电层23于该第一阻层22上、该些第一开孔221的壁面及该些第一开孔221的剥离层21上。该导电层23可为晶种层(seedlayer)。
如图2D所示，形成多个突出构件24于该些第一开孔221内的导电层23上，并形成具有多个第一电性接触垫251的第一线路层25于该导电层23上，且形成该些第一电性接触垫251于该些突出构件24及部分该导电层23上。该突出构件24可为导电柱(如铜柱)或导电迹线的焊垫等，且该突出构件24的宽度可小于或等于该第一电性接触垫251的宽度，该突出构件24与该第一电性接触垫251可为相同材质所形成者或一体成形者。
如图2E所示，形成第二阻层26于该第一线路层25及该些第一电性接触垫251上。
如图2F所示，依据该第二阻层26移除部分该导电层23以外露出部分该第一阻层22，再移除该第二阻层26以外露出该第一线路层25及该些第一电性接触垫251。
如图2G所示，形成具有相对的第一表面27a与第二表面27b的介电层27于该第一线路层25上以嵌埋该第一线路层25于该介电层27内。该介电层27的第一表面27a接合至该第一阻层22，该第一线路层25或该导电层23外露于该介电层27的第一表面27a。
如图2H所示，藉由激光钻孔或其他方式，自该第二表面27b形成多个第二开孔271于该介电层27中以外露出部分该第一线路层25。
如图2I所示，填充导电材料于该介电层27的第二开孔271内以形成多个导电盲孔28而电性连接该第一线路层25，并形成第二线路层29于该介电层27的第二表面27b上以电性连接该些导电盲孔28。该导电盲孔28与该第二线路层29两者可为同时形成、相同材质或一体成形；但在其他实施例中，两者也可为先后形成、不同材质或分别成形。
如图2J所示，形成具有多个第三开孔301的绝缘保护层30于该第二线路层29及其多个第二电性接触垫281上，并藉由该些第三开孔301分别外露出该些第二电性接触垫281。
如图2K所示，去除该剥离层21以移除该承载板20而外露出该第一阻层22。
如图2L所示，移除该第一阻层22以外露出该些突出构件24的接触面241或该导电层23，藉此形成一或二无核心层封装基板2。该突出构件24的接触面241可包括该突出构件24的上表面与侧表面，且该突出构件24的上表面高于该介电层27的第一表面27a，该第一线路层25上的导电层23齐平于该介电层27的第一表面27a。
此外，如图2M所示，可藉由外部的多个导电元件(如焊球)32包覆该些突出构件24的接触面(如上表面及侧表面)241或该些接触面241上的导电层23，以藉由该些导电元件32将半导体元件(如晶片)31接置于该些突出构件24及其下的第一电性接触垫251上。
图3A至图3L为绘示本发明的无核心层封装基板2'及其制法的另一实施例的剖视示意图，图3M为绘示以导电元件32将半导体元件31接置于本发明图3L的无核心层封装基板2'上的另一实施例的剖视示意图。
如图3A所示，先提供一具有相对的顶面20a与底面20b的承载板20，并形成一或二剥离层21于该承载板20的顶面20a与底面20b其中一者或二者上，且藉由溅镀或其他方式形成一或二导电层211于该剥离层21上。该承载板20可为不锈钢板，该导电层211可为晶种层。
如图3B所示，依据该剥离层21与该导电层211是形成于该承载板20的顶面20a与底面20b其中一者或二者上，以形成一或二第一阻层22于该导电层211上，且该第一阻层22具有多个第一开孔221以外露出部分该导电层211。
如图3C所示，形成多个突出构件24于该些第一开孔221所外露的导电层211上。该突出构件24可为导电柱(如铜柱)或导电迹线的焊垫等。
如图3D所示，依据该第一阻层22是形成于该一或二导电层211上，以藉由溅镀或其他方式形成一或二导电层23于该第一阻层22及该些突出构件24上。该导电层23可为晶种层。
如图3E所示，形成具有多个第一电性接触垫251的第一线路层25于该导电层23上。该第一电性接触垫251的宽度可小于、等于或大于该突出构件24的宽度。
在其他实施例中，也可不必形成有该导电层23，从而直接形成该第一线路层25于该第一阻层22上，并形成该些第一电性接触垫251于该些突出构件24上。
如图3F所示，形成具有相对的第一表面27a与第二表面27b的介电层27于该导电层23与该第一线路层25上，以将该第一线路层25嵌埋于该介电层27内且外露于该第一表面27a，且该介电层27的第一表面27a面向该第一阻层22。接着，可藉由激光钻孔或其他方式，自该第二表面27b形成多个第二开孔271于该介电层27中以外露出部分该第一线路层25。
在其他实施例中，也可不必形成有该导电层23，从而直接形成该介电层27于该第一阻层22上，并形成该些第一电性接触垫251于该些突出构件24上。
如图3G所示，填充导电材料于该介电层27的第二开孔271内以形成多个导电盲孔28而电性连接该第一线路层25，并形成第二线路层29于该介电层27的第二表面27b上以电性连接该些导电盲孔28。该导电盲孔28与该第二线路层29两者可为同时形成、相同材质或一体成形；但在其他实施例中，两者也可为先后形成、不同材质或分别成形。
如图3H所示，去除该剥离层21以移除该承载板20而外露出该导电层211与该第一阻层22。
如图3I所示，移除该导电层211与该第一阻层22以外露出该些突出构件24的接触面241及部分该导电层23。
如图3J所示，形成第二阻层26于该些突出构件24的上表面。
如图3K所示，依据该第二阻层26移除部分该导电层23以外露出部分该介电层27的第一表面27a。
如图3L所示，移除该第二阻层26以外露出该些突出构件24的接触面241，藉此形成一或二无核心层封装基板2。该突出构件24的接触面241可包括该突出构件24的上表面与侧表面，且该突出构件24的上表面高于该介电层27的第一表面27a，该第一线路层25齐平于该介电层27的第一表面27a。
此外，如图3M所示，可藉由外部的多个导电元件(如焊球)32包覆该些突出构件24的接触面(如上表面及侧表面)241与该些突出构件24下的导电层23，以藉由该些导电元件32将半导体元件(如晶片)31接置于该些突出构件24上。
本发明另提供一种无核心层封装基板2，如图2L所示，请一并参考图2M。无核心层封装基板2主要包括一介电层27、一第一线路层25、多个突出构件24、一第二线路层29以及多个导电盲孔28。
该介电层27具有相对的第一表面27a与第二表面27b。该第一线路层25嵌埋于该介电层27内并外露于该第一表面27a，且该第一线路层25具有多个第一电性接触垫251。
该些突出构件24分别形成于该些第一电性接触垫251上，且各该突出构件24具有接触面241，以供外部的导电元件32包覆于该突出构件24的接触面241上。该突出构件24的接触面241可包括该突出构件24的上表面与侧表面，且该突出构件24的宽度可小于或等于该第一电性接触垫251的宽度，该突出构件24与该第一电性接触垫251可为相同材质所形成者或一体成形者，该突出构件24可为导电柱(如铜柱)或导电迹线的焊垫等，该导电元件32可为焊球等。
该第二线路层29形成于该介电层27的第二表面27b上，并具有多个第二电性接触垫281，该导电盲孔28可形成于该介电层27内以电性连接该第一线路层25及该第二线路层29的第二电性接触垫281。
该无核心层封装基板2可包括导电层23，其形成于该突出构件24的接触面241上或再形成于部分该第一电性接触垫251上。该导电元件32包覆该接触面241的导电层23或再包覆该第一电性接触垫251的导电层23。
该无核心层封装基板2可包括具有多个开孔(如第三开孔301)的绝缘保护层30，该绝缘保护层30形成于该介电层27的第二表面27b与该第二线路层29上，并藉由该些开孔(如第三开孔301)分别外露出该第二线路层29的第二电性接触垫281。
本发明又提供一种无核心层封装基板2'，如图3L所示，请一并参考图3M。图3L的无核心层封装基板2'与上述图2L的无核心层封装基板2大致相同，其主要差异如下：
在图3L中，该导电层23形成于该突出构件24与该第一电性接触垫251之间。因此，如图3M所示，该导电元件32可包覆该突出构件24的接触面241或再包覆该突出构件24下的导电层23。
由上可知，本发明的无核心层封装基板及其制法中，主要通过在第一线路层的多个第一电性接触垫上形成多个具有立体的接触面(如上表面及侧表面)的突出构件，以供外部的多个导电元件(如焊球)分别包覆于该些突出构件的接触面上，并可藉由该些导电元件将半导体元件(如晶片)接置于该些突出构件及第一电性接触垫上。藉此，该突出构件与该导电元件之间可形成较大的接触面积，以强化该第一电性接触垫与该导电元件的接合力，进而提高后续产品的信赖性。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种无核心层封装基板，其包括：
介电层，其具有相对的第一表面与第二表面；
第一线路层，其嵌埋于该介电层内并外露于该第一表面，且该第一线路层具有多个第一电性接触垫；
多个突出构件，其分别形成于该些第一电性接触垫上，且各该突出构件具有接触面，以供外部的导电元件包覆于该突出构件的接触面上；
第二线路层，其形成于该介电层的第二表面上；以及
多个导电盲孔，其分别形成于该介电层内以电性连接该第一线路层及该第二线路层。
2.根据权利要求1所述的无核心层封装基板，其特征为，该突出构件的接触面包括该突出构件的上表面与侧表面。
3.根据权利要求1所述的无核心层封装基板，其特征为，该突出构件的宽度小于或等于该第一电性接触垫的宽度。
4.根据权利要求1所述的无核心层封装基板，其特征为，该突出构件与该第一电性接触垫为相同材质所形成者或一体成形者。
5.根据权利要求1所述的无核心层封装基板，其特征为，该突出构件为导电柱或导电迹线的焊垫，该导电元件为焊球。
6.根据权利要求1所述的无核心层封装基板，其特征为，该第二线路层具有多个第二电性接触垫，该导电盲孔形成于该第一线路层与该第二电性接触垫之间。
7.根据权利要求1所述的无核心层封装基板，其特征为，该无核心层封装基板还包括导电层，其形成于该突出构件的接触面上或再形成于部分该第一电性接触垫上。
8.根据权利要求1所述的无核心层封装基板，其特征为，该无核心层封装基板还包括导电层，其形成于该突出构件与该第一电性接触垫之间。
9.根据权利要求1所述的无核心层封装基板，其特征为，该无核心层封装基板还包括具有多个开孔的绝缘保护层，其形成于该介电层的第二表面与该第二线路层上，并藉由该些开孔分别外露出该第二线路层的第二电性接触垫。
10.一种无核心层封装基板的制法，其包括：
形成具有多个第一开孔的第一阻层于承载板上；
形成多个突出构件于该些第一开孔内；
形成具有多个第一电性接触垫的第一线路层于该第一阻层上，其中，该些第一电性接触垫对应形成于该些突出构件上；
形成具有相对的第一表面与第二表面的介电层于该第一线路层上，以将该第一线路层嵌埋于该介电层内，其中，该介电层的第一表面接合至该第一阻层，且该第一线路层外露于该介电层的第一表面；
形成多个导电盲孔于该介电层内以电性连接该第一线路层，并形成第二线路层于该介电层的第二表面上以电性连接该些导电盲孔；以及
移除该第一阻层以外露出该些突出构件的接触面。
11.根据权利要求10所述的无核心层封装基板的制法，其特征为，该介电层还具有多个第二开孔，该些导电盲孔藉由填充导电材料于该些第二开孔内所形成。
12.根据权利要求10所述的无核心层封装基板的制法，其特征为，该制法还包括形成剥离层于该承载板的顶面与底面其中一者或二者上，该第一阻层形成于该剥离层上，且该些第一开孔外露出部分该剥离层。
13.根据权利要求12所述的无核心层封装基板的制法，其特征为，该制法还包括形成导电层于该第一阻层、该些第一开孔的壁面及该些第一开孔的剥离层上，该第一线路层形成于该导电层上，该些突出构件分别形成于该些第一开孔内的导电层上。
14.根据权利要求13所述的无核心层封装基板的制法，其特征为，该制法还包括：
形成第二阻层于该第一线路层及该些第一电性接触垫上；
依据该第二阻层移除部分该导电层以外露出部分该第一阻层；以及
移除该第二阻层以外露出该第一线路层及该些第一电性接触垫。
15.根据权利要求14所述的无核心层封装基板的制法，其特征为，该制法还包括：
形成具有多个第三开孔的绝缘保护层于该第二线路层及其多个第二电性接触垫上，并藉由该些第三开孔分别外露出该些第二电性接触垫；以及
去除该剥离层以移除该承载板。
16.根据权利要求10所述的无核心层封装基板的制法，其特征为，该制法还包括依序形成剥离层与第一导电层于该承载板的顶面与底面其中一者或二者上，该第一阻层形成于该第一导电层上，且该些第一开孔外露出部分该第一导电层。
17.根据权利要求16所述的无核心层封装基板的制法，其特征为，该制法还包括形成第二导电层于该第一阻层及该些突出构件上，该第一线路层与该些第一电性接触垫形成于该第二导电层上。
18.根据权利要求17所述的无核心层封装基板的制法，其特征为，该制法还包括：
去除该剥离层以移除该承载板；
移除该第一导电层与该第一阻层以外露出该些突出构件的接触面；
形成第二阻层于该些突出构件上；
依据该第二阻层移除部分该第二导电层以外露出部分该介电层；以及
移除该第二阻层以外露出该些突出构件的接触面。
19.根据权利要求10所述的无核心层封装基板的制法，其特征为，该承载板为不锈钢板。
CN201410368060.9A 2014-07-17 2014-07-30 无核心层封装基板的制法 Active CN105261606B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103124499 2014-07-17
TW103124499A TWI533771B (zh) 2014-07-17 2014-07-17 無核心層封裝基板及其製法

Publications (2)

Publication Number Publication Date
CN105261606A true CN105261606A (zh) 2016-01-20
CN105261606B CN105261606B (zh) 2019-02-15

Family

ID=55075817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410368060.9A Active CN105261606B (zh) 2014-07-17 2014-07-30 无核心层封装基板的制法

Country Status (3)

Country Link
US (2) US9510463B2 (zh)
CN (1) CN105261606B (zh)
TW (1) TWI533771B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221521A (zh) * 2016-03-21 2017-09-29 台湾积体电路制造股份有限公司 半导体封装
CN107241876A (zh) * 2016-03-28 2017-10-10 上海美维科技有限公司 一种无芯板单面埋线印制电路板的加工方法
CN107424973A (zh) * 2016-05-23 2017-12-01 恒劲科技股份有限公司 封装基板及其制法
CN107592942A (zh) * 2016-05-06 2018-01-16 华为技术有限公司 具有焊球的封装结构及封装结构的制造方法
CN108022897A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
CN108538801A (zh) * 2017-03-06 2018-09-14 日月光半导体制造股份有限公司 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
CN108811301A (zh) * 2017-05-04 2018-11-13 南亚电路板股份有限公司 电路板结构及其制造方法
US10573587B2 (en) 2016-11-01 2020-02-25 Industrial Technology Research Institute Package structure and manufacturing method thereof
CN113130336A (zh) * 2021-04-16 2021-07-16 中国电子科技集团公司第二十四研究所 一种基板预植Au凸点的倒装焊工艺方法
CN113286439A (zh) * 2021-07-22 2021-08-20 深圳市志金电子有限公司 一种内置引线电镀线路板制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
TWI607676B (zh) * 2016-06-08 2017-12-01 矽品精密工業股份有限公司 封裝基板及其電子封裝件與製法
US10419225B2 (en) 2017-01-30 2019-09-17 Factom, Inc. Validating documents via blockchain
US10817873B2 (en) 2017-03-22 2020-10-27 Factom, Inc. Auditing of electronic documents
US11134120B2 (en) 2018-05-18 2021-09-28 Inveniam Capital Partners, Inc. Load balancing in blockchain environments
US11170366B2 (en) 2018-05-18 2021-11-09 Inveniam Capital Partners, Inc. Private blockchain services
US20200006273A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Microelectronic device interconnect structure
US11620642B2 (en) 2018-08-06 2023-04-04 Inveniam Capital Partners, Inc. Digital contracts in blockchain environments
CN109729639B (zh) 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US11343075B2 (en) 2020-01-17 2022-05-24 Inveniam Capital Partners, Inc. RAM hashing in blockchain environments
CN117461125A (zh) * 2021-04-26 2024-01-26 上海虹感微电子科技有限公司 微电路之间基于块的互连结构的制造方法
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124925A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
CN101290917A (zh) * 2007-04-17 2008-10-22 南亚电路板股份有限公司 焊接垫结构
US20090323299A1 (en) * 2006-05-22 2009-12-31 Hitachi Cable, Ltd. Electronic device substrate, electronic device and methods for making same
CN102054714A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 封装结构的制法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025134B2 (ja) * 2005-01-21 2012-09-12 株式会社半導体エネルギー研究所 半導体装置
EP2290682A3 (en) * 2005-12-14 2011-10-05 Shinko Electric Industries Co., Ltd. Package with a chip embedded between two substrates and method of manufacturing the same
TWI387064B (zh) * 2007-05-03 2013-02-21 Unimicron Technology Corp 半導體封裝基板及其製法
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8299626B2 (en) * 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
TWI388018B (zh) * 2009-10-22 2013-03-01 Unimicron Technology Corp 封裝結構之製法
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
JP5543754B2 (ja) * 2009-11-04 2014-07-09 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US9553070B2 (en) * 2013-04-30 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9159670B2 (en) * 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
TWI549201B (zh) * 2014-04-08 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI555101B (zh) * 2014-05-27 2016-10-21 矽品精密工業股份有限公司 封裝結構及其製法
CN105722299B (zh) * 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124925A1 (en) * 2005-12-07 2007-06-07 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
US20090323299A1 (en) * 2006-05-22 2009-12-31 Hitachi Cable, Ltd. Electronic device substrate, electronic device and methods for making same
CN101290917A (zh) * 2007-04-17 2008-10-22 南亚电路板股份有限公司 焊接垫结构
CN102054714A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 封装结构的制法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221521A (zh) * 2016-03-21 2017-09-29 台湾积体电路制造股份有限公司 半导体封装
US11171016B2 (en) 2016-03-21 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing process thereof
CN107221521B (zh) * 2016-03-21 2021-01-26 台湾积体电路制造股份有限公司 半导体封装及其制造过程
US10707094B2 (en) 2016-03-21 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
CN107241876A (zh) * 2016-03-28 2017-10-10 上海美维科技有限公司 一种无芯板单面埋线印制电路板的加工方法
CN107241876B (zh) * 2016-03-28 2019-05-07 上海美维科技有限公司 一种无芯板单面埋线印制电路板的加工方法
CN107592942A (zh) * 2016-05-06 2018-01-16 华为技术有限公司 具有焊球的封装结构及封装结构的制造方法
CN107424973A (zh) * 2016-05-23 2017-12-01 恒劲科技股份有限公司 封装基板及其制法
US10522438B2 (en) 2016-11-01 2019-12-31 Industrial Technology Research Institute Package structure having under ball release layer and manufacturing method thereof
US10573587B2 (en) 2016-11-01 2020-02-25 Industrial Technology Research Institute Package structure and manufacturing method thereof
CN108022897A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
CN108538801A (zh) * 2017-03-06 2018-09-14 日月光半导体制造股份有限公司 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
CN108538801B (zh) * 2017-03-06 2021-10-01 日月光半导体制造股份有限公司 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
CN108811301A (zh) * 2017-05-04 2018-11-13 南亚电路板股份有限公司 电路板结构及其制造方法
CN108811301B (zh) * 2017-05-04 2021-09-24 南亚电路板股份有限公司 电路板结构及其制造方法
CN113130336A (zh) * 2021-04-16 2021-07-16 中国电子科技集团公司第二十四研究所 一种基板预植Au凸点的倒装焊工艺方法
CN113286439A (zh) * 2021-07-22 2021-08-20 深圳市志金电子有限公司 一种内置引线电镀线路板制作方法

Also Published As

Publication number Publication date
US9899249B2 (en) 2018-02-20
US20170047240A1 (en) 2017-02-16
US20160021743A1 (en) 2016-01-21
US9510463B2 (en) 2016-11-29
CN105261606B (zh) 2019-02-15
TWI533771B (zh) 2016-05-11
TW201605309A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
CN105261606A (zh) 无核心层封装基板及其制法
CN102867798B (zh) 无核心层的封装基板及其制造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
CN105493278B (zh) 用于基板的超细间距和间隔互连
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN104681531B (zh) 封装基板及其制法
CN103493610A (zh) 刚性柔性基板及其制造方法
CN102832192B (zh) 背面接触形成
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
JP2010219121A5 (ja) 半導体装置及びその製造方法、電子装置
CN105321888A (zh) 封装结构及其制法
CN105405835A (zh) 中介基板及其制法
CN105304584A (zh) 中介基板及其制造方法
CN104425417A (zh) 半导体装置及其制法与半导体结构
CN105633055A (zh) 半导体封装结构及其制法
CN105762131A (zh) 封装结构及其制法
JP2018512694A (ja) 電気接続構造の製造方法
CN103579173A (zh) 半导体封装件及其制法
CN105323948A (zh) 中介基板及其制造方法
CN103515330A (zh) 封装基板暨半导体封装件及其制法
CN104134641A (zh) 半导体封装件及其制法
CN104051405A (zh) 嵌埋有电子组件的线路板结构及其制法
CN112770495B (zh) 全向内埋模组及制作方法、封装结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant