CN103515330A - 封装基板暨半导体封装件及其制法 - Google Patents

封装基板暨半导体封装件及其制法 Download PDF

Info

Publication number
CN103515330A
CN103515330A CN201210225150.3A CN201210225150A CN103515330A CN 103515330 A CN103515330 A CN 103515330A CN 201210225150 A CN201210225150 A CN 201210225150A CN 103515330 A CN103515330 A CN 103515330A
Authority
CN
China
Prior art keywords
metallic plate
perforate
encapsulating material
layer
core line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210225150.3A
Other languages
English (en)
Inventor
何祈庆
于有志
蔡瀛洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103515330A publication Critical patent/CN103515330A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种封装基板暨半导体封装件及其制法，该封装基板包括金属板、第一封装材料、第二封装材料与表面线路层，该金属板的相对两表面分别形成有多个第一金属板开孔与多个第二金属板开孔，该第二金属板开孔的底端连通该第一金属板开孔的底端，该第一封装材料形成于该第一金属板开孔中，该第二封装材料形成于该第二金属板开孔中，该表面线路层形成于该第一封装材料上与该第一核心线路层上。本发明能有效降低制作成本，并增进产品可靠度。

Description

封装基板暨半导体封装件及其制法
技术领域
本发明有关于一种封装基板暨半导体封装件及其制法，尤指一种无承载板的封装基板暨半导体封装件及其制法。
背景技术
传统上，封装基板是由一核心板及对称形成于其两侧的线路增层结构所构成，由于使用核心板将导致导电路径的长度及整体结构的厚度增加，而难以满足电子产品功能不断提升与体积不断缩小的需求，遂发展出无核心（coreless）型式的封装基板，其能缩短导电路径的长度及降低整体结构的厚度，以符合高频化与微小化的趋势。
请参考图1A至图L图，其为现有无核心型式的封装基板及其制法的剖视图。
如图1A所示，提供一承载板10，其具有相对的第一表面10a与第二表面10b。
如图1B所示，于该第一表面10a与第二表面10b上分别形成第一导电层11a与第二导电层11b。
如图1C所示，于该第一导电层11a上形成第一阻层12，且该第一阻层12具有多个外露部分该第一导电层11a的第一阻层开孔120。
如图1D所示，于该第一阻层开孔120中电镀形成第一金属层13。
如图1E所示，于该第一阻层12与第一金属层13上形成第二阻层14，且该第二阻层14具有多个外露部分该第一金属层13的第二阻层开孔140。
如图1F所示，于该第二阻层开孔140中电镀形成第二金属层15。
如图1G所示，移除该第一阻层12与第二阻层14。
如图1H所示，于该第一导电层11a上形成包覆该第一金属层13与第二金属层15的封装材料16。
如图1I所示，移除高于该第二金属层15的封装材料16。
如图1J所示，于该第二导电层11b上形成第三阻层17，且该第三阻层17具有外露部分该第二导电层11b的第三阻层开孔170。
如图1K所示，移除未被该第三阻层17所覆盖的第一导电层11a、第二导电层11b与承载板10。
如图1L所示，移除该第三阻层17，并于该第一金属层13与第二金属层15的表面上形成表面处理层18。
然而，随着半导体产品轻薄短小的发展趋势，上述现有无核心型式的封装基板的高度虽有所缩减，但必须经过两次的电镀工艺，而具有较高的生产成本。
请参阅第2012/0007234号美国专利或图2，其为现有无载具的半导体封装件的剖视图。如图所示，该无载具的半导体封装件2于金属载板上利用蚀刻方式形成多个凹槽200及相对应的导电柱201，该导电柱201即对应为电性终端或芯片垫位置，而后于该凹槽200中填充封装材料21，该半导体封装件2无需两次电镀工艺，所以可节省生产成本。
但是，该半导体封装件2于蚀刻后会使导电柱201下方呈喇叭状（如图2所示），而在经过高低温度循环测试之后，容易发生封装材料21破裂的问题，且导电柱201也有向下脱落的风险。
因此，如何避免上述现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺点，本发明的主要目的在于提供一种封装基板暨半导体封装件及其制法，能有效降低制作成本，并增进产品可靠度。
本发明的封装基板，包括：金属板，其具有相对的第一表面与第二表面，于该金属板的第一表面与第二表面分别形成有多个第一金属板开孔与多个第二金属板开孔，各该第一金属板开孔与第二金属板开孔于开口端的宽度大于底端的宽度，该第二金属板开孔的底端连通该第一金属板开孔的底端，而该等第一金属板开孔之间与该等第二金属板开孔之间分别定义出第一核心线路层与第二核心线路层；第一封装材料，其形成于该第一金属板开孔中；第二封装材料，其形成于该第二金属板开孔中；以及表面线路层，其形成于该第一封装材料上与该第一核心线路层上。
本发明还提供一种半导体封装件，其包括：金属板，其具有相对的第一表面与第二表面，于该金属板的第一表面与第二表面分别形成有多个第一金属板开孔与多个第二金属板开孔，各该第一金属板开孔与第二金属板开孔于开口端的宽度大于底端的宽度，该第二金属板开孔的底端连通该第一金属板开孔的底端，而该等第一金属板开孔之间与该等第二金属板开孔之间分别定义出第一核心线路层与第二核心线路层；第一封装材料，其形成于该第一金属板开孔中；第二封装材料，其形成于该第二金属板开孔中；表面线路层，其形成于该第一封装材料上与该第一核心线路层上；半导体芯片，其接置于该封装基板上，且电性连接该表面线路层；以及第三封装材料，其形成于该封装基板的第一表面上，且包覆该半导体芯片。
本发明提供一种封装基板的制法，其包括：于一金属板的第一表面形成多个第一金属板开孔，各该第一金属板开孔于开口端的宽度大于底端的宽度，而于该等第一金属板开孔之间定义出第一核心线路层；于该第一表面上与第一金属板开孔中形成第一封装材料，且该第一封装材料具有多个外露该第一核心线路层的第一封装材料开孔；于该第一封装材料上与第一封装材料开孔中形成电性连接该第一核心线路层的表面线路层；于相对该第一表面的该金属板第二表面形成多个第二金属板开孔，各该第二金属板开孔于开口端的宽度大于底端的宽度，而于该等第二金属板开孔之间定义出第二核心线路层，该第二金属板开孔的底端连通该第一金属板开孔的底端；以及于该第二金属板开孔中形成第二封装材料。
本发明提供另一种封装基板的制法，其包括：于一金属板的第二表面形成多个第二金属板开孔，各该第二金属板开孔于开口端的宽度大于底端的宽度，而于该等第二金属板开孔之间定义出第二核心线路层；于该第二金属板开孔中形成第二封装材料；于相对该第二表面的该金属板第一表面形成多个第一金属板开孔，各该第一金属板开孔于开口端的宽度大于底端的宽度，而于该等第一金属板开孔之间定义出第一核心线路层，该第一金属板开孔的底端连通该第二金属板开孔的底端；于该第一表面上与第一金属板开孔中形成第一封装材料，该第一封装材料具有多个外露该第一核心线路层的第一封装材料开孔；以及于该第一封装材料上与第一封装材料开孔中形成电性连接该第一核心线路层的表面线路层。
本发明还提供一种封装件的制法，其包括：提供一封装基板，其包括：一具有相对的第一表面与第二表面的金属板，于该金属板的第一表面与第二表面分别形成有多个第一金属板开孔与多个第二金属板开孔，各该第一金属板开孔与第二金属板开孔于开口端的宽度大于底端的宽度，该第二金属板开孔的底端连通该第一金属板开孔的底端，而该等第一金属板开孔之间与该等第二金属板开孔之间分别定义出第一核心线路层与第二核心线路层；第一封装材料，其形成于该第一金属板开孔中；第二封装材料，其形成于该第二金属板开孔中；以及表面线路层，其形成于该第一封装材料上与该第一核心线路层上；于该封装基板上接置半导体芯片，并使该半导体芯片电性连接该表面线路层；以及于该封装基板的第一表面上形成包覆该半导体芯片的第三封装材料。
由上可知，本发明通过于金属板的上下表面进行蚀刻及填入封装材料，以形成导通上下表面的核心线路层，而无须两次电镀工艺，所以可降低制作程序。此外，该核心线路层与封装材料的界面在表面处大致垂直于该表面，因此可减少封装材料破裂的问题。此外，该核心线路层的中间部分向外突出而扣住该封装材料，所以能有效避免该核心线路层脱落。
附图说明
图1A至图1L为现有四边扁平无导脚型式的半导体封装件及其制法的剖视图；
图2为现有无载具的半导体封装件的剖视图；
图3A至图3I为本发明的封装基板及其制法的第一实施例的剖视图，其中，图3I’为图3I的另一实施例；
图4A至图4D为本发明的封装件及其制法的剖视图；以及
图5A至图5I为本发明的封装基板及其制法的第二实施例的剖视图。
主要组件符号说明
10      承载板
10a,30a 第一表面
10b,30b 第二表面
11a     第一导电层
11b     第二导电层
12      第一阻层
120     第一阻层开孔
13      第一金属层
14      第二阻层
140     第二阻层开孔
15      第二金属层
16,21   封装材料
17      第三阻层
170     第三阻层开孔
18,34   表面处理层
2       半导体封装件
200     槽
201     导电柱
30      金属板
300a    第一金属板开孔
300b    第二金属板开孔
301a    第一核心线路层
301b    第二核心线路层
301     核心线路层
31a     第一封装材料
31b     第二封装材料
310a    第一封装材料开孔
32     表面线路层
321    电性接点
33     绝缘保护层
330    绝缘保护层开孔
3      封装基板
40     半导体芯片
41     焊线
42     第三封装材料
43     焊球。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“端”、“底”、“宽度”、“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
请参阅图3A至图3I，其为本发明的封装基板及其制法的第一实施例的剖视图。
如图3A所示，提供一金属板30，其具有相对的第一表面30a与第二表面30b。
如图3B所示，以例如蚀刻的方式，于该金属板30的第一表面30a形成多个第一金属板开孔300a，各该第一金属板开孔300a于开口端的宽度大于底端的宽度，而于该等第一金属板开孔300a之间定义出第一核心线路层301a。
如图3C所示，于该第一金属板开孔300a中形成第一封装材料31a，且该第一封装材料31a具有多个外露该第一核心线路层301a的第一封装材料开孔310a。
如图3D所示，借由例如电镀工艺于该第一封装材料31a上与第一封装材料开孔310a中形成电性连接该第一核心线路层301a的表面线路层32。
如图3E所示，于该第一封装材料31a与表面线路层32上形成绝缘保护层33，且该绝缘保护层33具有多个对应外露该表面线路层32的电性接点321的绝缘保护层开孔330。
如图3F所示，于该绝缘保护层开孔330中的电性接点321上形成表面处理层34。
如图3G所示，于该金属板30的第二表面30b形成多个第二金属板开孔300b，各该第二金属板开孔300b于开口端的宽度大于底端的宽度，而于该等第二金属板开孔300b之间定义出第二核心线路层301b，该第二金属板开孔300b的底端连通该第一金属板开孔300a的底端，且该第一核心线路层301a与第二核心线路层301b构成核心线路层301，该表面线路层32借由核心线路层301向下导通，且该核心线路层301借由第一金属板开孔300a与第二金属板开孔300b而于水平方向分离成彼此绝缘的多个个部分。
如图3H所示，于该第二金属板开孔300b中与第二表面30b上形成第二封装材料31b。
如图3I所示，其延续自图3H，以例如研磨的方式移除该第二表面30b上的第二封装材料31b，至此即完成本发明的封装基板3。
或者，如图3I’所示，于其它实施例中，该第一封装材料31a还形成于该金属板30的第一表面30a上。
请参阅图4A至图4D，其为本发明的半导体封装件及其制法的剖视图。
如图4A所示，提供一如第3I图所示的封装基板3，于该封装基板3上接置半导体芯片40。
如图4B所示，借由焊线41使该半导体芯片40电性连接该表面线路层32。
如图4C所示，于该封装基板3上形成包覆该半导体芯片40的第三封装材料42。
如图4D所示，于该第二核心线路层301b的表面上接置焊球43。
第二实施例
请参阅图5A至图5I，其为本发明的封装基板及其制法的第二实施例的剖视图。
如图5A所示，提供一金属板30，其具有相对的第一表面30a与第二表面30b。
如图5B所示，于该金属板30的第二表面30b形成多个第二金属板开孔300b，各该第二金属板开孔300b于开口端的宽度大于底端的宽度，而于该等第二金属板开孔300b之间定义出第二核心线路层301b。
如图5C所示，于该第二金属板开孔300b中与第二表面30b上形成第二封装材料31b。
如图5D所示，于该金属板30的第一表面30a形成多个第一金属板开孔300a，各该第一金属板开孔300a于开口端的宽度大于底端的宽度，而于该等第一金属板开孔300a之间定义出第一核心线路层301a，该第一金属板开孔300a的底端连通该第二金属板开孔300b的底端，且该第一核心线路层301a与第二核心线路层301b构成核心线路层301。
如图5E所示，于该第一金属板开孔300a中形成第一封装材料31a，该第一封装材料31a具有多个外露该第一核心线路层301a的第一封装材料开孔310a。
如图5F所示，借由例如电镀工艺于该第一封装材料31a上与第一封装材料开孔310a中形成电性连接该第一核心线路层301a的表面线路层32。
如图5G所示，于该第一封装材料31a与表面线路层32上形成绝缘保护层33，且该绝缘保护层33具有多个对应外露该表面线路层32的电性接点321的绝缘保护层开孔330。
如图5H所示，于该绝缘保护层开孔330中的电性接点321上形成表面处理层34。
如图5I所示，以例如研磨的方式移除该第二表面30b上的第二封装材料31b，至此即完成本发明的封装基板3。
要补充说明的是，本实施例的封装件及其制法基本上与前一实施例相同，所以不在此加以赘述与图标。
本发明提供一种封装基板3，其包括：金属板30，其具有相对的第一表面30a与第二表面30b，于该金属板30的第一表面30a与第二表面30b分别形成有多个第一金属板开孔300a与多个第二金属板开孔300b，各该第一金属板开孔300a与第二金属板开孔300b于开口端的宽度大于底端的宽度，该第二金属板开孔300b的底端连通该第一金属板开孔300a的底端，而该等第一金属板开孔300a之间与该等第二金属板开孔300b之间分别定义出第一核心线路层301a与第二核心线路层301b；第一封装材料31a，其形成于该第一金属板开孔300a中；第二封装材料31b，其形成于该第二金属板开孔300b中；以及表面线路层32，其形成于该第一封装材料31a上与该第一核心线路层301a上。
本发明还提供一种半导体封装件，其包括：金属板30，其具有相对的第一表面30a与第二表面30b，于该金属板30的第一表面30a与第二表面30b分别形成有多个第一金属板开孔300a与多个第二金属板开孔300b，各该第一金属板开孔300a与第二金属板开孔300b于开口端的宽度大于底端的宽度，该第二金属板开孔300b的底端连通该第一金属板开孔300a的底端，而该等第一金属板开孔300a之间与该等第二金属板开孔300b之间分别定义出第一核心线路层301a与第二核心线路层301b；第一封装材料31a，其形成于该第一金属板开孔300a中；第二封装材料31b，其形成于该第二金属板开孔300b中；表面线路层32，其形成于该第一封装材料31a上与该第一核心线路层301a上；半导体芯片40，其接置于该封装基板3上，且电性连接该表面线路层32；以及第三封装材料42，其形成于该封装基板3的第一表面30a上，且包覆该半导体芯片40。
综上所述，相比于现有技术，本发明通过于金属板的上下表面进行蚀刻及填入封装材料，以形成导通上下表面的核心线路层，而无须两次电镀工艺，所以可降低制作成本。此外，该核心线路层与封装材料的界面在表面处大致垂直于该表面，因此可减少封装材料破裂的问题；而且，该核心线路层的中间部分向外突出而扣住该封装材料，所以能有效避免该核心线路层脱落。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种封装基板，其包括：
金属板，其具有相对的第一表面与第二表面，于该金属板的第一表面与第二表面分别形成有多个第一金属板开孔与多个第二金属板开孔，各该第一金属板开孔与第二金属板开孔于开口端的宽度系大于底端的宽度，该第二金属板开孔的底端连通该第一金属板开孔的底端，而该等第一金属板开孔之间与该等第二金属板开孔之间分别定义出第一核心线路层与第二核心线路层；
第一封装材料，其形成于该第一金属板开孔中；
第二封装材料，其形成于该第二金属板开孔中；以及
表面线路层，其形成于该第一封装材料上与该第一核心线路层上。
2.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括绝缘保护层，其形成于该第一封装材料与表面线路层上，且该绝缘保护层具有多个对应外露该表面线路层的电性接点的绝缘保护层开孔。
3.根据权利要求2所述的封装基板，其特征在于，该封装基板还包括表面处理层，其形成于该绝缘保护层开孔中的电性接点上。
4.根据权利要求1所述的封装基板，其特征在于，该第一封装材料还形成于该金属板的第一表面上。
5.一种半导体封装件，其包括：
金属板，其具有相对的第一表面与第二表面，于该金属板的第一表面与第二表面分别形成有多个第一金属板开孔与多个第二金属板开孔，各该第一金属板开孔与第二金属板开孔于开口端的宽度大于底端的宽度，该第二金属板开孔的底端连通该第一金属板开孔的底端，而该等第一金属板开孔之间与该等第二金属板开孔之间分别定义出第一核心线路层与第二核心线路层；
第一封装材料，其形成于该第一金属板开孔中；
第二封装材料，其形成于该第二金属板开孔中；
表面线路层，其形成于该第一封装材料上与该第一核心线路层上；
半导体芯片，其接置于该封装基板上，且电性连接该表面线路层；以及
第三封装材料，其形成于该封装基板的第一表面上，且包覆该半导体芯片。
6.根据权利要求5所述的半导体封装件，其特征在于，该半导体封装件还包括绝缘保护层，其形成于该第一封装材料与表面线路层上，且该绝缘保护层具有多个对应外露该表面线路层的电性接点的绝缘保护层开孔。
7.根据权利要求6所述的半导体封装件，其特征在于，该半导体封装件还包括表面处理层，其形成于该绝缘保护层开孔中的电性接点上。
8.根据权利要求5所述的半导体封装件，其特征在于，该半导体封装件还包括焊球，其接置于该第二核心线路层的表面上。
9.根据权利要求5所述的半导体封装件，其特征在于，该第一封装材料还形成于该金属板的第一表面上。
10.一种封装基板的制法，其包括：
于一金属板的第一表面形成多个第一金属板开孔，各该第一金属板开孔于开口端的宽度大于底端的宽度，而于该等第一金属板开孔之间定义出第一核心线路层；
于该金属板的第一表面上与第一金属板开孔中形成第一封装材料，且该第一封装材料具有多个外露该第一核心线路层的第一封装材料开孔；
于该第一封装材料上与第一封装材料开孔中形成电性连接该第一核心线路层的表面线路层；
于相对该第一表面的该金属板第二表面形成多个第二金属板开孔，各该第二金属板开孔于开口端的宽度大于底端的宽度，而于该等第二金属板开孔之间定义出第二核心线路层，该第二金属板开孔的底端连通该第一金属板开孔的底端；以及
于该第二金属板开孔中形成第二封装材料。
11.一种封装基板的制法，其包括：
于一金属板的第二表面形成多个第二金属板开孔，各该第二金属板开孔于开口端的宽度大于底端的宽度，而于该等第二金属板开孔之间定义出第二核心线路层；
于该第二金属板开孔中形成第二封装材料；
于相对该第二表面的该金属板第一表面形成多个第一金属板开孔，各该第一金属板开孔于开口端的宽度大于底端的宽度，而于该等第一金属板开孔之间定义出第一核心线路层，该第一金属板开孔的底端连通该第二金属板开孔的底端；
于该金属板的第一表面上与第一金属板开孔中形成第一封装材料，该第一封装材料具有多个外露该第一核心线路层的第一封装材料开孔；以及
于该第一封装材料上与第一封装材料开孔中形成电性连接该第一核心线路层的表面线路层。
12.根据权利要求10或11所述的封装基板的制法，其特征在于，于该第二金属板开孔中形成第二封装材料的步骤包括于该第二金属板开孔中与第二表面上形成第二封装材料，并移除该第二表面上的第二封装材料。
13.根据权利要求10或11所述的封装基板的制法，其特征在于，该制法还包括于该第一封装材料与表面线路层上形成绝缘保护层，且该绝缘保护层具有多个对应外露该表面线路层的电性接点的绝缘保护层开孔。
14.根据权利要求13所述的封装基板的制法，其特征在于，该制法还包括于该绝缘保护层开孔中的电性接点上形成表面处理层。
15.一种半导体封装件的制法，其包括：
提供一封装基板，其包括：
一具有相对的第一表面与第二表面的金属板，于该金属板的第一表面与第二表面分别形成有多个第一金属板开孔与多个第二金属板开孔，各该第一金属板开孔与第二金属板开孔于开口端的宽度大于底端的宽度，该第二金属板开孔的底端连通该第一金属板开孔的底端，而该等第一金属板开孔之间与该等第二金属板开孔之间分别定义出第一核心线路层与第二核心线路层；
第一封装材料，其形成于该第一金属板开孔中；
第二封装材料，其形成于该第二金属板开孔中；以及
表面线路层，其形成于该第一封装材料上与该第一核心线路层上；
于该封装基板上接置半导体芯片，并使该半导体芯片电性连接该表面线路层；以及
于该封装基板的第一表面上形成包覆该半导体芯片的第三封装材料。
16.根据权利要求15所述的半导体封装件的制法，其特征在于，该制法还包括于该第二核心线路层的表面上接置焊球。
17.根据权利要求15所述的半导体封装件的制法，其特征在于，该封装基板还包括绝缘保护层，其形成于该第一封装材料与表面线路层上，且该绝缘保护层具有多个对应外露该表面线路层的电性接点的绝缘保护层开孔。
18.根据权利要求17所述的半导体封装件的制法，其特征在于，该封装基板还包括表面处理层，其形成于该绝缘保护层开孔中的电性接点上。
19.根据权利要求15所述的半导体封装件的制法，其特征在于，该第一封装材料还形成于该金属板的第一表面上。
CN201210225150.3A 2012-06-14 2012-06-29 封装基板暨半导体封装件及其制法 Pending CN103515330A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101121271 2012-06-14
TW101121271A TWI459517B (zh) 2012-06-14 2012-06-14 封裝基板暨半導體封裝件及其製法

Publications (1)

Publication Number Publication Date
CN103515330A true CN103515330A (zh) 2014-01-15

Family

ID=49755155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210225150.3A Pending CN103515330A (zh) 2012-06-14 2012-06-29 封装基板暨半导体封装件及其制法

Country Status (3)

Country Link
US (3) US8810045B2 (zh)
CN (1) CN103515330A (zh)
TW (1) TWI459517B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI556380B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
US9461009B1 (en) * 2015-05-27 2016-10-04 Freescale Semiconductor, Inc. Method and apparatus for assembling a semiconductor package
US20170084519A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor package and method of manufacturing same
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW268148B (en) * 1994-08-24 1996-01-11 Fujitsu Ltd A semiconductor device and a method for producing thereof
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
CN1326225A (zh) * 2000-05-26 2001-12-12 日本电气株式会社 芯片倒装型半导体器件及其制造方法
US20080061414A1 (en) * 2006-08-30 2008-03-13 United Test And Assembly Center Ltd. Method of Producing a Semiconductor Package
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
US20090230526A1 (en) * 2008-03-14 2009-09-17 Chien-Wen Chen Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20090283884A1 (en) * 2008-05-16 2009-11-19 Samsung Techwin Co., Ltd. Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
CN101859713A (zh) * 2009-04-10 2010-10-13 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW268148B (en) * 1994-08-24 1996-01-11 Fujitsu Ltd A semiconductor device and a method for producing thereof
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
CN1326225A (zh) * 2000-05-26 2001-12-12 日本电气株式会社 芯片倒装型半导体器件及其制造方法
US20080061414A1 (en) * 2006-08-30 2008-03-13 United Test And Assembly Center Ltd. Method of Producing a Semiconductor Package
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
US20090230526A1 (en) * 2008-03-14 2009-09-17 Chien-Wen Chen Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20090283884A1 (en) * 2008-05-16 2009-11-19 Samsung Techwin Co., Ltd. Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
CN101859713A (zh) * 2009-04-10 2010-10-13 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Also Published As

Publication number Publication date
TW201351574A (zh) 2013-12-16
US20130334694A1 (en) 2013-12-19
US9006039B2 (en) 2015-04-14
US20140315353A1 (en) 2014-10-23
US20150187603A1 (en) 2015-07-02
TWI459517B (zh) 2014-11-01
US9165789B2 (en) 2015-10-20
US8810045B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
CN105261606A (zh) 无核心层封装基板及其制法
CN105493278B (zh) 用于基板的超细间距和间隔互连
CN104241196A (zh) 层叠式封装件及其制法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN103515330A (zh) 封装基板暨半导体封装件及其制法
CN105321926A (zh) 封装装置及其制作方法
CN105405835A (zh) 中介基板及其制法
CN105304584A (zh) 中介基板及其制造方法
CN104377182A (zh) 半导体封装件及其制法
CN103021969B (zh) 基板、半导体封装件及其制法
CN104425417A (zh) 半导体装置及其制法与半导体结构
CN104037140A (zh) 半导体装置
CN104681531A (zh) 封装基板及其制法
CN102867801A (zh) 半导体承载件暨封装件及其制法
CN105323948A (zh) 中介基板及其制造方法
CN101472403A (zh) 印刷线路板及其制作方法
CN104134641A (zh) 半导体封装件及其制法
CN103650131B (zh) 半导体装置
CN105009279B (zh) 半导体器件及制造半导体器件的方法
CN105225975A (zh) 封装结构及其制法
CN103247578B (zh) 半导体承载件暨封装件及其制法
CN113169153B (zh) 一种芯片的封装结构
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN104425418A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140115