TWI459517B - 封裝基板暨半導體封裝件及其製法 - Google Patents

封裝基板暨半導體封裝件及其製法 Download PDF

Info

Publication number
TWI459517B
TWI459517B TW101121271A TW101121271A TWI459517B TW I459517 B TWI459517 B TW I459517B TW 101121271 A TW101121271 A TW 101121271A TW 101121271 A TW101121271 A TW 101121271A TW I459517 B TWI459517 B TW I459517B
Authority
TW
Taiwan
Prior art keywords
metal plate
opening
encapsulating material
layer
circuit layer
Prior art date
Application number
TW101121271A
Other languages
English (en)
Other versions
TW201351574A (zh
Inventor
何祈慶
于有志
蔡瀛洲
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101121271A priority Critical patent/TWI459517B/zh
Priority to CN201210225150.3A priority patent/CN103515330A/zh
Priority to US13/644,561 priority patent/US8810045B2/en
Publication of TW201351574A publication Critical patent/TW201351574A/zh
Priority to US14/322,372 priority patent/US9006039B2/en
Application granted granted Critical
Publication of TWI459517B publication Critical patent/TWI459517B/zh
Priority to US14/643,444 priority patent/US9165789B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

封裝基板暨半導體封裝件及其製法
本發明係有關於一種封裝基板暨半導體封裝件及其製法，尤指一種無承載板之封裝基板暨半導體封裝件及其製法。
傳統上，封裝基板係由一核心板及對稱形成於其兩側之線路增層結構所構成，由於使用核心板將導致導電路徑之長度及整體結構之厚度增加，而難以滿足電子產品功能不斷提昇與體積不斷縮小的需求，遂發展出無核心(coreless)型式之封裝基板，其能縮短導電路徑之長度及降低整體結構之厚度，以符合高頻化與微小化的趨勢。
請參考第1A至1L圖，係習知無核心型式之封裝基板及其製法之剖視圖。
如第1A圖所示，提供一承載板10，其具有相對之第一表面10a與第二表面10b。
如第1B圖所示，於該第一表面10a與第二表面10b上分別形成第一導電層11a與第二導電層11b。
如第1C圖所示，於該第一導電層11a上形成第一阻層12，且該第一阻層12具有複數外露部分該第一導電層11a的第一阻層開孔120。
如第1D圖所示，於該第一阻層開孔120中電鍍形成第一金屬層13。
如第1E圖所示，於該第一阻層12與第一金屬層13 上形成第二阻層14，且該第二阻層14具有複數外露部分該第一金屬層13的第二阻層開孔140。
如第1F圖所示，於該第二阻層開孔140中電鍍形成第二金屬層15。
如第1G圖所示，移除該第一阻層12與第二阻層14。
如第1H圖所示，於該第一導電層11a上形成包覆該第一金屬層13與第二金屬層15的封裝材料16。
如第1I圖所示，移除高於該第二金屬層15的封裝材料16。
如第1J圖所示，於該第二導電層11b上形成第三阻層17，且該第三阻層17具有外露部分該第二導電層11b的第三阻層開孔170。
如第1K圖所示，移除未被該第三阻層17所覆蓋之第一導電層11a、第二導電層11b與承載板10。
如第1L圖所示，移除該第三阻層17，並於該第一金屬層13與第二金屬層15之表面上形成表面處理層18。
然而，隨著半導體產品輕薄短小之發展趨勢，上述習知無核心型式之封裝基板之高度雖有所縮減，但必須經過兩次的電鍍製程，而具有較高的生產成本。
請參閱第2012/0007234號美國專利或第2圖，係習知無載具之半導體封裝件之剖視圖。如圖所示，該無載具之半導體封裝件2係於金屬載板上利用蝕刻方式形成複數凹槽200及相對應之導電柱201，該導電柱201即對應為電性終端或晶片墊位置，而後於該凹槽200中填充封裝材 料21，該半導體封裝件2無需兩次電鍍製程，故可節省生產成本。
惟，該半導體封裝件2於蝕刻後會使導電柱201下方呈喇叭狀(如第2圖所示)，而在經過高低溫度循環測試之後，容易發生封裝材料21破裂的問題，且導電柱201亦有向下脫落的風險。
因此，如何避免上述習知技術中之種種問題，實已成目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝基板，係包括：金屬板，係具有相對之第一表面與第二表面，於該金屬板之第一表面與第二表面分別形成有複數第一金屬板開孔與複數第二金屬板開孔，各該第一金屬板開孔與第二金屬板開孔於開口端之寬度係大於底端之寬度，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端，而該等第一金屬板開孔之間與該等第二金屬板開孔之間係分別定義出第一核心線路層與第二核心線路層；第一封裝材料，係形成於該第一金屬板開孔中；第二封裝材料，係形成於該第二金屬板開孔中；以及表面線路層，係形成於該第一封裝材料上與該第一核心線路層上。
本發明復提供一種半導體封裝件，係包括：金屬板，係具有相對之第一表面與第二表面，於該金屬板之第一表面與第二表面分別形成有複數第一金屬板開孔與複數第二金屬板開孔，各該第一金屬板開孔與第二金屬板開孔於開 口端之寬度係大於底端之寬度，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端，而該等第一金屬板開孔之間與該等第二金屬板開孔之間係分別定義出第一核心線路層與第二核心線路層；第一封裝材料，係形成於該第一金屬板開孔中；第二封裝材料，係形成於該第二金屬板開孔中；表面線路層，係形成於該第一封裝材料上與該第一核心線路層上；半導體晶片，係接置於該封裝基板上，且電性連接該表面線路層；以及第三封裝材料，係形成於該封裝基板的第一表面上，且包覆該半導體晶片。
本發明提供一種封裝基板之製法，係包括：於一金屬板之第一表面形成複數第一金屬板開孔，各該第一金屬板開孔於開口端之寬度係大於底端之寬度，而於該等第一金屬板開孔之間定義出第一核心線路層；於該第一表面上與第一金屬板開孔中形成第一封裝材料，且該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；於該第一封裝材料上與第一封裝材料開孔中形成電性連接該第一核心線路層的表面線路層；於相對該第一表面的該金屬板第二表面形成複數第二金屬板開孔，各該第二金屬板開孔於開口端之寬度係大於底端之寬度，而於該等第二金屬板開孔之間定義出第二核心線路層，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端；以及於該第二金屬板開孔中形成第二封裝材料。
本發明提供另一種封裝基板之製法，係包括：於一金屬板之第二表面形成複數第二金屬板開孔，各該第二金屬 板開孔於開口端之寬度係大於底端之寬度，而於該等第二金屬板開孔之間定義出第二核心線路層；於該第二金屬板開孔中形成第二封裝材料；於相對該第二表面的該金屬板第一表面形成複數第一金屬板開孔，各該第一金屬板開孔於開口端之寬度係大於底端之寬度，而於該等第一金屬板開孔之間定義出第一核心線路層，該第一金屬板開孔之底端係連通該第二金屬板開孔之底端；於該第一表面上與第一金屬板開孔中形成第一封裝材料，該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；以及於該第一封裝材料上與第一封裝材料開孔中形成電性連接該第一核心線路層的表面線路層。
本發明復提供一種封裝件之製法，係包括：提供一封裝基板，係包括：一具有相對之第一表面與第二表面的金屬板，於該金屬板之第一表面與第二表面分別形成有複數第一金屬板開孔與複數第二金屬板開孔，各該第一金屬板開孔與第二金屬板開孔於開口端之寬度係大於底端之寬度，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端，而該等第一金屬板開孔之間與該等第二金屬板開孔之間係分別定義出第一核心線路層與第二核心線路層；第一封裝材料，係形成於該第一金屬板開孔中；第二封裝材料，係形成於該第二金屬板開孔中；以及表面線路層，係形成於該第一封裝材料上與該第一核心線路層上；於該封裝基板上接置半導體晶片，並使該半導體晶片電性連接該表面線路層；以及於該封裝基板的第一表面上形成包覆該 半導體晶片的第三封裝材料。
由上可知，本發明係於金屬板之上下表面進行蝕刻及填入封裝材料，以形成導通上下表面的核心線路層，而無須兩次電鍍製程，故可降低製作程序。此外，該核心線路層與封裝材料之界面在表面處係大致垂直於該表面，因此可減少封裝材料破裂的問題。再者，該核心線路層的中間部分係向外突出而扣住該封裝材料，所以能有效避免該核心線路層脫落。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「端」、「底」、「寬度」、「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
請參閱第3A至3I圖，係本發明之封裝基板及其製法的第一實施例之剖視圖。
如第3A圖所示，提供一金屬板30，其具有相對之第一表面30a與第二表面30b。
如第3B圖所示，以例如蝕刻的方式，於該金屬板30之第一表面30a形成複數第一金屬板開孔300a，各該第一金屬板開孔300a於開口端之寬度係大於底端之寬度，而於該等第一金屬板開孔300a之間定義出第一核心線路層301a。
如第3C圖所示，於該第一金屬板開孔300a中形成第一封裝材料31a，且該第一封裝材料31a係具有複數外露該第一核心線路層301a之第一封裝材料開孔310a。
如第3D圖所示，藉由例如電鍍製程於該第一封裝材料31a上與第一封裝材料開孔310a中形成電性連接該第一核心線路層301a的表面線路層32。
如第3E圖所示，於該第一封裝材料31a與表面線路層32上形成絕緣保護層33，且該絕緣保護層33具有複數對應外露該表面線路層32之電性接點321的絕緣保護層開孔330。
如第3F圖所示，於該絕緣保護層開孔330中的電性接點321上形成表面處理層34。
如第3G圖所示，於該金屬板30之第二表面30b形成複數第二金屬板開孔300b，各該第二金屬板開孔300b於開口端之寬度係大於底端之寬度，而於該等第二金屬板開 孔300b之間定義出第二核心線路層301b，該第二金屬板開孔300b之底端係連通該第一金屬板開孔300a之底端，且該第一核心線路層301a與第二核心線路層301b係構成核心線路層301，該表面線路層32係藉由核心線路層301向下導通，且該核心線路層301係藉由第一金屬板開孔300a與第二金屬板開孔300b而於水平方向分離成彼此絕緣的複數個部分。
如第3H圖所示，於該第二金屬板開孔300b中與第二表面30b上形成第二封裝材料31b。
如第3I圖所示，係延續自第3H圖，以例如研磨之方式移除該第二表面30b上的第二封裝材料31b，至此即完成本發明之封裝基板3。
或者，如第3I’圖所示，於其他實施態樣中，該第一封裝材料31a復形成於該金屬板30之第一表面30a上。
請參閱第4A至4D圖，係本發明之半導體封裝件及其製法之剖視圖。
如第4A圖所示，提供一如第3I圖所示之封裝基板3，於該封裝基板3上接置半導體晶片40。
如第4B圖所示，藉由銲線41使該半導體晶片40電性連接該表面線路層32。
如第4C圖所示，於該封裝基板3上形成包覆該半導體晶片40的第三封裝材料42。
如第4D圖所示，於該第二核心線路層301b之表面上接置銲球43。
第二實施例
請參閱第5A至5I圖，係本發明之封裝基板及其製法的第二實施例之剖視圖。
如第5A圖所示，提供一金屬板30，其具有相對之第一表面30a與第二表面30b。
如第5B圖所示，於該金屬板30之第二表面30b形成複數第二金屬板開孔300b，各該第二金屬板開孔300b於開口端之寬度係大於底端之寬度，而於該等第二金屬板開孔300b之間係定義出第二核心線路層301b。
如第5C圖所示，於該第二金屬板開孔300b中與第二表面30b上形成第二封裝材料31b。
如第5D圖所示，於該金屬板30之第一表面30a形成複數第一金屬板開孔300a，各該第一金屬板開孔300a於開口端之寬度係大於底端之寬度，而於該等第一金屬板開孔300a之間定義出第一核心線路層301a，該第一金屬板開孔300a之底端係連通該第二金屬板開孔300b之底端，且該第一核心線路層301a與第二核心線路層301b係構成核心線路層301。
如第5E圖所示，於該第一金屬板開孔300a中形成第一封裝材料31a，該第一封裝材料31a係具有複數外露該第一核心線路層301a之第一封裝材料開孔310a。
如第5F圖所示，藉由例如電鍍製程於該第一封裝材料31a上與第一封裝材料開孔310a中形成電性連接該第一核心線路層301a的表面線路層32。
如第5G圖所示，於該第一封裝材料31a與表面線路層32上形成絕緣保護層33，且該絕緣保護層33具有複數對應外露該表面線路層32之電性接點321的絕緣保護層開孔330。
如第5H圖所示，於該絕緣保護層開孔330中的電性接點321上形成表面處理層34。
如第5I圖所示，以例如研磨之方式移除該第二表面30b上的第二封裝材料31b，至此即完成本發明之封裝基板3。
要補充說明的是，本實施例之封裝件及其製法基本上與前一實施例相同，故不在此加以贅述與圖示。
本發明提供一種封裝基板3，係包括：金屬板30，係具有相對之第一表面30a與第二表面30b，於該金屬板30之第一表面30a與第二表面30b分別形成有複數第一金屬板開孔300a與複數第二金屬板開孔300b，各該第一金屬板開孔300a與第二金屬板開孔300b於開口端之寬度係大於底端之寬度，該第二金屬板開孔300b之底端係連通該第一金屬板開孔300a之底端，而該等第一金屬板開孔300a之間與該等第二金屬板開孔300b之間係分別定義出第一核心線路層301a與第二核心線路層301b；第一封裝材料31a，係形成於該第一金屬板開孔300a中；第二封裝材料31b，係形成於該第二金屬板開孔300b中；以及表面線路層32，係形成於該第一封裝材料31a上與該第一核心線路層301a上。
本發明復提供一種半導體封裝件，係包括：金屬板30，係具有相對之第一表面30a與第二表面30b，於該金屬板30之第一表面30a與第二表面30b分別形成有複數第一金屬板開孔300a與複數第二金屬板開孔300b，各該第一金屬板開孔300a與第二金屬板開孔300b於開口端之寬度係大於底端之寬度，該第二金屬板開孔300b之底端係連通該第一金屬板開孔300a之底端，而該等第一金屬板開孔300a之間與該等第二金屬板開孔300b之間係分別定義出第一核心線路層301a與第二核心線路層301b；第一封裝材料31a，係形成於該第一金屬板開孔300a中；第二封裝材料31b，係形成於該第二金屬板開孔300b中；表面線路層32，係形成於該第一封裝材料31a上與該第一核心線路層301a上；半導體晶片40，係接置於該封裝基板3上，且電性連接該表面線路層32；以及第三封裝材料42，係形成於該封裝基板3的第一表面30a上，且包覆該半導體晶片40。
綜上所述，相較於習知技術，本發明係於金屬板之上下表面進行蝕刻及填入封裝材料，以形成導通上下表面的核心線路層，而無須兩次電鍍製程，故可降低製作成本。此外，該核心線路層與封裝材料之界面在表面處係大致垂直於該表面，因此可減少封裝材料破裂的問題；而且，該核心線路層的中間部分係向外突出而扣住該封裝材料，所以能有效避免該核心線路層脫落。
上述實施例係用以例示性說明本發明之原理及其功 效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧承載板
10a,30a‧‧‧第一表面
10b,30b‧‧‧第二表面
11a‧‧‧第一導電層
11b‧‧‧第二導電層
12‧‧‧第一阻層
120‧‧‧第一阻層開孔
13‧‧‧第一金屬層
14‧‧‧第二阻層
140‧‧‧第二阻層開孔
15‧‧‧第二金屬層
16,21‧‧‧封裝材料
17‧‧‧第三阻層
170‧‧‧第三阻層開孔
18,34‧‧‧表面處理層
2‧‧‧半導體封裝件
200‧‧‧凹槽
201‧‧‧導電柱
30‧‧‧金屬板
300a‧‧‧第一金屬板開孔
300b‧‧‧第二金屬板開孔
301a‧‧‧第一核心線路層
301b‧‧‧第二核心線路層
301‧‧‧核心線路層
31a‧‧‧第一封裝材料
31b‧‧‧第二封裝材料
310a‧‧‧第一封裝材料開孔
32‧‧‧表面線路層
321‧‧‧電性接點
33‧‧‧絕緣保護層
330‧‧‧絕緣保護層開孔
3‧‧‧封裝基板
40‧‧‧半導體晶片
41‧‧‧銲線
42‧‧‧第三封裝材料
43‧‧‧銲球
第1A至1L圖係習知四邊扁平無導腳型式之半導體封裝件及其製法之剖視圖；第2圖係習知無載具之半導體封裝件之剖視圖；第3A至3I圖係本發明之封裝基板及其製法的第一實施例之剖視圖，其中，第3I’圖係第3I圖之另一實施態樣；第4A至4D圖係本發明之封裝件及其製法之剖視圖；以及第5A至5I圖係本發明之封裝基板及其製法的第二實施例之剖視圖。
30‧‧‧金屬板
30a‧‧‧第一表面
30b‧‧‧第二表面
300a‧‧‧第一金屬板開孔
300b‧‧‧第二金屬板開孔
301a‧‧‧第一核心線路層
301b‧‧‧第二核心線路層
301‧‧‧核心線路層
31a‧‧‧第一封裝材料
31b‧‧‧第二封裝材料
310a‧‧‧第一封裝材料開孔
32‧‧‧表面線路層
321‧‧‧電性接點
33‧‧‧絕緣保護層
330‧‧‧絕緣保護層開孔
34‧‧‧表面處理層
3‧‧‧封裝基板

Claims (19)

  1. 一種封裝基板，係包括：金屬板，係具有相對之第一表面與第二表面，於該金屬板之第一表面與第二表面分別形成有複數第一金屬板開孔與複數第二金屬板開孔，各該第一金屬板開孔與第二金屬板開孔於開口端之寬度係大於底端之寬度，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端，而該等第一金屬板開孔之間與該等第二金屬板開孔之間係分別定義出第一核心線路層與第二核心線路層；第一封裝材料，係形成於該第一金屬板開孔中，該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；第二封裝材料，係形成於該第二金屬板開孔中；以及表面線路層，係形成於該第一封裝材料上、第一封裝材料開孔中與該第一核心線路層上。
  2. 如申請專利範圍第1項所述之封裝基板，復包括絕緣保護層，係形成於該第一封裝材料與表面線路層上，且該絕緣保護層具有複數對應外露該表面線路層之電性接點的絕緣保護層開孔。
  3. 如申請專利範圍第2項所述之封裝基板，復包括表面處理層，係形成於該絕緣保護層開孔中的電性接點上。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該第 一封裝材料復形成於該金屬板之第一表面上。
  5. 一種半導體封裝件，係包括：金屬板，係具有相對之第一表面與第二表面，於該金屬板之第一表面與第二表面分別形成有複數第一金屬板開孔與複數第二金屬板開孔，各該第一金屬板開孔與第二金屬板開孔於開口端之寬度係大於底端之寬度，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端，而該等第一金屬板開孔之間與該等第二金屬板開孔之間係分別定義出第一核心線路層與第二核心線路層；第一封裝材料，係形成於該第一金屬板開孔中，該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；第二封裝材料，係形成於該第二金屬板開孔中；表面線路層，係形成於該第一封裝材料上、第一封裝材料開孔中與該第一核心線路層上；半導體晶片，係接置於該封裝基板上，且電性連接該表面線路層；以及第三封裝材料，係形成於該封裝基板的第一表面上，且包覆該半導體晶片。
  6. 如申請專利範圍第5項所述之半導體封裝件，復包括絕緣保護層，係形成於該第一封裝材料與表面線路層上，且該絕緣保護層具有複數對應外露該表面線路層之電性接點的絕緣保護層開孔。
  7. 如申請專利範圍第6項所述之半導體封裝件，復包括表面處理層，係形成於該絕緣保護層開孔中的電性接點上。
  8. 如申請專利範圍第5項所述之半導體封裝件，復包括銲球，係接置於該第二核心線路層之表面上。
  9. 如申請專利範圍第5項所述之半導體封裝件，其中，該第一封裝材料復形成於該金屬板之第一表面上。
  10. 一種封裝基板之製法，係包括：於一金屬板之第一表面形成複數第一金屬板開孔，各該第一金屬板開孔於開口端之寬度係大於底端之寬度，而於該等第一金屬板開孔之間定義出第一核心線路層；於該金屬板之第一表面上與第一金屬板開孔中形成第一封裝材料，且該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；於該第一封裝材料上與第一封裝材料開孔中形成電性連接該第一核心線路層的表面線路層；於相對該第一表面的該金屬板第二表面形成複數第二金屬板開孔，各該第二金屬板開孔於開口端之寬度係大於底端之寬度，而於該等第二金屬板開孔之間定義出第二核心線路層，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端；以及於該第二金屬板開孔中形成第二封裝材料。
  11. 一種封裝基板之製法，係包括： 於一金屬板之第二表面形成複數第二金屬板開孔，各該第二金屬板開孔於開口端之寬度係大於底端之寬度，而於該等第二金屬板開孔之間定義出第二核心線路層；於該第二金屬板開孔中形成第二封裝材料；於相對該第二表面的該金屬板第一表面形成複數第一金屬板開孔，各該第一金屬板開孔係於開口端之寬度大於底端之寬度，而於該等第一金屬板開孔之間定義出第一核心線路層，該第一金屬板開孔之底端係連通該第二金屬板開孔之底端；於該金屬板之第一表面上與第一金屬板開孔中形成第一封裝材料，該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；以及於該第一封裝材料上與第一封裝材料開孔中形成電性連接該第一核心線路層的表面線路層。
  12. 如申請專利範圍第10或11項所述之封裝基板之製法，其中，於該第二金屬板開孔中形成第二封裝材料之步驟係包括於該第二金屬板開孔中與第二表面上形成第二封裝材料，並移除該第二表面上的第二封裝材料。
  13. 如申請專利範圍第10或11項所述之封裝基板之製法，復包括於該第一封裝材料與表面線路層上形成絕緣保護層，且該絕緣保護層具有複數對應外露該表面線路層之電性接點的絕緣保護層開孔。
  14. 如申請專利範圍第13項所述之封裝基板之製法，復包括於該絕緣保護層開孔中的電性接點上形成表面處理層。
  15. 一種半導體封裝件之製法，係包括：提供一封裝基板，係包括：一具有相對之第一表面與第二表面的金屬板，於該金屬板之第一表面與第二表面分別形成有複數第一金屬板開孔與複數第二金屬板開孔，各該第一金屬板開孔與第二金屬板開孔於開口端之寬度係大於底端之寬度，該第二金屬板開孔之底端係連通該第一金屬板開孔之底端，而該等第一金屬板開孔之間與該等第二金屬板開孔之間係分別定義出第一核心線路層與第二核心線路層；第一封裝材料，係形成於該第一金屬板開孔中，該第一封裝材料係具有複數外露該第一核心線路層之第一封裝材料開孔；第二封裝材料，係形成於該第二金屬板開孔中；以及表面線路層，係形成於該第一封裝材料上、第一封裝材料開孔中與該第一核心線路層上；於該封裝基板上接置半導體晶片，並使該半導體晶片電性連接該表面線路層；以及於該封裝基板的第一表面上形成包覆該半導體晶片的第三封裝材料。
  16. 如申請專利範圍第15項所述之半導體封裝件之製法，復包括於該第二核心線路層之表面上接置銲球。
  17. 如申請專利範圍第15項所述之半導體封裝件之製法，其中，該封裝基板復包括絕緣保護層，係形成於該第一封裝材料與表面線路層上，且該絕緣保護層具有複數對應外露該表面線路層之電性接點的絕緣保護層開孔。
  18. 如申請專利範圍第17項所述之半導體封裝件之製法，其中，該封裝基板復包括表面處理層，係形成於該絕緣保護層開孔中的電性接點上。
  19. 如申請專利範圍第15項所述之半導體封裝件之製法，其中，該第一封裝材料復形成於該金屬板之第一表面上。
TW101121271A 2012-06-14 2012-06-14 封裝基板暨半導體封裝件及其製法 TWI459517B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101121271A TWI459517B (zh) 2012-06-14 2012-06-14 封裝基板暨半導體封裝件及其製法
CN201210225150.3A CN103515330A (zh) 2012-06-14 2012-06-29 封装基板暨半导体封装件及其制法
US13/644,561 US8810045B2 (en) 2012-06-14 2012-10-04 Packaging substrate and semiconductor package
US14/322,372 US9006039B2 (en) 2012-06-14 2014-07-02 Fabrication method of packaging substrate, and fabrication method of semiconductor package
US14/643,444 US9165789B2 (en) 2012-06-14 2015-03-10 Fabrication method of packaging substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101121271A TWI459517B (zh) 2012-06-14 2012-06-14 封裝基板暨半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201351574A TW201351574A (zh) 2013-12-16
TWI459517B true TWI459517B (zh) 2014-11-01

Family

ID=49755155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121271A TWI459517B (zh) 2012-06-14 2012-06-14 封裝基板暨半導體封裝件及其製法

Country Status (3)

Country Link
US (3) US8810045B2 (zh)
CN (1) CN103515330A (zh)
TW (1) TWI459517B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI556380B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
US9461009B1 (en) * 2015-05-27 2016-10-04 Freescale Semiconductor, Inc. Method and apparatus for assembling a semiconductor package
US20170084519A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor package and method of manufacturing same
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US9281218B2 (en) * 2006-08-30 2016-03-08 United Test And Assembly Center Ltd. Method of producing a semiconductor package
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
US20090230524A1 (en) * 2008-03-14 2009-09-17 Pao-Huei Chang Chien Semiconductor chip package having ground and power regions and manufacturing methods thereof
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material

Also Published As

Publication number Publication date
US9165789B2 (en) 2015-10-20
US20140315353A1 (en) 2014-10-23
US9006039B2 (en) 2015-04-14
US8810045B2 (en) 2014-08-19
TW201351574A (zh) 2013-12-16
US20130334694A1 (en) 2013-12-19
US20150187603A1 (en) 2015-07-02
CN103515330A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
TWI418009B (zh) 層疊封裝的封裝結構及其製法
TWI409926B (zh) 導線架
TWI555166B (zh) 層疊式封裝件及其製法
TWI469289B (zh) 半導體封裝結構及其製法
TWI508247B (zh) 半導體裝置及其製法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI459517B (zh) 封裝基板暨半導體封裝件及其製法
TWI503935B (zh) 半導體封裝件及其製法
TW201628145A (zh) 電子封裝結構及其製法
TWI389276B (zh) 封裝基板結構及其製法
TWI453872B (zh) 半導體封裝件及其製法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
TWI435427B (zh) 半導體承載件暨封裝件及其製法
TWI483351B (zh) 半導體裝置及其製法
TWM462947U (zh) 封裝基板
TWI608579B (zh) 半導體結構及其製法
TWI441296B (zh) 封裝結構及其製法
TWI433288B (zh) 半導體晶片封裝結構及其製法暨用於半導體晶片封裝結構之封裝基板結構
TWI522018B (zh) 印刷電路板及其製造方法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI462255B (zh) 封裝結構、基板結構及其製法
TWI558286B (zh) 封裝結構及其製法
TWI556380B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI458066B (zh) 基板結構、封裝結構及其製法
TWI585923B (zh) 封裝基板、封裝結構及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees