CN102064162B - 堆叠式封装结构、其封装结构及封装结构的制造方法 - Google Patents

堆叠式封装结构、其封装结构及封装结构的制造方法 Download PDF

Info

Publication number
CN102064162B
CN102064162B CN2010105504995A CN201010550499A CN102064162B CN 102064162 B CN102064162 B CN 102064162B CN 2010105504995 A CN2010105504995 A CN 2010105504995A CN 201010550499 A CN201010550499 A CN 201010550499A CN 102064162 B CN102064162 B CN 102064162B
Authority
CN
China
Prior art keywords
cover layer
openings
weld pads
welding cover
weld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105504995A
Other languages
English (en)
Other versions
CN102064162A (zh
Inventor
翁承谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010105504995A priority Critical patent/CN102064162B/zh
Publication of CN102064162A publication Critical patent/CN102064162A/zh
Application granted granted Critical
Publication of CN102064162B publication Critical patent/CN102064162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明有关于一种堆叠式封装结构、其封装结构及封装结构的制造方法，该堆叠式封装结构包括一下封装结构及一上封装结构。该下封装结构包括一基板本体、一焊罩层、多个铜柱及一下芯片。该焊罩层具有多个焊罩层开口，以显露该基板本体的焊垫。这些铜柱位于部分这些焊垫上。该下芯片电性连接至该基板本体。藉此，这些铜柱可达到垫高的目的，使得该上封装结构可以电性连接至该下封装结构。

Description

堆叠式封装结构、其封装结构及封装结构的制造方法
技术领域
本发明有关于一种半导体封装结构及封装结构的制造方法，详言之，有关于一种堆叠式半导体封装结构、其封装结构及封装结构的制造方法。
背景技术
参考图1，图1显示了已知堆叠式封装结构的剖视示意图。该堆叠式封装结构1包括一下封装结构2及一上封装结构3。该下封装结构2包括一基板本体21、一焊罩层(Solder Mask)22、一下芯片23及一封胶24。该基板本体21具有一上表面211、多个第一焊垫212及多个第二焊垫213，这些第一焊垫212及这些第二焊垫213位于该上表面211。该焊罩层22位于该上表面211上，该焊罩层22具有多个焊罩层开口221，以显露这些第一焊垫212及这些第二焊垫213。该下芯片23利用一粘胶层25贴附于该焊罩层22，且利用多条导线26电性连接至这些第一焊垫212。该封胶24包覆部分该焊罩层22、这些导线26及该下芯片23。
该上封装结构3堆叠于该下封装结构2上，且包括多个焊球31。这些焊球31接触这些第二焊垫213，以使该上封装结构3电性连接至该下封装结构2。
参考图2，该封装结构1的缺点如下，当这些焊球31的间距(Pitch)变小时，这些焊球31的外径也必须随之变小。因此，在该封胶24的厚度无法有效变小时，这些焊球31会无法接触到这些第二焊垫213，而形成开路(Open Circuit)，导致该上封装结构3无法电性连接至该下封装结构2。
因此，有必要提供一种创新且具进步性的堆叠式封装结构、其封装结构及封装结构的制造方法，以解决上述问题。
发明内容
本发明提供一种堆叠式封装结构，包括一下封装结构及一上封装结构。该下封装结构包括一基板本体、一焊罩层、多个铜柱及一下芯片。该基板本体具有一上表面及多个焊垫，这些焊垫位于该上表面。该焊罩层位于该上表面上，该焊罩层具有多个焊罩层开口，以显露这些焊垫。这些铜柱位于部分这些焊垫上。该下芯片电性连接至该基板本体。该上封装结构堆叠于该下封装结构上，且电性连接至这些铜柱。
在本发明中，这些铜柱可达到垫高的目的。因此，即使该上封装结构的导接元件的间距变小，本发明可在不改变该基板本体原本的结构或线路布局的情况下，而使得这些导接元件可以接触到等铜柱。藉此，该上封装结构可以电性连接至该下封装结构。
本发明另提供一种封装结构的制造方法，包括以下步骤：(a)提供一基板本体，该基板本体具有一上表面、一焊罩层及多个焊垫，这些焊垫及该焊罩层位于该上表面，该焊罩层具有多个焊罩层开口，以显露这些焊垫；(b)形成一绝缘层于该焊罩层上，该绝缘层具有多个外围开口，这些外围开口的位置相对部分焊罩层开口；(c)形成多个铜柱于这些外围开口内且位于部分这些焊垫上；(d)移除该绝缘层；(e)电性连接一下芯片至该基板本体；(f)覆盖一模具于该焊罩层上，该模具具有一中央模穴及多个外围模穴，该中央模穴容置该下芯片，这些外围模穴容置于这些铜柱；及(g)注入一封胶于该中央模穴内，以包覆部分该焊罩层及该下芯片。
附图说明
图1显示已知堆叠式封装结构的剖视示意图；
图2显示已知堆叠式封装结构的分解剖视示意图；
图3显示本发明堆叠式封装结构的第一实施例的分解剖视示意图；
图4显示本发明堆叠式封装结构的第一实施例的组合后的剖视示意图；
图5显示本发明堆叠式封装结构的第二实施例的分解剖视示意图；
图6至13显示本发明堆叠式封装结构的第三实施例的制造方法示意图；及
图14显示本发明堆叠式封装结构的第四实施例的剖视示意图。
具体实施方式
参考图3，显示本发明堆叠式封装结构的第一实施例的分解剖视示意图。参考图4，显示本发明堆叠式封装结构的第一实施例的组合后的剖视示意图。该堆叠式封装结构4包括一下封装结构5及一上封装结构6。该下封装结构5包括一基板本体51、一焊罩层(Solder Mask)52、一绝缘层(Insulation Layer)58、多个铜柱(Copper Pillar)59、一下芯片53及一封胶54。
该基板本体51具有一上表面511及多个焊垫(多个第一焊垫512及多个第二焊垫513)，这些焊垫位于该上表面511。该焊罩层52位于该上表面511上，其具有多个焊罩层开口，以显露这些焊垫。在本实施例中，该焊罩层开口包括多个第一开口521及多个第二开口522。这些第一开口521的位置相对这些第一焊垫512，以显露这些第一焊垫512。这些第二开口522的位置相对这些第二焊垫513，以显露这些第二焊垫513。
该绝缘层58位于该焊罩层52上，其具有一中央开口581及多个外围开口582。这些外围开口582围绕该中央开口581，且这些外围开口582的位置相对部分焊罩层开口。在本实施例中，该中央开口581显露所有这些第一焊垫512及部分该焊罩层52，这些外围开口582的位置相对这些第二开口522，以显露这些第二焊垫513。较佳地，这些外围开口582位于这些第二开口522的正上方，且这些外围开口582的截面大小与这些第二开口522大致相同。该绝缘层58额外附加于该焊罩层52上，其厚度可以依实际需要调整，且该绝缘层58的材质可以与该焊罩层52相同。
这些铜柱59位于这些外围开口582及这些第二开口522内的第二焊垫513上，且这些铜柱59电性连接这些第二焊垫513。这些铜柱59会填满这些外围开口582及这些第二开口522，但其高度不会超过该绝缘层58。较佳地，每一焊垫(第一焊垫512及第二焊垫513)的上表面还包括第一表面处理层(图中未示)。该铜柱59位于该第二焊垫513的第一表面处理层上，且该铜柱59的上表面还包括第二表面处理层591。在本实施例中，该第一表面处理层及该第二表面处理层591的材质为镍/金，且该铜柱59的材质为铜。
该下芯片53位于该中央开口581内，且电性连接至该基板本体51。亦即，该中央开口581的尺寸大于该下芯片53。在本实施例中，该下芯片53打线方式电性连接至这些第一焊垫512。因此，该下芯片53利用一粘胶层55贴附于该焊罩层52，且利用多条导线56电性连接至该基板本体51的这些第一焊垫512，该些导线56的材质可以是金或铜。
该封胶54包覆部分该焊罩层52、部分绝缘层58及该下芯片53、这些导线56及这些第一焊垫512。在本实施例中，该封胶54除了充满该中央开口581之外，还会盖到该绝缘层58的上表面。要注意的是，在其他实施例中，可以不具有该封胶54。
该上封装结构6堆叠于该下封装结构5上，且电性连接至这些铜柱59。在本实施例中，该上封装结构6包括多个导接元件61(例如：焊球)，这些导接元件61接触这些铜柱59(或这些铜柱59的第二表面处理层591)，如图4所示。
参考图5，显示本发明堆叠式封装结构的第二实施例的分解剖视示意图。本实施例的堆叠式封装结构7与第一实施例的堆叠式封装结构4(图3及图4)大致相同，其中相同的元件赋予相同的编号。本实施例与第一实施例不同处在于，该下芯片53以覆晶方式电性连接至该基板本体51。因此，该下芯片53还包括多个凸块531，这些凸块531接触这些第一焊垫512。此外，本实施例可以不具有该封胶54。
参考图6至13，显示本发明堆叠式封装结构的第三实施例的制造方法示意图。参考图6，提供一基板本体51。该基板本体51具有一上表面511、一焊罩层52及多个焊垫(多个第一焊垫512及多个第二焊垫513)，这些焊垫位于该上表面511。该焊罩层52位于该上表面511上，其具有多个焊罩层开口，以显露这些焊垫。在本实施例中，该焊罩层开口包括多个第一开口521及多个第二开口522。这些第一开口521的位置相对这些第一焊垫512，以显露这些第一焊垫512。这些第二开口522的位置相对这些第二焊垫513，以显露这些第二焊垫513。
参考图7，形成一绝缘层58于该焊罩层52上，其具有多个外围开口582，且这些外围开口582的位置相对部分焊罩层开口。在本实施例中，该绝缘层58还具有一中央开口581，这些外围开口582围绕该中央开口581。该中央开口581显露所有这些第一焊垫512及部分该焊罩层52，这些外围开口582的位置相对这些第二开口522，以显露这些第二焊垫513。较佳地，这些外围开口582位于这些第二开口522的正上方，且这些外围开口582的截面大小与这些第二开口522大致相同。该绝缘层58额外附加于该焊罩层52上，其厚度可以依实际需要调整，且该绝缘层58的材质可以与该焊罩层52相同。
参考图8，形成多个铜柱59于这些外围开口582内且位于部分这些焊垫上。在本实施例中，这些铜柱59位于这些外围开口582及这些第二开口522内的第二焊垫513上，且这些铜柱59电性连接这些第二焊垫513。这些铜柱59会填满这些外围开口582及这些第二开口522，但其高度不会超过该绝缘层58。较佳地，每一焊垫(第一焊垫512及第二焊垫513)的上表面还包括第一表面处理层(图中未示)。该铜柱59位于该第二焊垫513的第一表面处理层上，且本实施例还包括一形成第二表面处理层591于该铜柱59的上表面的步骤。
参考图9，移除该绝缘层58，使得这些铜柱59突出于该绝缘层58。要注意的是，在其它实施例中，也可以不移除该绝缘层58而直接附着下芯片后进行封胶作业，如图3至5的下封装结构5所示。
参考图10，电性连接一下芯片53至该基板本体51。在本实施例中，该下芯片53打线方式电性连接至这些第一焊垫512。因此，该下芯片53利用一粘胶层55贴附于该焊罩层52，且利用多条导线56电性连接至该基板本体51的这些第一焊垫512。接着，覆盖一模具8于该焊罩层52上。该模具8具有一中央模穴81及多个外围模穴82，该中央模穴81容置该下芯片53，这些外围模穴82容置于这些铜柱59。
参考图11，注入一封胶54于该中央模穴81内，以包覆部分该焊罩层52及该下芯片53。接着，移除该模具8，且形成多个焊球于该基板本体51下表面，以形成一下封装结构5a。要注意的是，在其他实施例中，可以不具有该封胶54，因此可以省略覆盖该模具8及注入该封胶54等步骤。
参考图12，提供一上封装结构6。在本实施例中，该上封装结构6包括多个导接元件61(例如：焊球)。
参考图13，将该上封装结构6堆叠于该下封装结构5a上，且电性连接至这些铜柱59。这些导接元件61接触这些铜柱59(或这些铜柱59的第二表面处理层591)，以形成一堆叠式封装结构4a。在其他实施例的堆叠式封装结构4b中，如图14所示，这些导接元件61会包覆这些铜柱59的部分侧壁。
参考图13，显示本发明堆叠式封装结构的第三实施例的剖视示意图。该堆叠式封装结构4a包括一下封装结构5a及一上封装结构6。该下封装结构5a包括一基板本体51、一焊罩层52、多个铜柱59、一下芯片53及一封胶54。
该基板本体51具有一上表面511及多个焊垫(多个第一焊垫512及多个第二焊垫513)，这些焊垫位于该上表面511。该焊罩层52位于该上表面511上，其具有多个焊罩层开口，以显露这些焊垫。在本实施例中，该焊罩层开口包括多个第一开口521及多个第二开口522。这些第一开口521的位置相对这些第一焊垫512，以显露这些第一焊垫512。这些第二开口522的位置相对这些第二焊垫513，以显露这些第二焊垫513。
这些铜柱59位于这些第二开口522内的第二焊垫513上，且这些铜柱59突出于该焊罩层52。较佳地，每一焊垫(第一焊垫512及第二焊垫513)的上表面还包括第一表面处理层(图中未示)。该铜柱59位于该第二焊垫513的第一表面处理层上，且该铜柱59的上表面还包括第二表面处理层591。在本实施例中，该第一表面处理层及该第二表面处理层591的材质为镍/金，且该铜柱59的材质为铜。
该下芯片53电性连接至该基板本体51。在本实施例中，该下芯片53打线方式电性连接至这些第一焊垫512。因此，该下芯片53利用一粘胶层55贴附于该焊罩层52，且利用多条导线56电性连接至该基板本体51的这些第一焊垫512，该些导线56的材质可以是金或铜。
该封胶54包覆部分该焊罩层52及该下芯片53、这些导线56及这些第一焊垫512。要注意的是，在其他实施例中，可以不具有该封胶54。
该上封装结构6堆叠于该下封装结构5a上，且电性连接至这些铜柱59。在本实施例中，该上封装结构6包括多个导接元件61(例如：焊球)，这些导接元件61接触这些铜柱59(或这些铜柱59的第二表面处理层591)。
本发明的优点如下。这些铜柱59可达到垫高的目的。因此，即使这些导接元件61的间距变小(或这些导接元件61的外径变小)，本发明可在不改变该基板本体51原本的结构或线路布局的情况下，而使得这些导接元件61可以接触到等铜柱59(或这些铜柱59的第二表面处理层591)。藉此，该上封装结构6可以电性连接至该下封装结构5，5a。
此外，已知堆叠封装结构在进行球对球堆叠时，根据经验，需要将回焊温度再提高3-5度，才能将二颗球熔融在一起。然而，在本发明中，由于使用这些铜柱59，因此不需改变回焊温度即可进行回焊。
上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，本领域普通技术人员对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应由权利要求书限定。

Claims (20)

1.一种堆叠式封装结构，包括：
一下封装结构，包括：
一基板本体，具有一上表面及多个焊垫，这些焊垫位于该上表面；
一焊罩层，位于该上表面上，该焊罩层具有多个焊罩层开口，以显露这些焊垫；
多个铜柱，位于部分这些焊垫上，这些铜柱突出于该焊罩层；及
一下芯片，电性连接至该基板本体；及
一上封装结构，堆叠于该下封装结构上，且电性连接至这些铜柱。
2.如权利要求1所述的堆叠式封装结构，其特征在于，该下封装结构还包括一封胶，包覆部分该焊罩层及该下芯片。
3.如权利要求2所述的堆叠式封装结构，其特征在于，还包括一绝缘层，位于该焊罩层上，该绝缘层具有一中央开口及多个外围开口，这些外围开口围绕该中央开口，这些外围开口的位置相对部分焊罩层开口，这些铜柱位于这些外围开口内且位于部分这些焊垫上，该下芯片位于该中央开口内，该封胶还包覆部分该绝缘层。
4.如权利要求3所述的堆叠式封装结构，其特征在于，这些焊垫包括多个第一焊垫及多个第二焊垫，该焊罩层开口包括多个第一开口及多个第二开口，这些第一开口的位置相对这些第一焊垫，以显露这些第一焊垫，这些第二开口的位置相对这些第二焊垫，以显露这些第二焊垫，该绝缘层的中央开口显露所有这些第一焊垫及部分该焊罩层，该绝缘层的外围开口的位置相对这些第二开口，这些铜柱位于这些外围开口及这些第二开口内的第二焊垫上，且该下芯片电性连接至这些第一焊垫。
5.如权利要求3所述的堆叠式封装结构，其特征在于，该绝缘层的材质与该焊罩层相同。
6.如权利要求1所述的堆叠式封装结构，其特征在于，每一焊垫的上表面还包括第一表面处理层，该铜柱位于该第一表面处理层上，且该铜柱的上表面还包括第二表面处理层。
7.如权利要求6所述的堆叠式封装结构，其特征在于，该第一表面处理层及该第二表面处理层的材质为镍/金，且该铜柱的材质为铜。
8.如权利要求1所述的堆叠式封装结构，其特征在于，该上封装结构包括多个导接元件，这些导接元件接触这些铜柱。
9.如权利要求8所述的堆叠式封装结构，其特征在于，这些导接元件为焊球。
10.一种封装结构，包括：
一基板本体，具有一上表面及多个焊垫，这些焊垫位于该上表面；
一焊罩层，位于该上表面上，该焊罩层具有多个焊罩层开口，以显露这些焊垫；
多个铜柱，位于部分这些焊垫上，这些铜柱突出于该焊罩层；及
一下芯片，电性连接至该基板本体。
11.如权利要求10所述的封装结构，其特征在于，还包括一封胶，包覆部分该焊罩层及该下芯片。
12.如权利要求11所述的封装结构，其特征在于，还包括一绝缘层，位于该焊罩层上，该绝缘层具有一中央开口及多个外围开口，这些外围开口围绕该中央开口，这些外围开口的位置相对部分焊罩层开口，这些铜柱位于这些外围开口内且位于部分这些焊垫上，该下芯片位于该中央开口内，该封胶还包覆部分该绝缘层。
13.如权利要求12所述的封装结构，其特征在于，这些焊垫包括多个第一焊垫及多个第二焊垫，该焊罩层开口包括多个第一开口及多个第二开口，这些第一开口的位置相对这些第一焊垫，以显露这些第一焊垫，这些第二开口的位置相对这些第二焊垫，以显露这些第二焊垫，该绝缘层的中央开口显露所有这些第一焊垫及部分该焊罩层，该绝缘层的外围开口的位置相对这些第二开口，这些铜柱位于这些外围开口及这些第二开口内的第二焊垫上，且该下芯片电性连接至这些第一焊垫。
14.如权利要求12所述的封装结构，其特征在于，该绝缘层的材质与该焊罩层相同。
15.如权利要求10所述的封装结构，其特征在于，每一焊垫的上表面还包括第一表面处理层，该铜柱位于该第一表面处理层上，且该铜柱的上表面还包括第二表面处理层。
16.如权利要求15所述的封装结构，其特征在于，该第一表面处理层及该第二表面处理层的材质为镍/金，且该铜柱的材质为铜。
17.一种封装结构的制造方法，包括以下步骤：
(a)提供一基板本体，该基板本体具有一上表面、一焊罩层及多个焊垫，这些焊垫及该焊罩层位于该上表面，该焊罩层具有多个焊罩层开口，以显露这些焊垫；
(b)形成一绝缘层于该焊罩层上，该绝缘层具有多个外围开口，这些外围开口的位置相对部分焊罩层开口；
(c)形成多个铜柱于这些外围开口内且位于部分这些焊垫上；
(d)移除该绝缘层；
(e)电性连接一下芯片至该基板本体；
(f)覆盖一模具于该焊罩层上，该模具具有一中央模穴及多个外围模穴，该中央模穴容置该下芯片，这些外围模穴容置于这些铜柱；及
(g)注入一封胶于该中央模穴内，以包覆部分该焊罩层及该下芯片。
18.如权利要求17所述的制造方法，其特征在于，该绝缘层还具有一中央开口，这些外围开口围绕该中央开口。
19.如权利要求18所述的制造方法，其特征在于，该步骤(a)中这些焊垫包括多个第一焊垫及多个第二焊垫，该焊罩层开口包括多个第一开口及多个第二开口，这些第一开口的位置相对这些第一焊垫，以显露这些第一焊垫，这些第二开口的位置相对这些第二焊垫，以显露这些第二焊垫，该步骤(b)中该绝缘层的外围开口的位置相对这些第二开口，该步骤(c)中这些铜柱位于这些外围开口及这些第二开口内的第二焊垫上，且该步骤(e)中该下芯片电性连接至这些第一焊垫。
20.如权利要求17所述的制造方法，其特征在于，该步骤(a)中每一焊垫的上表面还包括第一表面处理层，该步骤(c)中该铜柱位于该第一表面处理层上，且该步骤(c)之后还包括一形成第二表面处理层于该铜柱的上表面的步骤。
CN2010105504995A 2010-11-09 2010-11-09 堆叠式封装结构、其封装结构及封装结构的制造方法 Active CN102064162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105504995A CN102064162B (zh) 2010-11-09 2010-11-09 堆叠式封装结构、其封装结构及封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105504995A CN102064162B (zh) 2010-11-09 2010-11-09 堆叠式封装结构、其封装结构及封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN102064162A CN102064162A (zh) 2011-05-18
CN102064162B true CN102064162B (zh) 2013-01-02

Family

ID=43999374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105504995A Active CN102064162B (zh) 2010-11-09 2010-11-09 堆叠式封装结构、其封装结构及封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN102064162B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311192A (zh) * 2013-06-25 2013-09-18 华进半导体封装先导技术研发中心有限公司 细间距pop式封装结构和封装方法
US9064718B1 (en) 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
CN101320696A (zh) * 2007-06-04 2008-12-10 矽品精密工业股份有限公司 堆叠式封装结构及其制法
CN101431067A (zh) * 2007-11-06 2009-05-13 南茂科技股份有限公司 多芯片堆叠的封装结构
CN101572261A (zh) * 2008-04-28 2009-11-04 鸿富锦精密工业（深圳）有限公司 芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI285423B (en) * 2005-12-14 2007-08-11 Advanced Semiconductor Eng System-in-package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
CN101320696A (zh) * 2007-06-04 2008-12-10 矽品精密工业股份有限公司 堆叠式封装结构及其制法
CN101431067A (zh) * 2007-11-06 2009-05-13 南茂科技股份有限公司 多芯片堆叠的封装结构
CN101572261A (zh) * 2008-04-28 2009-11-04 鸿富锦精密工业（深圳）有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN102064162A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
TWI455281B (zh) Ｉｃ封裝體、堆疊式ｉｃ封裝器件及製造方法
US7772687B2 (en) Multiple electronic component containing substrate
US9564387B2 (en) Semiconductor package having routing traces therein
US20090127682A1 (en) Chip package structure and method of fabricating the same
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
CN103311138A (zh) 封装方法和封装的半导体器件
TWI451546B (zh) 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
TWI739821B (zh) 半導體封裝結構及其製造方法
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
TW201417237A (zh) 立體堆疊式封裝結構及其製作方法
JP2008103685A (ja) 半導体装置及びその製造方法
TWI528469B (zh) 半導體封裝件及其製法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN105938824B (zh) 半导体封装组合结构
CN102157477B (zh) 半导体装置的制造方法
CN103065984A (zh) 用于半导体器件的封装方法
TWI459517B (zh) 封裝基板暨半導體封裝件及其製法
TWI555101B (zh) 封裝結構及其製法
CN103151274A (zh) 半导体元件及其制造方法
CN100466246C (zh) 用于封装的柔性基板
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
TWI419278B (zh) 封裝基板及其製法
JP2006286920A (ja) 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant