CN103311138A - 封装方法和封装的半导体器件 - Google Patents

封装方法和封装的半导体器件 Download PDF

Info

Publication number
CN103311138A
CN103311138A CN2012103009901A CN201210300990A CN103311138A CN 103311138 A CN103311138 A CN 103311138A CN 2012103009901 A CN2012103009901 A CN 2012103009901A CN 201210300990 A CN201210300990 A CN 201210300990A CN 103311138 A CN103311138 A CN 103311138A
Authority
CN
China
Prior art keywords
tube core
substrate
epoxy
scaling powder
intermediary layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103009901A
Other languages
English (en)
Other versions
CN103311138B (zh
Inventor
陈孟泽
林威宏
蔡钰芃
林俊成
林志伟
郑明达
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103311138A publication Critical patent/CN103311138A/zh
Application granted granted Critical
Publication of CN103311138B publication Critical patent/CN103311138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

公开了封装方法和封装的半导体器件。在一个实施例中，一种封装方法包括提供第一管芯、部分封装第一管芯并且在部分封装的第一管芯的表面上形成多个焊球。环氧助焊剂设置于多个焊球上方。提供第二管芯，并且部分封装第二管芯。多个焊球连接到部分封装的第二管芯。

Description

封装方法和封装的半导体器件
技术领域
本发明涉及半导体领域，更具体地，涉及封装方法和封装的半导体器件。
背景技术
半导体器件使用于多种电子应用(比如个人计算机、蜂窝电话、数字相机和其它电子设备)中。通常通过在半导体衬底上方依次沉积绝缘层或者介电层、传导层和半传导材料层，并且使用光刻对各种材料层图案化以在其上形成电路部件和组件来制作半导体器件。通常在单个半导体芯片上制造、然后沿着刻线切分集成电路来分隔数以十计或者数以百计的集成电路。然后可以单独、在多芯片模块中或者在其它类型的封装中封装各个管芯。
半导体业通过继续减少最小特征尺寸来持续提高各种电子部件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多部件集成到给定区域中。这些更小电子部件也在一些应用中需要更小的如下封装，这些封装利用比以往的封装更小的区域。
已经开发的用于半导体器件的一类更小封装是芯片级封装(WLP)，其中在可以包括重新分布层(RDL)的封装中封装管芯，该RDL用来扇出用于集成电路管芯的接触焊盘的布线，从而可以按照比管芯的接触焊盘更大的节距制作电接触。用于半导体器件的另一类封装称为迹线上块(BOT)封装，其中管芯或者“倒装芯片”附接或者焊接到BOT封装上的迹线。
发明内容
为解决上述问题，本发明提供了一种封装方法，包括：提供第一管芯；部分封装第一管芯；在部分封装的第一管芯的表面上形成多个焊球；在多个焊球上方设置环氧助焊剂；提供第二管芯；部分封装第二管芯；以及将多个焊球连接到部分封装的第二管芯。
其中，设置环氧助焊剂包括将多个焊球浸入环氧助焊剂中或者在多个焊球上喷洒环氧助焊剂。
其中，将多个焊球连接到部分封装的第二管芯包括回流焊球的焊接材料。
其中，多个焊球包括多个第一焊球，方法还包括在将多个第一焊球连接到部分封装的第二管芯之前在部分封装的第二管芯的表面上形成多个第二焊球，以及将多个焊球连接到部分封装的第二管芯包括将多个第一焊球连接到多个第二焊球。
其中，设置环氧助焊剂包括设置包括填充物材料的环氧助焊剂。
其中，填充物材料用于增加环氧助焊剂的热导率。
其中，填充物材料包括SiO2或者氮化铝。
其中，部分封装第一管芯或者部分封装第二管芯包括将第一管芯或者第二管芯连接到衬底通孔(TSV)中介层，TSV中介层包括重新分布层(RDL)。
此外，还提供了一种封装方法，包括：提供第一管芯；提供第一中介层，第一中介层具有第一表面和与该第一表面相对的第二表面，第一中介层包括第一衬底，第一衬底具有形成于其中的多个第一衬底通孔(TSV)；将第一管芯附接到第一中介层的第二表面；将多个焊球连接到第一中介层的第一表面；提供第二管芯；提供第二中介层，第二中介层具有第一表面和与该第一表面相对的第二表面，第二中介层包括第二衬底，第二衬底包括形成于其中的多个第二TSV；将第二管芯附接到第二中介层的第二表面；在第一中介层上的多个焊球上形成环氧助焊剂；以及将第一中介层上的多个焊球附接到第二中介层的第二表面。
其中，将第一管芯附接到第一中介层的第二表面包括将第一管芯的接触引线接合到第一中介层的第二表面上的接合焊盘。
其中，将第二管芯附接到第二中介层的第二表面包括在第二管芯与第二中介层的第二表面之间连接多个微块，方法还包括在多个微块之间的、第二中介层的第二表面与第二管芯之间形成底填充材料。
该方法还包括在将第二管芯附接到第二中介层的第二表面之后，在第二管芯上方形成模制化合物。
其中，第二中介层的第二表面包括设置于其上的多个接触，方法还包括从第二中介层的第二表面上的多个接触上方去除模制化合物的一部分，以及将第一中介层上的多个焊球附接到第二中介层的第二表面包括通过模制化合物将多个焊球附接到第二中介层的第二表面。
该方法还包括在将第一中介层上的多个焊球附接到第二中介层的第二表面之前，从第二管芯的顶表面上方去除模制化合物。
此外，还提供了一种封装的半导体器件，包括：第一管芯，连接到第一衬底；第二管芯，连接到第二衬底；多个焊点，连接在第一衬底与第二衬底之间；以及环氧助焊剂，连接到多个焊点中的每个焊点。
其中，多个焊点的横截面基本上包括桶形、圆形、椭圆形、沙漏或者数字8的一部分的形状。
其中，多个焊点包括金属突出件。
该半导体器件还包括设置在第一衬底与第二衬底之间的底填充材料。
其中，第一管芯包括存储器件，以及第二管芯包括逻辑器件。
其中，环氧助焊剂在与第一衬底和第二衬底邻近的多个焊点附近的厚度大于在多个焊点的中心区域附近的厚度。
附图说明
为了更完整理解本公开内容及其优点，现在参照结合以下附图进行的下文描述，其中：
图1至图3示出了根据本公开内容一个实施例在各种阶段的封装半导体器件的方法的横截面图；
图4A至4C示出了图3的焊点区域的更具体横截面图，这些示出了根据实施例的设置于焊点(solder joint)上的环氧助焊剂(epoxy flux)和焊点的不同形状；
图4D示出了一个实施例的横截面图，其中环氧助焊剂包括填充物材料；
图5和图6示出了实施例的横截面图，其中形成焊点的焊球包括金属突出件(stud)；
图7和图8示出了根据实施例的封装半导体器件的方法的横截面图；
图9示出了图8的焊点区域的更具体的横截面图；
图10示出了根据另一实施例的封装半导体器件的方法的横截面图；
图11示出了图10的焊点区域的更具体的横截面图；
图12示出了根据又一实施例的封装半导体器件的横截面图；以及
图13是根据本公开的一个实施例的封装方法的流程图。
在不同图中的对应标号和符号除非另有指明则一般指代对应部分。附图被绘制成清楚示出实施例的相关方面而未必按比例绘制。
具体实施方式
下文具体讨论本公开内容的实施例的实现和运用。然而，应当理解本公开内容提供可以在广泛多种具体背景中具体化的多个适用发明概念。讨论的具体实施例仅举例说明用于实现和运用公开内容的具体方式而并非限制公开内容的范围。
本公开的实施例涉及用于半导体器件的封装方法和结构。这里将描述封装半导体器件的新颖方法及其结构。
图1至图3示出了根据本公开一个实施例的在各个阶段的封装半导体器件的方法的横截面图。根据实施例，第一部分封装的管芯100与第二部分封装的管芯120一起封装。先参照图1，提供第一管芯110(在图1中用虚线示出)。第一管芯110包括将在单个封装中与第二管芯(见图2中用虚线示出的第二管芯130)一起封装的集成电路或者芯片。例如，第一管芯110和第二管芯130可以各自包括如下工件，该工件可以包括半导体衬底(该半导体衬底包括硅或者其它半导体材料)并且可以被绝缘层覆盖。第一管芯110和第二管芯130可以包括形成于工件中和/或上方的未示出的一个或者多个部件和/或电路。第一管芯110和第二管芯130可以包括也未示出的传导层和/或诸如晶体管、二极管、电容器等半导体组件。管芯110和130可以包括作为实例的逻辑电路、存储器件或者其它类型的电路。管芯110和130可以包括形成于其表面上的多个接触。
在一些实施例中，第一管芯110包括存储器件(比如随机存取存储器(RAM)或者其它类型的存储器件)，而第二管芯130包括逻辑器件。备选地，第一管芯110和第二管芯130可以包括其它功能电路。
如图1中所示部分封装第一管芯110以形成第一部分封装的管芯100。第一部分封装的管芯100这里也称为部分封装的第一管芯。可以通过将第一管芯110附接到第一衬底102来部分封装第一管芯110。第一衬底102可以包括后文将进一步描述的中介层。第一衬底102包括形成于其底表面上的多个接触106。接触106可以包括作为实例的Cu、Al、Au、其合金、其它材料或者其组合和/或多层。接触106可以备选地包括其它材料。
根据实施例，如图1所示，多个焊球108连接到第一衬底102的底表面上的接触106。如图2所示，环氧助焊剂111设置于多个焊球108上方。环氧助焊剂111例如形成于多个焊球108中的每个焊球上。环氧助焊剂111包括助焊剂成分和环氧树脂成分。助焊剂成分可以包括活化剂、溶剂和/或添加剂。在一些实施例中，助焊剂成分可以包括作为实例的氯化锌、氯化铵、氢氟酸、磷酸或者氢溴酸。环氧树脂成分可以包括作为实例的聚环氧化物。环氧树脂成分可以例如包括用于下文将进一步描述的模制化合物116和/或136(分别见图7和图8)的相似材料或者相同材料。助焊剂成分可以包括作为实例的适于减少或者去除焊球108上的氧化物的材料，以改进由焊球108形成的焊点108’(见图3)。备选地，环氧助焊剂111可以包括其它材料并且可以包括其它成分。
在一些实施例中可以通过在环氧助焊剂111中浸入多个焊球108来在多个焊球108上形成环氧助焊剂111。例如，环氧助焊剂111可以包括导入托盘中的液体，并且部分封装的第一管芯100可以与托盘邻近放置并且朝着环氧助焊剂111降低，直至多个焊球108至少部分地浸没于环氧助焊剂111中。环氧助焊剂111的部分例如由于弯月面效应而粘附到焊球108。备选地，环氧助焊剂111可以溅射到焊球108上(即，使用喷洒工艺)。环氧助焊剂111也可以使用其它方法来形成于多个焊球108上。
在一些实施例中可以通过相对于环氧树脂成分变更环氧助焊剂111的助焊剂成分的量来调整和/或控制形成于焊球108上的环氧助焊剂111的量。助焊剂成分在一些实施例中可以比环氧树脂成分更少粘性，并且增加环氧树脂成分的量在一些实施例中可以使环氧助焊剂111更快并且更容易流动，因此在焊球108上形成更少的环氧助焊剂111。备选地，可以按照喷射或者浸入量来控制环氧助焊剂111的厚度。也可以使用其它方法来控制环氧助焊剂111的厚度。在一些实施例中，环氧助焊剂111例如包括约0.1至10GPa的储存模量。
提供第二管芯130，并且第二管芯130如针对第一管芯110描述的那样也部分封装于第二衬底122上，从而形成也在图2中示出的第二部分封装的管芯120。第二部分封装的管芯120这里也称为部分封装的第二管芯。在一些实施例中可以使用与部分封装的第一管芯110相似的方法来部分封装第二管芯130。在其它实施例中，可以使用与用来部分封装第一管芯110的方法不同的方法来部分封装第二管芯130。在一些实施例中，例如，使用倒装晶圆级封装(WLP)技术和引线接合来部分封装第一管芯110，而使用倒装芯片和迹线上块(BOT)技术来部分封装第二管芯130。备选地，可以使用其它方法或者技术来部分封装第一管芯110和第二管芯130。第二部分封装的管芯120包括形成于其顶表面上的多个接触126。
然后如图3所示，在第一部分封装的管芯100上的具有形成于其上的环氧助焊剂111的多个焊球108连接到第二部分封装的管芯120。焊料回流工艺可以用来将多个焊球108连接到部分封装的第二管芯120的接触126。焊料回流工艺回流焊球108的焊接材料，从而将焊球108电附接和机械附接到部分封装的第二管芯120的接触126。
焊球108如图3所示在附接到部分封装的第二管芯120的接触126之后变成焊点108’。焊点108’在用于将焊球108附接到部分封装的第二管芯120的回流工艺之后包括焊球108的材料。
有利地，环氧助焊剂111的助焊剂成分有助于将焊球108焊接到部分封装的第二管芯120的接触126。助焊剂成分可以适于在焊接工艺期间至少部分挥发以将焊球108附接到部分封装的第二管芯130。在一些实施例中，环氧助焊剂111的助焊剂成分在焊接工艺期间基本上完全挥发，从而例如无需用于去除任何助焊剂残留物的清洁工艺。在其它实施例中，环氧助焊剂111的助焊剂成分未完全挥发。在这些实施例中，助焊剂成分可以包括不会对后续封装步骤有害的材料，因而可以保留在封装的半导体器件150中。在其它实施例中，又例如，清洁工艺可以用来在焊料回流工艺之后从环氧助焊剂111去除保留的助焊剂成分。
在一些实施例中，可以在使用其上形成有环氧助焊剂111的焊球108将第一部分封装的管芯100连接到第二部分封装的管芯120之后涂敷图3中用虚线示出的可选底填充材料118。可以例如沿着封装的半导体器件150的一个或者多个边使用配给针(dispensing needle，点胶针)来涂敷底填充材料118，但是其它方法也可以用来形成底填充材料118。底填充材料118可以包括环氧树脂或者聚合物，但是可以备选地使用其它材料。然而，根据一些实施例，由于使用具有环氧树脂成分的环氧助焊剂111而无需底填充材料118。因此，在一些实施例中，在封装方法中使用环氧助焊剂111有利地避免封装工艺中的加工步骤和材料，从而减少封装成本和时间。
有利地，如图4A至4C中所示(这些图示出了图3的焊点区域142的更具体横截面图)，在封装的半导体器件150中使用新颖的环氧助焊剂111使得环氧助焊剂111的环氧树脂成分的至少一部分在焊接工艺之后剩余在焊点108’上。剩余的环氧助焊剂111包围焊点108’从而保护和加强焊点108’。
还在图4A至4C(并且也在图4D、图6、图9和图11)中示出了根据实施例的焊点108’在焊料回流工艺之后的不同形状。多个焊点108’可以如图4A、4D和图9所示在横截面图中基本上包括圆形或者椭圆形的形状。备选地，多个焊点108’可以如图4B所示在横截面图中基本上包括桶的形状。在其它实施例中，多个焊点108’可以如图4C所示在横截面图中包括沙漏的形状或者如图11中所示数字8的部分的形状。
在图4A中，根据实施例，环氧助焊剂111的部分在焊接工艺之后与焊点108’邻近保留。在一些实施例中，环氧助焊剂111在与第一衬底102和第二衬底122邻近的多个焊点108’相邻处可以比在与多个焊点108’的较宽中心区域邻近处具有更大的厚度。环氧助焊剂111在一些实施例中可以如图4A中所示完全未驻留于多个焊点108’的中心区域上。
备选地，少量环氧助焊剂111在一些实施例中可以如图4A中的111’用虚线所示驻留于多个焊点108’的中心区域上。少量环氧助焊剂111’在本文中描述的其它实施例中也可以驻留于多个焊点108’的中心区域上(在附图中未示出)。保留于焊点108’上的环氧助焊剂111或者111’在一些实施例中可以仅包括环氧树脂成分或者在其它实施例中包括环氧树脂成分和助焊剂成分的部分。
焊点108’将第一衬底102上的接触106和第二衬底122上的接触126接合到一起。剩余在焊点108’上的环氧助焊剂111或者111’有利地加强焊点108’并且减少或防止例如在封装工艺器件、在封装的半导体器件150(见图3)的热循环测试或者其它测试期间、在装运封装的半导体器件150期间和/或在封装的半导体器件150使用于终端应用中时，由于热和/或机械应力所致的断裂。因此，环氧助焊剂111或者111’改进由将第一衬底102接合到第二衬底122的焊点108’提供的电连接和机械连接。
图4D是一个实施例的横截面图，其中，环氧助焊剂111”包括填充物材料144。填充物材料144可以例如包括绝缘材料或者传导材料。在一些实施例中，填充物材料144可以包括例如SiO2或者氮化铝，但是备选地，填充物材料144可以包括其它类型的材料。例如，填充物材料144可以包括环氧助焊剂111的按照体积或者重量比的约20至90％。备选地，可以使用其它数量的填充物材料144。填充物材料144在一些实施例中例如适于增加环氧助焊剂111”的热导率。填充物材料144可以备选地具有其它功能。
图5和图6示出了实施例的横截面图，其中焊球108包括金属突出件146。如图5中用虚线所示，第一衬底102上的接触106可以包括形成于其上的金属突出件146。金属突出件146也可以例如包括金属柱。金属突出件146例如可以包括Au、Cu或者其它金属。焊球108在这一实施例中如图所示形成于金属突出件146上。包括NiSix或者其它材料的可选硅化物148例如在一些实施例中可以形成于金属突出件146上。图6示出了图5中的焊球108形成的焊点区域142在根据一个实施例的焊料回流工艺之后的横截面图。金属突出件146的部分在一些实施例中可以如图所示在焊料回流工艺之后在焊点108’的横截面图中可见。
图7示出了根据一个实施例的封装半导体器件的方法的横截面图。示出了衬底102和122的更具体的视图。应注意，在图7、图8、图10和图12中所示实施例中，在使用具有设置于其上的环氧助焊剂111的焊球108将第一部分封装的管芯100连接到第二部分封装的管芯120之前示出了封装的半导体器件150。如图3所示，最后封装的半导体器件150实际上包括使用具有设置于其上的环氧助焊剂111的焊点108’来连接到第二部分封装的管芯120的第一部分封装的管芯100。
再次参照图7，第一衬底102和/或第二衬底122在一些实施例中可以包括中介层。第一衬底102和/或第二衬底122可以分别包括多个衬底通孔(TSV)104和124，并且在一些实施例中可以包括TSV中介层。TSV 104和124包括完全穿过衬底102和/或122延伸的传导或者半传导材料。TSV104和124可以可选地加衬有绝缘材料。TSV 104和124分别提供从衬底102和122的底表面到顶表面的竖直电连接(例如y轴连接)。第一衬底102和/或第二衬底122在一些实施例中可以包括形成于其上的电子部件和组件，或者备选地，第一衬底102和/或第二衬底122可以无电子部件和组件。
衬底102和/或122可以各自分别包括布线112和132。布线112和/或132在一些实施例中例如提供水平电连接(例如x轴连接)。布线112和132可以包括如下传导材料迹线的扇出区域，这些迹线用于将第一管芯110和第二管芯130的覆盖区分别扩展至衬底102和/或122的底侧的覆盖区(例如分别连接到焊球108和焊球138的第一衬底102的接触106(以及第二衬底122的布线132内的接触(未标注))的覆盖区)。
衬底102和122的布线112和/或132可以包括一个或者多个重新分布层(RDL)。RDL可以包括一个或者多个绝缘层和布线层。RDL可以包括级间电介质(ILD)，而在金属化层中的布线设置或者形成于其中。布线112和132可以例如包括一个或者多个通路和/或传导线。例如，可以使用一种或者多种减法蚀刻工艺、单波形花纹技术和/或双波形花纹技术来形成布线112和132并且也形成TSV 104和124。未示出的一个或者多个载体晶片可以用来形成布线112和132和/或TSV 104和124。布线112和132的部分分别驻留于衬底102和122的顶表面和底表面上；例如，第一衬底102的布线112的部分可以包括接触106、引线接合焊盘115和/或其它迹线，而第二衬底122的布线132的部分可以包括可连接到其它组件(比如形成于第二衬底122的底表面上的焊球138)的接触126和其它接触(未标注)或者迹线。
在一些实施例中，如图7所示，第一衬底102在布线112中可以不包括RDL。在这一实施例中，可以使用引线接合114来制作x轴或者水平电连接中的所有或者一些电连接，这些引线接合将第一管芯110上的接触连接到第一衬底102上的引线接合焊盘115。在一些实施例中，第二衬底122可以也如图7所示在布线132中包括两个RDL。一个RDL可以与第二衬底122的顶表面邻近设置并且可以适于在连接到微块134的接触126与将连接到焊球108的接触126之间制作x轴电连接。另一RDL可以与第二衬底122的底表面邻近设置并且可以例如适于在TSV 124与如下接触之间制作x轴电连接，这些接触连接到设置于第二衬底122的底表面上的多个焊球138。
在图7中还示出了分别将管芯110和130附接到衬底102和122的方法。在所示实施例中，第一管芯110使用倒装芯片技术来连接到第一衬底102，其中引线接合114在一端附接到第一管芯110上的接触，以及其中，引线接合114在另一端附接到第一衬底102的顶表面上的引线接合焊盘115或接触。例如，第二管芯130使用倒装芯片接线上接合(BOT)附接技术来附接到第二衬底122，其中，微块134连接到第二管芯130，然后微块134焊接到第二衬底122的顶表面的中心区域中的接触126。可以如图所示在第二衬底122上方在第二管芯130之下形成可选底填充材料140。例如，底填充材料140可以包括相似材料，并且可以使用与针对图3中所示可选底填充材料118描述的方式相似的方法来涂敷。备选地，其它方法可以用来分别将第一管芯110和/或第二管芯130附接到第一衬底102和/或第二衬底122。与用来将第二管芯130附接到第二衬底122的方法相同的方法或者不同的方法可以用来将第一管芯110附接到第一衬底102。
图8示出了根据另一实施例的封装半导体器件的方法的横截面图。相似标号用来描述如在前图中使用的各种组件和部件。在这一实施例中，模制化合物136在第二管芯130附接到第二衬底122之后并且在涂敷可选底填充材料140之后涂敷于第二部分封装的管芯120上方。模制化合物136可以例如包括与针对图7中所示第一部分封装的管芯100的模制化合物116描述的材料相似的材料。
从接触126上方的第二衬底122的顶表面上方去除模制化合物136的部分从而使接触126暴露。第二衬底122的顶表面可以如图8所示在第二衬底122的周界周围包括设置于其上的多个接触126。第二管芯130附接到第二衬底122的中心区域中的接触126。在第二衬底122的周界区域中的接触126可以如图所示大于在第二衬底122的中心区域中的接触126。使用作为实例的光刻或者激光从第二衬底122的顶表面上的多个接触126上方去除模制化合物136的部分或者可以备选地使用其它方法。模制化合物136的去除部分可以例如包括模制通孔(TMV)。多个焊球108经过形成于模制化合物136中的TMV附接到第二衬底122的顶表面。图9示出了图8所示实施例的焊点区域142的更具体横截面图。焊点108’在这一实施例中可以包括基本上的圆形形状。
图10示出了根据另一实施例的封装半导体器件的方法的横截面图。在这一实施例中，在形成和图案化图8中描述的模制化合物136以暴露第二衬底122的周界区域中的接触126之后，多个焊球128形成于在第二衬底122上的模制化合物136内暴露的多个接触126上。然后，在第二衬底122上的多个焊球128连接到第一衬底102上的具有设置于其上的环氧助焊剂111的多个焊球108，并且回流焊球108和128的焊料。图11示出了图10中所示实施例的焊点区域142的更具体的横截面图。在回流工艺之后的焊点108’在横截面图中包括数字8的形状的部分。焊点108’在焊料回流工艺之后包括如下底部和顶部，底部包括第二衬底122上的焊球128的材料，顶部包括第一衬底102上的焊球108的材料。
在图8至图11中所示实施例中，模制化合物136如在图8和图10中的136’所示在第二管芯130的顶表面上方延伸。在其它实施例中，模制化合物136可以被形成至第二衬底122上方的更低高度，从而第二管芯130如图12所示未被模制化合物136覆盖。备选地，模制化合物136可以被涂敷成起初覆盖第二管芯130，然后例如使用回蚀工艺来去除模制化合物136’在第二管芯130的顶表面上方驻留的部分(见图8和图10)。在一些实施例(比如图12中所示实施例)中，焊球128可以在涂敷模制化合物136之前形成于接触126上方的第二衬底122的顶表面上方。用来去除过量模制化合物136’的回蚀工艺可以造成暴露焊球128的顶部分，从而它们可以例如附接到第一衬底102上的焊球108。
根据图10和图12中所示的在第二部分封装的管芯120上具有焊球128的实施例，环氧助焊剂111可以涂敷到第一部分封装的管芯100上的焊球108。备选地，环氧助焊剂111可以不涂敷到焊球108，而是将环氧助焊剂111如图12中用虚线所示涂敷到设置于第二部分封装的管芯120的顶表面上的焊球128。环氧助焊剂111可以例如涂敷到焊球108或者焊球128。在其它实施例中，环氧助焊剂111可以例如涂敷到第一部分封装的管芯100上的焊球108和第二部分封装的管芯120上的焊球128。
图13是根据本公开一个实施例的封装方法的流程图160。该方法包括提供第一管芯110(步骤162)、部分地封装第一管芯110(步骤164)，并且在部分封装的第一管芯110的表面上形成多个焊球108(步骤166)。环氧助焊剂111设置于多个焊球108上方(步骤168)。该方法包括提供第二管芯130(步骤170)、部分封装第二管芯130(步骤172)，并且将多个焊球108连接到部分封装的第二管芯130(步骤174)，从而形成图3、图7、图8、图10和图12中所示包括焊点108’的封装半导体器件150。
本公开内容的实施例包括使用环氧助焊剂111、111’和111”的封装半导体器件的方法并且也包括封装的半导体器件150，这些半导体器件包括环氧助焊剂111、111’和111”。
本公开的实施例的优点包括提供新颖的封装方法和结构150，这些方法和结构利用焊球108和/或128上的用来连接部分封装的管芯100和120的环氧助焊剂111、111’或者111”。公开新颖的层叠封装(PoP)封装技术，这些封装技术具有由包括形成于其上的环氧助焊剂111、111’和111”的焊球108和/或128形成的改进焊点108’。通过从加强焊接连接的环氧助焊剂111、111’和111”用环氧树脂材料包围焊点108’来减少或者防止PoP封装和封装方法的可能在焊点108’(这些焊点包括焊球108和/或128的材料)和焊接焊盘(接触106和/或126)之间的界面出现的接头裂缝。环氧助焊剂111、111’和111”的至少环氧树脂成分在焊料回流工艺之后剩余从而包围焊点108’，这保护和加强焊点108’并且也保护金属突出件146(如果包括)。新颖的封装方法和结构可以容易地在封装和制造工艺流程中实现。
根据本公开内容的一个实施例，一种封装方法包括提供第一管芯、部分封装第一管芯并且在部分封装的第一管芯的表面上形成多个焊球。环氧助焊剂设置于多个焊球上方。提供第二管芯，并且部分封装第二管芯。多个焊球连接到部分封装的第二管芯。
根据另一实施例，一种封装方法包括提供第一管芯并且提供第一中介层。第一中介层具有第一表面和与第一表面相对的第二表面并且包括第一衬底，第一衬底具有形成于其中的多个第一TSV。该方法包括将第一管芯附接到第一中介层的第二表面并且将多个焊球连接到第一中介层的第一表面。提供第二管芯，并且提供第二中介层。第二中介层具有第一表面和与第一表面相对的第二表面并且包括第二衬底，第二衬底包括形成于其中的多个第二TSV。第二管芯附接到第二中介层的第二表面。该方法包括在第一中介层上的多个焊球上形成环氧助焊剂并且将第一中介层上的多个焊球附接到第二中介层的第二表面。
根据又一实施例，一种封装的半导体器件包括连接到第一衬底的第一管芯和连接到第二衬底的第二管芯。多个焊点连接于第一衬底与第二衬底之间。环氧助焊剂连接到多个焊点中的每个焊点。
虽然已经具体描述本公开内容的实施例及其优点，但是应当理解这里可以做出各种改变、替换和变更而未脱离如所附权利要求限定的公开内容的精神实质和范围。例如本领域技术人员将容易理解可以变化这里描述的多个特征、功能、过程和材料而又仍然在本公开内容的范围内。另外，本申请的范围并非旨在于限于在说明书中描述的过程、机器、制造品、物质组成、装置、方法和步骤的具体实施例。如本领域普通技术人员将根据本公开内容容易理解的那样，可以根据本公开内容利用执行与这里描述的对应实施例基本上相同功能或者实现基本上相同结果的、目前存在或者以后开发的过程、机器、制造品、物质组成、装置、方法或者步骤。因而所附权利要求旨在于在它们的范围内包括这样的过程、机器、制造品、物质组成、装置、方法或者步骤。因而，所附权利要求旨在于在它们的范围内包括这样的过程、机器、制造品、物质组成、装置、方法或者步骤。

Claims (10)

1.一种封装方法，包括：
提供第一管芯；
部分封装所述第一管芯；
在部分封装的第一管芯的表面上形成多个焊球；
在所述多个焊球上方设置环氧助焊剂；
提供第二管芯；
部分封装所述第二管芯；以及
将所述多个焊球连接到部分封装的第二管芯。
2.根据权利要求1所述的方法，其中，设置所述环氧助焊剂包括将所述多个焊球浸入所述环氧助焊剂中或者在所述多个焊球上喷洒所述环氧助焊剂。
3.根据权利要求1所述的方法，其中，将所述多个焊球连接到所述部分封装的第二管芯包括回流所述焊球的焊接材料。
4.根据权利要求1所述的方法，其中，所述多个焊球包括多个第一焊球，所述方法还包括在将所述多个第一焊球连接到所述部分封装的第二管芯之前在所述部分封装的第二管芯的表面上形成多个第二焊球，以及将所述多个焊球连接到所述部分封装的第二管芯包括将所述多个第一焊球连接到所述多个第二焊球。
5.根据权利要求1所述的方法，其中，设置所述环氧助焊剂包括设置包括填充物材料的环氧助焊剂。
6.根据权利要求5所述的方法，其中，所述填充物材料用于增加所述环氧助焊剂的热导率。
7.根据权利要求5所述的方法，其中，所述填充物材料包括SiO2或者氮化铝。
8.根据权利要求1所述的方法，其中，部分封装所述第一管芯或者部分封装所述第二管芯包括将所述第一管芯或者所述第二管芯连接到衬底通孔(TSV)中介层，所述TSV中介层包括重新分布层(RDL)。
9.一种封装方法，包括：
提供第一管芯；
提供第一中介层，所述第一中介层具有第一表面和与该第一表面相对的第二表面，所述第一中介层包括第一衬底，所述第一衬底具有形成于其中的多个第一衬底通孔(TSV)；
将所述第一管芯附接到所述第一中介层的第二表面；
将多个焊球连接到所述第一中介层的第一表面；
提供第二管芯；
提供第二中介层，所述第二中介层具有第一表面和与该第一表面相对的第二表面，所述第二中介层包括第二衬底，所述第二衬底包括形成于其中的多个第二TSV；
将所述第二管芯附接到所述第二中介层的第二表面；
在所述第一中介层上的所述多个焊球上形成环氧助焊剂；以及
将所述第一中介层上的所述多个焊球附接到所述第二中介层的第二表面。
10.一种封装的半导体器件，包括：
第一管芯，连接到第一衬底；
第二管芯，连接到第二衬底；
多个焊点，连接在所述第一衬底与所述第二衬底之间；以及
环氧助焊剂，连接到所述多个焊点中的每个焊点。
CN201210300990.1A 2012-03-09 2012-08-22 封装方法和封装的半导体器件 Active CN103311138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/416,805 US20130234317A1 (en) 2012-03-09 2012-03-09 Packaging Methods and Packaged Semiconductor Devices
US13/416,805 2012-03-09

Publications (2)

Publication Number Publication Date
CN103311138A true CN103311138A (zh) 2013-09-18
CN103311138B CN103311138B (zh) 2018-04-20

Family

ID=49113367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210300990.1A Active CN103311138B (zh) 2012-03-09 2012-08-22 封装方法和封装的半导体器件

Country Status (2)

Country Link
US (2) US20130234317A1 (zh)
CN (1) CN103311138B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104175021A (zh) * 2013-09-30 2014-12-03 天能电池(芜湖)有限公司 一种板栅用油性助焊剂
CN106384720A (zh) * 2016-10-19 2017-02-08 北京理工大学 一种焊料凸点的制作方法及装置、电子元件
CN106653945A (zh) * 2016-12-12 2017-05-10 中国电子科技集团公司第十研究所 一种读出电路铟球获取方法
CN110379792A (zh) * 2019-07-23 2019-10-25 中新国际联合研究院 用于温度循环的电子组件焊点
CN110690165A (zh) * 2019-10-15 2020-01-14 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
TWI767537B (zh) * 2021-01-26 2022-06-11 隆達電子股份有限公司 發光二極體封裝結構的製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
KR101419601B1 (ko) * 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9224678B2 (en) * 2013-03-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for connecting packages onto printed circuit boards
US9691745B2 (en) 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
US20150001741A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Including a Beveled Edge
US9167710B2 (en) * 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9252076B2 (en) * 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
WO2015103757A1 (en) * 2014-01-09 2015-07-16 Henkel (China) Investment Co. Ltd. A method for fabricating a semiconductor package, and the use of a non-contact upward jetting system in the fabrication of a semiconductor package
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9704792B2 (en) * 2015-03-04 2017-07-11 Mediatek Inc. Semiconductor package assembly
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9659908B1 (en) * 2015-11-10 2017-05-23 Intel Corporation Systems and methods for package on package through mold interconnects
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10580710B2 (en) 2017-08-31 2020-03-03 Micron Technology, Inc. Semiconductor device with a protection mechanism and associated systems, devices, and methods
US10475771B2 (en) 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods
US11328995B2 (en) * 2019-03-04 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device
TW202201673A (zh) 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20220108965A1 (en) * 2020-10-06 2022-04-07 Jabil Inc. Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material
CN112687629B (zh) * 2020-12-25 2024-02-23 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424251A (en) * 1991-03-20 1995-06-13 Fujitsu Limited Method of producing semiconductor device having radiation part made of resin containing insulator powders
US20100140779A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming Same
CN101894772A (zh) * 2010-06-28 2010-11-24 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
CN102044452A (zh) * 2009-10-16 2011-05-04 史特斯晶片封装公司 层迭封装堆栈式集成电路封装系统及其制造方法
CN102097397A (zh) * 2009-11-30 2011-06-15 努蒙克斯有限公司 一种包括封装的装置和系统及其方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6509262B1 (en) 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6646356B1 (en) 2002-05-09 2003-11-11 Bae Systems, Information And Electronic Systems Integration Inc. Apparatus for providing mechanical support to a column grid array package
US7573136B2 (en) 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP4783906B2 (ja) 2004-11-30 2011-09-28 国立大学法人九州工業大学 パッケージングされた積層型半導体装置及びその製造方法
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7279786B2 (en) 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
US7528474B2 (en) 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JPWO2007069606A1 (ja) 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法
US7863727B2 (en) * 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
TWI317993B (en) 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
US7674651B2 (en) * 2006-12-26 2010-03-09 International Business Machines Corporation Mounting method for semiconductor parts on circuit substrate
US7659151B2 (en) 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
KR100871381B1 (ko) 2007-06-20 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 칩 스택 패키지
KR20090033605A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
TW200917431A (en) 2007-10-05 2009-04-16 Advanced Semiconductor Eng Stacked-type chip package structure and method of fabricating the same
US7696064B2 (en) 2007-10-11 2010-04-13 Skyworks Solutions, Inc. Methods for forming a through via
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US9236319B2 (en) * 2008-02-29 2016-01-12 Stats Chippac Ltd. Stacked integrated circuit package system
US8018043B2 (en) 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
JP2010093109A (ja) 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US8723302B2 (en) * 2008-12-11 2014-05-13 Stats Chippac Ltd. Integrated circuit package system with input/output expansion
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US20100244223A1 (en) 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
US20110068478A1 (en) 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
WO2010114687A1 (en) 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8334171B2 (en) 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8183696B2 (en) 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
TWI451539B (zh) * 2010-08-05 2014-09-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8895440B2 (en) 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
KR101712459B1 (ko) 2010-11-29 2017-03-22 삼성전자 주식회사 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8288203B2 (en) 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8633100B2 (en) * 2011-06-17 2014-01-21 Stats Chippac Ltd. Method of manufacturing integrated circuit packaging system with support structure
US20120326324A1 (en) 2011-06-22 2012-12-27 Lee Hyungmin Integrated circuit packaging system with package stacking and method of manufacture thereof
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
US9165875B2 (en) * 2012-04-25 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low profile interposer with stud structure
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
KR20130124858A (ko) 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
KR102063794B1 (ko) 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424251A (en) * 1991-03-20 1995-06-13 Fujitsu Limited Method of producing semiconductor device having radiation part made of resin containing insulator powders
US20100140779A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming Same
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
CN102044452A (zh) * 2009-10-16 2011-05-04 史特斯晶片封装公司 层迭封装堆栈式集成电路封装系统及其制造方法
CN102097397A (zh) * 2009-11-30 2011-06-15 努蒙克斯有限公司 一种包括封装的装置和系统及其方法
CN101894772A (zh) * 2010-06-28 2010-11-24 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104175021A (zh) * 2013-09-30 2014-12-03 天能电池(芜湖)有限公司 一种板栅用油性助焊剂
CN106384720A (zh) * 2016-10-19 2017-02-08 北京理工大学 一种焊料凸点的制作方法及装置、电子元件
CN106653945A (zh) * 2016-12-12 2017-05-10 中国电子科技集团公司第十研究所 一种读出电路铟球获取方法
CN110379792A (zh) * 2019-07-23 2019-10-25 中新国际联合研究院 用于温度循环的电子组件焊点
CN110379792B (zh) * 2019-07-23 2021-07-20 中新国际联合研究院 用于温度循环的电子组件焊点
CN110690165A (zh) * 2019-10-15 2020-01-14 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
US10985120B1 (en) 2019-10-15 2021-04-20 Jwl (Zhejiang) Semiconductor Co., Ltd. Chip packaging method and chip packaging structure
JP2021064782A (ja) * 2019-10-15 2021-04-22 杭州見聞録科技有限公司Ｈａｎｇｚｈｏｕ ＪＷＬ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． チップのパッケージング方法及びパッケージング構成
TWI767537B (zh) * 2021-01-26 2022-06-11 隆達電子股份有限公司 發光二極體封裝結構的製造方法

Also Published As

Publication number Publication date
US20130234317A1 (en) 2013-09-12
US20140231988A1 (en) 2014-08-21
CN103311138B (zh) 2018-04-20
US9269687B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
CN103311138B (zh) 封装方法和封装的半导体器件
KR101905334B1 (ko) 반도체 패키징 방법 및 전자 디바이스
TWI582920B (zh) 半導體封裝以及其之製造方法
US8823180B2 (en) Package on package devices and methods of packaging semiconductor dies
US9502394B2 (en) Package on-Package (PoP) structure including stud bulbs and method
CN107369671B (zh) 半导体封装及其制造方法
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
CN102487020B (zh) 形成引线上凸块互连的半导体器件和方法
US11842991B2 (en) Semiconductor device and method of forming a 3D interposer system-in-package module
CN103489844B (zh) 封装半导体器件的方法和装置
CN108063094A (zh) 基于基板的扇出型晶圆级封装
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
US9564387B2 (en) Semiconductor package having routing traces therein
CN107785325A (zh) 半导体封装及其制造方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
US9502337B2 (en) Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
CN111987048A (zh) 电子封装件及其制法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN103887187B (zh) 半导体封装结构的形成方法
US9589815B2 (en) Semiconductor IC packaging methods and structures
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
KR20150078161A (ko) 반도체 패키지 및 그 제조방법
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
CN108231729B (zh) 一种封装基板、芯片封装体及芯片堆叠封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant