KR20170085833A - 전자 부품 패키지 및 그 제조방법 - Google Patents

전자 부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20170085833A
KR20170085833A KR1020160005467A KR20160005467A KR20170085833A KR 20170085833 A KR20170085833 A KR 20170085833A KR 1020160005467 A KR1020160005467 A KR 1020160005467A KR 20160005467 A KR20160005467 A KR 20160005467A KR 20170085833 A KR20170085833 A KR 20170085833A
Authority
KR
South Korea
Prior art keywords
electronic component
conductive
connection structure
conductive connection
wiring portion
Prior art date
Application number
KR1020160005467A
Other languages
English (en)
Inventor
이상민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160005467A priority Critical patent/KR20170085833A/ko
Priority to US15/278,935 priority patent/US20170207172A1/en
Publication of KR20170085833A publication Critical patent/KR20170085833A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명의 일 실시 형태에 따른 전자 부품 패키지는 배선부 상에 배치된 전자 부품과, 상기 전자 부품을 봉합하는 봉합재와, 상기 봉합재를 관통하여 상기 배선부와 접속되며, 상면의 높이가 상기 봉합재의 상면보다 낮아 단차 구조를 형성하는 제1 도전성 연결구조물 및 상기 단차 구조에 충진되어 상기 제1 도전성 연결구조물과 접속된 제2 도전성 연결구조물을 포함한다.

Description

전자 부품 패키지 및 그 제조방법 {ELECTRONIC COMPONENT PACKAGE AND MANUFACTRUING METHOD OF THE SAME}
본 발명은 전자 부품 패키지 및 그 제조방법에 관한 것이다.
전자 부품 패키지란 전자 부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자 부품을 보호하기 위한 패키지 기술을 의미한다. 한편, 최근 전자 부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자 부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자 부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
이러한 반도체 패키지의 경우, 패키지의 사이즈를 소형화하면서도 고성능 확보를 위하여 메모리나 수동 소자 등의 실장 밀도는 증가시킬 필요성이 높아지고 있으며, 이에 따라 배선 패턴을 보다 미세하고 정밀하게 형성하려는 시도가 계속되고 있다.
본 발명의 일 목적은 안정적인 전기 연결 구조를 구비하며, 나아가, 미세 패턴의 구현이 가능함으로써 전자 부품의 실장 밀도가 향상된 전자 부품 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상술한 전자 부품 패키지를 효율적으로 제조할 수 있는 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 형태를 통하여 전자 부품 패키지의 신규한 구조를 제안하고자 하며, 구체적으로, 배선부 상에 배치된 전자 부품과, 상기 전자 부품을 봉합하는 봉합재와, 상기 봉합재를 관통하여 상기 배선부와 접속되며, 상면의 높이가 상기 봉합재의 상면보다 낮아 단차 구조를 형성하는 제1 도전성 연결구조물 및 상기 단차 구조에 충진되어 상기 제1 도전성 연결구조물과 접속된 제2 도전성 연결구조물을 포함하는 구성이다.
또한, 본 발명은 일 형태를 통하여 전자 부품 패키지의 효율적 제조 공정을 제안하고자 하며, 구체적으로, 서포트 상에 제1 도전성 연결구조물 및 전자 부품을 배치하는 단계와, 상기 제1 도전성 연결구조물 및 전자 부품을 봉합하는 봉합재를 상기 서포트 상에 형성하는 단계와, 상기 전자 부품 상에 상기 제1 도전성 연결구조물과 접속된 배선부를 형성하는 단계와, 상기 서포트를 제거하여 상기 봉합재와 상기 제1 도전성 연결구조물의 표면을 노출시키는 단계와, 상기 제1 도전성 연결구조물의 노출된 표면을 식각하여 상기 봉합재의 표면으로부터 함몰된 형상의 단차 구조를 형성하는 단계 및 상기 단차 구조에 상기 제1 도전성 연결구조물과 접속되도록 제2 도전성 연결구조물을 충진하는 단계를 포함하는 공정이다.
본 발명의 일 실시 형태에서 제안하는 전자 부품 패키지를 사용함으로써 전기적 안정성이 향상되며, 패키지의 사이즈를 소형화하면서도 전자 부품의 실장 밀도가 향상된 전자 부품 패키지를 얻을 수 있다. 나아가, 본 발명의 일 실시 형태의 제조방법을 사용함으로써 상술한 전자 부품 패키지를 효율적으로 제조할 수 있다.
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4 내지 8은 본 발명의 일 실시 형태에 따른 전자 부품 패키지의 제조방법을 개략적으로 나타낸 공정도이다.
도 9 및 10은 본 발명의 변형 예에 따른 전자 부품 패키지의 제조방법을 개략적으로 나타낸 공정도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다. 도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다. 전자 부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자 부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자 부품 패키지(100A)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자 부품 패키지
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다. 본 실시 형태에 따른 전자 부품 패키지(100)의 주요 구성 요소는 배선부(110), 전자 부품(120), 봉합재(130) 및 도전성 연결구조물(131, 132)을 포함한다.
배선부(110)는 전자 부품(120)의 배치 영역을 제공하며 전자 부품(120)과 전기적으로 연결된다. 이 경우, 배선부(110)는 전자 부품(120)의 배선 구조를 재배선하는 기능 등을 수행할 수 있다. 일 예로서, 배선부(110)는 절연층(111), 도전성 패턴(112) 및 도전성 비아(113)를 포함하여 구성될 수 있다. 도 3의 예에서는 배선부(110)가 다층 구조를 갖는 것으로 표현되어 있지만, 필요에 따라 단층의 배선부로 구성될 수도 있다. 또한, 설계 사항에 따라서 더 많은 층을 가질 수도 있을 것이다.
절연층(111)에 포함될 수 있는 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또한, 절연 물질로서 광 경화성 물질(PID)을 사용하는 경우 절연층(111)을 보다 얇게 형성할 수 있고, 미세 패턴을 보다 용이하게 구현할 수 있다. 배선부(110)에서 각 층을 이루는 절연층(111)은 서로 동일한 물질로 이루어질 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(111)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각 층은 도전성 패턴(112)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 도전성 패턴(112)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
도전성 패턴(112)은 배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전기 전도성 물질을 사용할 수 있다. 도전성 패턴(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(Ground: GND) 패턴, 파워(Power: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 도전성 패턴(112)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
한편, 도전성 패턴(112) 중 절연층(111)의 외부로 노출된 것, 예컨대, 전자 부품(120)과 접속되는 것에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 상기 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금 등에 의해 형성될 수 있다.
도전성 비아(113)는 서로 다른 층에 형성된 도전성 패턴(112) 등을 서로 전기적으로 연결시키며, 그 결과 패키지(100) 내에 전기적 경로를 형성시킨다. 도전성 비아(113) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 도전성 비아(113) 역시 전도성 물질로 완전히 충전될 수 있으며, 또는 전도성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
전자 부품(120)은 배선부(110) 상에 배치되며, 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또한, 전자 부품(120)은 수백 내지 수백만 개 이상의 소자가 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지 된 전자 부품일 수도 있다. 집적회로 칩은, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 도 3에서는 배선부(110) 상에 1개의 전자 부품(120)이 실장된 형태를 나타내고 있지만 2개 이상의 부품이 사용될 수도 있을 것이다. 또한, 도 3에 도시된 형태와 같이, 전자 부품(120)은 일면, 즉, 활성면에 형성된 전극 패드(121)를 포함하며, 전극 패드(121)는 배선부(110)를 향하도록 배치될 수 있다.
봉합재(130)는 전자 부품(120) 등을 보호하기 위하여 전자 부품(120)을 봉합하며, 이 경우, 도 3에 도시된 형태와 같이 전자 부품(120)과 배선부(110)를 덮도록 형성될 수 있다. 봉합재(130)는 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, 봉합재(130)는 미경화 상태의 수지 필름을 배선부(110) 상에 적층한 후 경화하는 방법 등을 이용하여 얻어질 수 있으며, 이러한 방법 외에도 EMC 등의 공지의 몰딩 방식을 사용할 수 있음은 물론이다.
한편, 봉합재(130)에는 전자파 차단을 위하여 필요에 따라 전도성 입자가 포함될 수 있다. 전도성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
본 실시 형태의 경우, 상하부 전기 연결을 위한 구조물이 구비되며, 구체적으로, 제1 도전성 연결구조물(131)은 봉합재(130)를 관통하여 배선부(110)와 접속된다. 이 경우, 제1 도전성 연결구조물(131)은 상면의 높이가 봉합재(130)의 상면보다 낮아 단차 구조를 형성하며, 이러한 형태는 제조 공정에 대한 도 8에 보다 명확히 나타나 있다. 이러한 구조물의 예로서, 도 3에 도시된 형태와 같이, 제1 도전성 연결구조물(131)은 구리(Cu) 등으로 이루어진 도전성 포스트일 수 있다. 다만, 후술할 바와 같이, 제1 도전성 연결구조물(131)은 도전성 포스트가 아닌 솔더 볼의 형태를 가질 수도 있다.
제2 도전성 연결구조물(132)은 제1 도전성 연결구조물(131)과 봉합재(130)에 의하여 형성된 단차 구조에 충진되어 제1 도전성 연결구조물(131)과 접속되며, 또한, 상부에 형성된 추가적인 배선부(140)의 도전성 패턴(141)과도 전기적으로 연결될 수 있다. 본 실시 형태와 같이, 제2 도전성 연결구조물(132)이 홈 형태의 단차 구조에 충진되어 연결됨으로써 제1 도전성 연결구조물(131)과 안정적으로 결합될 수 있으며, 인접한 다른 것과 접촉될 가능성도 낮아지므로 미세한 패턴을 구현하기에 적합하다. 제2 도전성 연결구조물(132)은 접착성 전기 연결 물질, 예컨대, 도 3에 도시된 형태와 같이 솔더 볼일 수 있다.
본 실시 형태에서 필수적인 구성은 아니지만, 전자 부품(120)의 상면에는 접착층(122)이 형성될 수 있다. 이 경우, 상술한 바와 같이 전자 부품(120)의 상면은 전극 패드(121)가 없는 비 활성면일 수 있다. 접착층(122)은 전자 부품 패키지를 제조하는 과정 중에 전자 부품(120)을 고정시키기 위한 것으로서, 도 3에 도시된 형태와 같이, 접착층의 상면과 봉합재(130)의 상면은 공면(co-plane)을 이룰 수 있다.
다른 구성 요소를 설명하면, 봉합재(130) 상에는 메모리나 수동소자 등의 추가적인 전자 부품(150)이 배치되어 패키지 온 패키지 (Package-On-Package) 구조가 구현될 수 있다. 이를 위하여 봉합재(130) 상에는 추가적인 배선부(140)가 구비될 수 있다. 이 경우, 추가적인 배선부(140)는 기판 형태로 제조되어 제2 도전성 연결구조물(132) 등에 의하여 결합될 수 있으며, 이와 달리, 봉합재(130) 상에 직접 형성될 수도 있을 것이다. 이 경우, 추가적인 배선부(140)는 배선부(110)와 같이, 절연층, 도전성 패턴 및 도전성 비아 등을 구비할 수 있다. 또한, 도 3에 도시된 형태와 같이, 추가적인 전자 부품(150)을 보호하는 추가적인 봉합재(160)가 구비될 수 있다.
또한, 봉합재(140) 상부에는 접착층(122)과 접촉된 형태의 절연성 중간층(172)이 형성되어 있을 수 있으며, 이는 상부의 추가적인 배선부(140)를 보호하는 기능 외에 봉합재(130)와 접착 성능을 향상시킬 수 있다. 이 경우, 절연성 중간층(172)은 솔더 레지스트와 같은 물질로 이루어질 수 있다.
한편, 배선부(110)의 외층에는 외부층(171)과 접속 단자(180)가 구비될 수 있다. 외부층(171)은 배선부(110) 등을 물리적, 화학적 영향 등으로부터 보호하는 기능을 수행하며, 도전성 패턴(112) 중 적어도 일부를 노출시키는 개구부를 가질 수 있다. 외부층(171)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 절연층(111)과 동일한 물질을 사용할 수도 있으며, 또한, 제1 및 제2 외부층(171)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
접속 단자(180)는 전자 부품 패키지를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성으로 제공될 수 있으며, 예를 들면, 전자 부품 패키지(100)는 접속 단자(180)를 통하여 전자 기기의 메인 보드에 실장 된다. 또한, 접속 단자(180)는 다른 패키지나 전자 부품과 연결될 수도 있으며, 이러한 접속 단자(180)의 기능은 설계 방식에 따라 달라질 수 있을 것이다.
접속 단자(180)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속 단자(151)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자는 다중층 또는 단일층으로 형성될 수 있다. 다중 층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일 층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
한편, 접속 단자(180) 중 일부는 팬-아웃(fan-out) 영역에 배치될 수 있다. 팬-아웃(fan-out) 영역이란 전자 부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자 부품 패키지(100)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 접속 (3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
전자 부품 패키지 제조방법
이하, 본 발명의 일 예에 따른 전자 부품 패키지의 제조방법을 설명한다. 제조방법에 대한 설명을 통하여 상술한 실시 예 또는 변형된 예에 따른 패키지 구조가 더욱 명확히 이해될 수 있을 것이다.
도 4 내지 8은 본 발명의 일 실시 형태에 따른 전자 부품 패키지의 제조방법을 개략적으로 나타낸 공정도이다.
우선, 도 4에 도시된 예와 같이, 서포트(200) 상에 제1 도전성 연결구조물(131), 예컨대, 구리(Cu) 등으로 이루어진 도전성 포스트를 형성한다. 서포트(200)는 후속 공정에서 전자 부품 등을 용이하게 핸들링 하기 위한 것이며 배선부(110)를 지지할 수 있는 기능을 한다면 특별히 채용될 수 있는 물질이 제한되는 것은 아니다. 서포트(200)는 다층 구조일 수 있으며, 후속 공정에서 배선부(110)와 용이하게 제거될 수 있도록 이형층, 금속층 등을 포함할 수 있다. 또한, 본 실시 예에서는 서포트(200)의 양면을 이용하여 패키지를 제조함으로써 공정 효율성을 확보하였으며, 다만, 실시 형태에 따라 서포트(200)의 단면만을 이용할 수도 있을 것이다.
제1 도전성 연결구조물(131)은 미리 제조된 다수의 포스트를 서포트(200) 상에 부착하거나 이와 달리 서포트(200) 상에 직접 형성할 수도 있을 것이다. 다만, 제1 도전성 연결구조물(131)은 반드시 본 단계에서 형성되어야 하는 것은 아니며, 전자 부품(120)의 배치 후나 봉합재(130)를 형성한 후에 만들어질 수도 있을 것이다.
다음으로, 도 5에 도시된 예와 같이, 서포트(200) 상에 전자 부품(120)을 배치하고 실장하며, 안정적인 결합 구조를 얻기 위하여 서포트(200)와 전자 부품(120)에 사이에 접착층(122)을 배치할 수 있다. 이 경우, 전자 부품(120)은 전극 패드(121)가 도 5를 기준으로 상부, 즉, 이후에 배치될 추가적인 전자 부품(150)을 향하도록 배치될 수 있다. 이에 따라, 전극 패드(121)가 형성된 면의 반대 편 면에 해당하는 전자 부품(120)의 비 활성면은 서포트(200)를 향하며, 접착층(122)과 결합된 구조를 이룰 수 있다. 이후, 서포트(200)가 제거된 영역에 배선부(110)를 형성함으로써 도 3에 도시된 형태가 얻어질 수 있다.
다음으로, 도 6에 도시된 예와 같이, PPG, ABF 등의 시트를 적층하거나 몰딩 공정 등을 이용하여 봉합재(130)를 형성한다. 이 경우, 봉합재(130)를 제1 도전성 연결구조물(131)과 전자 부품(120)을 덮도록 형성된 후 적절한 연마 공정으로 일부 제거함으로써 제1 도전성 연결구조물(131)과 전극 패드(121)를 노출시킬 수 있다.
다음으로, 도 7에 도시된 예와 같이, 제1 도전성 연결구조물(131)과 접속되도록 배선부(110)를 형성한다. 상술한 바와 같이, 배선부(110)는 절연층(111), 도전성 패턴(112) 및 도전성 비아(113)를 포함한다. 배선부(110)를 구현하기 위하여 절연층(111), 도전성 패턴(112), 도전성 비아(113)를 의도하는 형상에 맞게 형성하며, 이를 필요한 횟수만큼 반복할 수 있다. 구체적으로, 절연층(111)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
다음으로, 도 7에 도시된 예와 같이, 서포트(200)를 제거하여 봉합재(130)와 제1 도전성 연결구조물(131)의 표면을 노출시키며, 이후, 제1 도전성 연결구조물(131)의 노출된 표면을 식각하여 봉합재(130)의 표면으로부터 함몰된 형상의 단차 구조(S)를 형성한다. 제1 도전성 연결구조물(131)은 당 기술 분야에서 알려진 통상적인 화학적 에칭이나 물리적 가공 공정을 이용할 수 있을 것이다.
한편, 서포트(200) 제거 공정의 경우, 서포트(200)를 분리한 후에 잔존하는 물질 들은 당 업계에서 사용되는 에칭과 디스미어(desmear) 공정 등을 적절히 활용하여 제거될 수 있다. 다만, 서포트(200)는 본 단계 이전에 제거될 수도 있으며, 예를 들어, 봉합재(130)가 형성된 후에 제거될 수도 있을 것이다. 또한, 서포트(200)가 제거됨으로써 접착층(122)도 노출되며, 상술한 바와 같이, 접측층(122)과 봉합재(130)의 상면은 서로 공면을 이루게 될 수 있다.
단차 구조(S)가 형성된 후에는 솔더 볼 등의 형태를 갖는 제2 도전성 연결구조물(132)을 단차 구조(S)에 충진한 후 그 위에 추가적인 배선부, 전자 부품 등을 배치함으로써 도 3에 도시된 구조를 얻을 수 있다.
한편, 상술한 바와 같이, 제1 도전성 연결구조물(131)은 도전성 포스트가 아닌 다른 형상을 가질 수 있으며, 도 9 및 도 10을 통하여 이를 설명한다. 본 변형 예의 경우, 도 9 및 도 10에 도시된 형태와 같이, 제1 도전성 연결구조물(231)은 도전성 포스트가 아닌 솔더 볼의 형태로 제공되며, 이 경우, 서포트(200)의 상부에는 제1 도전성 연결구조물(231)이 배치되는 전극 패드(232)가 형성될 수 있다. 이후, 봉합재(130), 배선부(110)를 형성하는 공정, 그리고, 서포트(200)를 제거한 후 단차 구조 및 제2 도전성 연결구조물(132)을 형성하는 공정 등은 앞선 실시 형태와 동일하게 채용될 수 있을 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 전자 부품 패키지
110: 배선부
111: 절연층
112: 도전성 패턴
113: 도전성 비아
120: 전자 부품
121: 전극 패드
122: 접착층
130: 봉합재
131, 132: 제1 및 제2 도전성 연결구조물
140: 추가적인 배선부
141: 도전성 패턴
150: 추가적인 전자 부품
160: 추가적인 봉합재
171: 외부층
172: 절연성 중간층
180: 접속 단자
200: 서포트

Claims (16)

  1. 배선부 상에 배치된 전자 부품;
    상기 전자 부품을 봉합하는 봉합재;
    상기 봉합재를 관통하여 상기 배선부와 접속되며, 상면의 높이가 상기 봉합재의 상면보다 낮아 단차 구조를 형성하는 제1 도전성 연결구조물; 및
    상기 단차 구조에 충진되어 상기 제1 도전성 연결구조물과 접속된 제2 도전성 연결구조물;
    을 포함하는 전자 부품 패키지.
  2. 제1항에 있어서,
    상기 전자부품 상면에 형성된 접착층을 더 포함하는 전자 부품 패키지.
  3. 제1항에 있어서,
    상기 접착층의 상면과 상기 봉합재의 상면은 공면을 이루는 것을 특징으로 하는 전자 부품 패키지.
  4. 제1항에 있어서,
    상기 봉합재 상부에 형성된 절연성 외부층을 더 포함하며, 상기 접착층은 상기 외부층과 접촉된 형태인 것을 특징으로 하는 전자 부품 패키지.
  5. 제1항에 있어서,
    상기 전자 부품은 일면에 형성된 전극 패드를 포함하며, 상기 전극 패드는 상기 배선부를 향하도록 배치된 것을 특징으로 하는 전자 부품 패키지.
  6. 제1항에 있어서,
    상기 배선부는 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함하는 것을 특징으로 하는 전자 부품 패키지.
  7. 제1항에 있어서,
    상기 제1 도전성 연결구조물은 도전성 포스트인 것을 특징으로 하는 전자 부품 패키지.
  8. 제1항에 있어서,
    상기 제1 도전성 연결구조물은 솔더 볼인 것을 특징으로 하는 전자 부품 패키지.
  9. 제1항에 있어서,
    상기 제2 도전성 연결구조물은 접착성 전기 연결 물질인 것을 특징으로 하는 전자 부품 패키지.
  10. 제9항에 있어서,
    상기 제2 도전성 연결구조물은 솔더 볼인 것을 특징으로 하는 전자 부품 패키지.
  11. 제1항에 있어서,
    상기 봉합재 상에 배치된 추가적인 배선부 및 전자 부품을 더 포함하는 전자 부품 패키지.
  12. 서포트 상에 제1 도전성 연결구조물 및 전자 부품을 배치하는 단계;
    상기 제1 도전성 연결구조물 및 전자 부품을 봉합하는 봉합재를 상기 서포트 상에 형성하는 단계;
    상기 전자 부품 상에 상기 제1 도전성 연결구조물과 접속된 배선부를 형성하는 단계;
    상기 서포트를 제거하여 상기 봉합재와 상기 제1 도전성 연결구조물의 표면을 노출시키는 단계;
    상기 제1 도전성 연결구조물의 노출된 표면을 식각하여 상기 봉합재의 표면으로부터 함몰된 형상의 단차 구조를 형성하는 단계; 및
    상기 단차 구조에 상기 제1 도전성 연결구조물과 접속되도록 제2 도전성 연결구조물을 충진하는 단계;
    를 포함하는 전자 부품 패키지 제조방법.
  13. 제12항에 있어서,
    상기 서포트 상에 상기 전자 부품을 배치하는 단계는 상기 서포트 상에 접착층을 배치한 후 상기 접착층 상에 상기 전자 부품을 배치하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키지 제조방법.
  14. 제13항에 있어서,
    상기 전자 부품은 일면에 형성된 전극 패드를 포함하며, 상기 전극 부품은 상기 전극 패드가 형성된 일면에 반대 편 면이 상기 서포트를 향하는 것을 특징으로 하는 전자 부품 패키지 제조방법.
  15. 제12항에 있어서,
    상기 배선부를 형성하는 단계는 하나 이상의 절연층을 형성하는 단계, 상기 절연층에 도전성 패턴을 형성하는 단계 및 상기 절연층을 관통하는 도전성 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키지 제조방법.
  16. 제12항에 있어서,
    상기 제1 도전성 연결구조물을 배치하는 단계는 상기 서포트 상에 도전성 포스트 또는 솔더 볼을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키지 제조방법.
KR1020160005467A 2016-01-15 2016-01-15 전자 부품 패키지 및 그 제조방법 KR20170085833A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160005467A KR20170085833A (ko) 2016-01-15 2016-01-15 전자 부품 패키지 및 그 제조방법
US15/278,935 US20170207172A1 (en) 2016-01-15 2016-09-28 Electronic component package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160005467A KR20170085833A (ko) 2016-01-15 2016-01-15 전자 부품 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170085833A true KR20170085833A (ko) 2017-07-25

Family

ID=59314908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160005467A KR20170085833A (ko) 2016-01-15 2016-01-15 전자 부품 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20170207172A1 (ko)
KR (1) KR20170085833A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652787B (zh) * 2017-05-25 2019-03-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR102117463B1 (ko) * 2017-08-18 2020-06-02 삼성전기주식회사 팬-아웃 반도체 패키지
US11075188B2 (en) * 2019-07-31 2021-07-27 Advanced Semiconductor Engineering, Inc. Package structure and assembly structure
CN112864022B (zh) * 2019-11-26 2024-03-22 天芯互联科技有限公司 封装结构的制作方法及封装结构
CN112992874B (zh) * 2019-12-17 2022-11-15 天芯互联科技有限公司 封装结构的制作方法及封装结构

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
TWI239655B (en) * 2004-02-23 2005-09-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
CN101582435B (zh) * 2008-05-16 2012-03-14 鸿富锦精密工业（深圳）有限公司 一种影像感测晶片封装结构及其应用的相机模组
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
JPWO2011108308A1 (ja) * 2010-03-04 2013-06-24 日本電気株式会社 半導体素子内蔵配線基板
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8502367B2 (en) * 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base
KR20120042240A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 Ｔｍｖ 패키지온패키지 제조방법
US8367475B2 (en) * 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
US8476770B2 (en) * 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8617935B2 (en) * 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
US20130049218A1 (en) * 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US8597983B2 (en) * 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US20140057394A1 (en) * 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made
US8729714B1 (en) * 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
KR101488590B1 (ko) * 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US9082766B2 (en) * 2013-08-06 2015-07-14 Google Technology Holdings LLC Method to enhance reliability of through mold via TMVA part on part POP devices
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9449908B2 (en) * 2014-07-30 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package system and method
US9403674B2 (en) * 2014-08-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9355963B2 (en) * 2014-09-26 2016-05-31 Qualcomm Incorporated Semiconductor package interconnections and method of making the same
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
GB2548070B (en) * 2014-12-19 2020-12-16 Intel Ip Corp Stacked semiconductor device package with improved interconnect bandwidth
KR20160095731A (ko) * 2015-02-04 2016-08-12 에스케이하이닉스 주식회사 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US9806063B2 (en) * 2015-04-29 2017-10-31 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US10079192B2 (en) * 2015-05-05 2018-09-18 Mediatek Inc. Semiconductor chip package assembly with improved heat dissipation performance
US9520385B1 (en) * 2015-06-29 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming same
KR20170014958A (ko) * 2015-07-31 2017-02-08 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
TWI559419B (zh) * 2015-08-21 2016-11-21 力成科技股份有限公司 使用模封互連基板製程之柱頂互連（ｐｔｉ）型態半導體封裝構造及其製造方法
US9449953B1 (en) * 2015-10-08 2016-09-20 Inotera Memories, Inc. Package-on-package assembly and method for manufacturing the same
US9607967B1 (en) * 2015-11-04 2017-03-28 Inotera Memories, Inc. Multi-chip semiconductor package with via components and method for manufacturing the same
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9799636B2 (en) * 2015-11-12 2017-10-24 Nxp Usa, Inc. Packaged devices with multiple planes of embedded electronic devices
US9898645B2 (en) * 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof

Also Published As

Publication number Publication date
US20170207172A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
KR101933409B1 (ko) 전자 부품 패키지 및 그 제조방법
KR102450576B1 (ko) 전자 부품 패키지 및 그 제조방법
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
US10109541B2 (en) Board for electronic component package, electronic component package, and method of manufacturing board for electronic component package
US10388614B2 (en) Fan-out semiconductor package and method of manufacturing same
KR101912278B1 (ko) 전자 부품 패키지 및 그 제조방법
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR101922874B1 (ko) 전자 부품 패키지
US9899331B2 (en) Fan-out semiconductor package and method of manufacturing same
KR101982040B1 (ko) 팬-아웃 반도체 패키지
US10304784B2 (en) Fan-out semiconductor package
KR20170067393A (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR102008343B1 (ko) 팬-아웃 반도체 패키지
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR102019351B1 (ko) 전자 부품 패키지 및 그 제조방법
KR20170085833A (ko) 전자 부품 패키지 및 그 제조방법
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR20170053313A (ko) 전자부품 패키지 및 그 제조방법
KR102008344B1 (ko) 반도체 패키지
KR20170082017A (ko) 전자부품 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment