KR20170082017A - 전자부품 패키지 및 그 제조방법 - Google Patents

전자부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20170082017A
KR20170082017A KR1020160001142A KR20160001142A KR20170082017A KR 20170082017 A KR20170082017 A KR 20170082017A KR 1020160001142 A KR1020160001142 A KR 1020160001142A KR 20160001142 A KR20160001142 A KR 20160001142A KR 20170082017 A KR20170082017 A KR 20170082017A
Authority
KR
South Korea
Prior art keywords
electronic component
insulating film
layer
component package
metal layer
Prior art date
Application number
KR1020160001142A
Other languages
English (en)
Inventor
이응석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160001142A priority Critical patent/KR20170082017A/ko
Publication of KR20170082017A publication Critical patent/KR20170082017A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 전극패드가 형성된 활성면과 이와 마주보는 비활성면을 갖는 전자부품, 상기 전자부품의 비활성면과 접하는 절연필름, 상기 절연필름 상에 배치되어 상기 전자부품을 봉합하는 봉합재, 및 상기 전자부품의 활성면 측에 배치되며 상기 전자부품의 전극패드와 전기적으로 연결된 도전성 비아 및 도전성 패턴을 포함하는 재배선층을 포함하며, 상기 전자부품의 일부가 상기 절연필름에 함몰된 전자부품 패키지 및 그 제조방법에 관한 것이다.

Description

전자부품 패키지 및 그 제조방법{ELECTRONIC COMPONENT PACKAGE AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 전자부품 패키지 및 그 제조방법에 관한 것이다.
전자부품 패키지란 전자부품을 회로기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미한다.
패키징 방법으로는, 예를 들면, 접착 테이프 상에 전자부품을 부착하고, 봉합재로 전자부품을 봉합한 후, 접착 테이프를 제거하고, 접착 테이프를 제거한 부분에 재배선층을 형성하는 것을 들 수 있다.
그런데, 이 경우 전자부품을 접착 테이프에 부착할 때 들뜸(Peel Off)이 발생할 수 있으며, 전자부품의 정합에 문제가 생길 수 있다.
본 개시의 여러 목적 중 하나는 이러한 문제점을 해결하는 것으로, 들뜸의 문제가 발생하지 않으며, 정합 정밀도를 개선할 수 있는 새로운 구조의 전자부품 패키지 및 이를 효율적으로 제조할 수 있는 방법을 제공하고자 한다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 접착 테이프 공정 대신 가접(Temporary Bonding) 공정을 통하여 전자부품을 절연필름에 부착하는 방법으로 전자부품을 패키징 하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 들뜸의 문제가 발생하지 않으며, 정합 정밀도를 개선할 수 있는 새로운 구조의 전자부품 패키지 및 이를 효율적으로 제조할 수 있는 방법을 제공할 수 있다.
본 개시에 따른 전자부품 패키지는 최외층에 금속층을 가질 수 있으며, 이 경우 상기 금속층의 길이 및 두께 제어 등을 통하여 워피지를 제어할 수 있고, 전자부품에서 발생하는 열을 효율적으로 방출시킬 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타낸 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 전자부품 패키지의 A 영역의 개략적인 확대도다.
도 5 및 6은 도 3의 전자부품 패키지의 개략적인 제조 일례를 나타낸다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 전자부품 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 9는 절연필름의 바인더 수지로 사용될 수 있는 다양한 종류의 수지의 리올로지특성의 일례를 나타내는 그래프다.
도 10은 절연필름이 기판에 가접된 상태의 일례를 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 전자부품 패키지의 A 영역의 개략적인 확대도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 전극패드(110P)가 형성된 활성면과 이와 마주보는 비활성면을 갖는 전자부품(110), 전자부품(110)의 비활성면과 접하는 절연필름(150), 절연필름(150) 상에 배치되어 전자부품(110)을 봉합하는 봉합재(120, encapsulant), 및 전자부품(110)의 활성면 측에 배치되며 전자부품(110)의 전극패드(110P)와 전기적으로 연결된 도전성 비아(132) 및 도전성 패턴(133)을 포함하는 재배선층(130)을 포함한다. 이때, 전자부품(110)의 일부가 절연필름(150)에 함몰되어 있다.
전자부품(110)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)을 일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 전자부품(110)은 반드시 하나만 있어야 하는 것은 아니며, 복수 개가 패키징 될 수도 있음은 물론이다.
전자부품(110)이 집적회로인 경우에는, 전자부품(110)은 바디(부호 미도시), 패시베이션층(미도시), 및 전극패드(110P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 산화막은 SiO2 등일 수 있고, 질화막은 Si3N4 등일 수 있으나, 이에 한정되는 것은 아니다. 전극패드(110P)의 형성 물질로는 알루미늄(Al) 또는 이를 포함하는 합금 등의 도전성 물질을 사용할 수 있다.
전자부품(110)이 집적회로인 경우에는, 패시베이션층 및 전극패드(110P)는 바디의 표면 상에 배치되며, 이때 패시베이션층은 전극패드(110P)의 일부를 커버할 수 있다. 전극패드(110P)는 재배선층(130)에 의하여 재배선 된다. 전극패드(110P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다. 전극패드(110P)가 형성된 면은 활성면(Active Layer)이 된다. 전극패드(110P)가 형성된 면의 반대 면은 비활성면(Inactive Later)이 된다. 이는 전자부품(110)이 집적회로가 아닌 경우도 마찬가지다.
봉합재(120)는 전자부품(110)을 보호하기 위한 구성이다. 봉합재(120)의 구체적인 재료는 특별히 한정되는 않는다. 예를 들면, 그 재료로 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 등에 실리카 등의 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectry) 수지 등이 사용될 수 있다. 또한, EMC(Epoxy Molding Compound) 등의 공지의 몰딩 재료를 사용할 수도 있음은 물론이다.
봉합재(120)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
재배선층(130)은 전자부품(110)의 전극패드(110P)를 재배선하기 위한 구성이다. 재배선층(130)을 통하여 다양한 기능을 가지는 수십 수백의 전극패드(110P)가 재배선 될 수 있으며, 후술하는 접속단자(180)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(130)은 절연층(131), 도전성 비아(132), 도전성 패턴(133), 및 개구부(134)를 포함한다.
절연층(131)은 도전성 비아(132), 도전성 패턴(133) 등을 외부의 물리적 화학적 손상 등으로 보호하고, 절연시키기 위한 구성이다. 절연층(131)의 물질로도 통상의 절연물질이 사용될 수 있으며, 구체적인 예는 상술한 바와 같다. 또는, 재배선층(130)이 단층인 경우, 통상의 솔더 레지스트를 사용할 수도 있다.
도전성 비아(132)는 전극패드(110P)와 도전성 패턴(133)을 전기적으로 연결하기 위한 구성이다. 도전성 비아(132)에 의하여 패키지(100A) 내에 전기적 경로가 형성된다. 도전성 비아(132) 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 비아(132)는 도전성 물질로 완전히 충전될 수 있고, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 그 기술분야에 공지된 모든 형상이 적용될 수 있다.
도전성 패턴(133)은 전극패드(110P)의 재배선을 수행하기 위한 구성이다. 도전성 패턴(133)의 형성 물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 패턴(133)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 패드 역할을 수행할 수도 있다.
개구부(134)는 도전성 패턴(133)의 적어도 일부를 오픈시키며, 후술하는 접속단자(180)이 이에 형성된다. 개구부(134)는 접속단자 패드로 사용되는 도전성 패턴(133)의 일부만을 오픈시키는 SMD(Solder Mask Defined) 타입일 수도 있고, 접속단자 패드로 사용되는 도전성 패턴(133)을 전부 오픈시키는 NSMD(Non-Solder Mask Defined) 타입을 수도 있으며, 이들의 조합일 수도 있다.
절연필름(150)은 접착 테이프 없이 전자부품(110)을 패키징 하기 위한 구성이다. 일례에서는 전자부품(110)의 비활성면이 절연필름(150)에 직접 부착된다. 이때, 후술하는 바와 같이, 절연필름(150)이 가접(Temporary Bonding)인 상태에서 전자부품(110)의 비활성면이 절연필름(150)에 부착되기 때문에, 비활성면은 절연필름(150)에 함몰된다. 즉, 전자부품(110)의 일부가 절연필름(150)에 함물된 형태로 부착된다. 따라서, 전자부품(110)의 비활성면과 절연필름(150)의 표면은 단차(H)를 가지게 된다. 이를 통하여, 전자부품(110)의 들뜸 문제를 해결할 수 있으며, 전자부품(110)의 정합 정밀도를 개선할 수 있다.
절연필름(150)의 물질로도 통상의 절연물질이 사용될 수 있으며, 구체적인 예는 상술한 바와 같다. 바람직하게는, 가접을 보다 효과적으로 수행하는 관점에서, 그리고 워피지를 보다 효과적으로 제어하는 관점에서, 실리카가 충진된 에폭시(Silica-Filled Epoxy)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
필요에 따라서는, 절연필름(150)의 전자부품(110)의 비활성면과 접하는 면의 반대 면과 접하는 금속층(160)을 더 포함할 수 있다. 금속층(160)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 금속 물질을 포함할 수 있다. 제한되지 않는 일례로서, 금속층(160)은 동박(Copper Foil)일 수 있다. 에칭 공정 등을 통하여 금속층(160)의 길이 및 두께를 제어하여, 패키지(100A)의 워피지를 제어할 수 있고, 나아가 전자부품(110)에서 발생하는 열을 효율적으로 외부로 방출시킬 수 있다.
도 5 및 6은 도 3의 전자부품 패키지의 개략적인 제조 일례를 나타낸다.
먼저, 기재층(부호 미표시)의 적어도 일면에 금속층(부호 미표시)이 형성된 기판(200)을 준비한다. 금속층(부호 미표시)은 후술하는 패터닝 공정을 통하여 상술한 금속층(160)으로 활용될 수 있다. 기재층(부호 미표시)은 통상의 절연기판일 수 있으나, 이에 한정되는 것은 아니다. 기재층(부호 미표시)의 적어도 일면에 금속층(부호 미표시)이 형성된 기판(200)으로는 당해 기술분야에 잘 알려진 동박 적층판(Copper Clad Laminate: CCL)을 사용할 수 있으나, 이에 한정되는 것은 아니다. 기재층(부호 미표시) 상에는 복수의 금속층(부호 미표시)이 형성된 것일 수도 있으며, 후술하는 박리 과정에서 이들이 서로 분리되는 것일 수도 있으나, 이에 한정되는 것은 아니다.
다음으로, 금속층(부호 미표시) 상에 절연필름(150)을 부착한다. 이때, 절연필름(150)은 가접(Temporary Bonding)을 통하여 수행된다. 가접이란, 반경화(Pre-cure) 조건에서 절연필름(150)을 구성하는 바인더(Binder) 수지의 멜팅(melting)이 시작되는 온셋 포인트(Onset Point) 정도의 온도에서, 압력의 크기와 인가하는 시간을 제어하여, 임시적으로 본딩(접착 성분만 유지)을 유지시키는 것을 의미한다. 이와 같이, 절연필름(150)을 가접하는 방법으로 전자부품(110)을 패키징 하기 때문에, 상술한 바와 같이, 들뜸의 문제가 발생하지 않으며, 정합 정밀도를 개선할 수 있다. 또한, 금속층(부호 미표시)을 후술하는 패터닝 공정을 통하여 상술한 금속층(160)으로 활용할 수 있는바, 패키지(100A)의 워피지 제어 및 전자부품(110)의 열 방출을 쉽게 달성할 수 있다.
다음으로, 절연필름(150) 상에 전극패드(110P)가 형성된 활성면과 이와 마주보는 비활성면을 갖는 전자부품(110)을 비활성면이 절연필름(150)과 접하도록 부착한다. 이때, 절연필름(150)이 가접(Temporary Bonding)인 상태에서 전자부품(110)의 비활성면이 절연필름(150)에 부착되기 때문에, 비활성면은 절연필름(150)에 함몰된다. 즉, 전자부품(110)의 일부가 절연필름(150)에 함물된 형태로 부착된다. 따라서, 전자부품(110)의 비활성면과 절연필름(150)의 표면은 단차(H)를 가지게 된다. 이를 통하여, 전자부품(110)의 들뜸 문제를 해결할 수 있으며, 전자부품(110)의 정합 정밀도를 개선할 수 있다.
다음으로, 절연필름(150) 상에 전자부품(110)을 봉합하는 봉합재(120)를 형성한다. 봉합재(120)를 형성하는 방법으로는 공지의 라미네이션 방법이나 도포 방법을 이용할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 이후 경화 공정을 수행할 수 있다.
다음으로, 봉합재(120) 상에 전자부품(110)의 전극패드(110P)와 전기적으로 연결되는 도전성 비아(132) 및 도전성 패턴(133)을 포함하는 재배선층(130)을 형성한다. 구체적으로, 봉합재(120)를 관통하며 전극패드(110P)의 적어도 일부를 오픈시키는 비아 홀(132H)을 형성한다. 그 후, 공지의 도금 공정으로 비아 홀(132H)를 채우면서, 봉합재(120) 상에도 패터닝을 하여, 도전성 비아(132) 및 도전성 패턴(133)을 형성한다. 그 후, 절연층(131)을 형성하고, 도전성 패턴(133)의 적어도 일부를 오픈시키는 개구부(134)를 형성한다.
비아 홀(132H) 및 개구부(13)는 공지의 방법으로 형성할 수 있으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있다. 봉합재(120)나 절연층(131)이 감광성 재료를 포함하는 경우에는, 포토리소그래피 공법으로 형성할 수도 있다. 도금 공정 역시 공지의 방법으로 수행될 수 있으며, 예를 들면, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering) 등을 이용하여 시드층을 형성하고, 전해 도금이나 무전해 도금으로 도체층을 형성하는 방법으로 수행될 수 있으나, 이에 한정되는 것은 아니다. 절연층(131)을 형성하는 방법 역시 공지의 방법으로 수행될 수 있으며, 상술한 바와 같은 공지의 라미네이션 방법이나, 도포 방법을 이용할 수 있다.
다음으로, 금속층(부호 미표시)을 기판(200)에서 분리한다. 금속층(부호 미표시)의 분리는 기판(200) 상에 복수의 금속층(부호 미표시)이 형성된 경우라면, 이들 금속층이 분리되는 것일 수 있으나, 이에 한정되는 것은 아니다. 일례에서는 이와 같이 기판(200)을 이용하여 패키징을 수행하는바, 양면 공정을 동시에 수행하여 생산성을 향상시킬 수 있으며, 대량 생산에도 효과적이다.
다음으로, 남아있는 금속층을 패터닝하여 금속층(160)을 형성한다. 패터닝 방법으로는 에칭 공정이 이용될 수 있다. 그 결과, 패키지(100A)의 워피지를 효과적으로 제어할 수 있으며, 금속층(160)이 히트 싱크(Heat Sink)로 활용될 수 있다. 에칭 공정은 공지의 에칭액(Etchant)을 이용하여 수행될 수 있다.
필요에 따라서는, 이후 후술하는 접속단자(180) 형성 공정을 더 수행할 수 있다. 즉, 재배선층(130) 상에 재배선층(130)의 도전성 비아(132) 및 도전성 패턴(133)과 전기적으로 연결되는 접속단자(180)를 형성하는 단계를 더 포함할 수도 있다. 접속단자(180)는 그 종류에 따라 다양하게 형성될 수 있는데, 예를 들면, 솔더 볼인 경우에는 공지의 솔더 공정을 통하여 형성될 수 있다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 재배선층(130, 140)이 복수의 층으로 구성된다. 즉, 제 1 재배선층(130) 및 제 2 재배선층(140)으로 구성된다. 제 1 재배선층(130)은 제 1 절연층(131), 제 1 도전성 비아(132), 및 제 1 도전성 패턴(133)을 포함한다. 제 2 재배선층(140)은 제 2 절연층(141), 제 2 도전성 비아(142), 및 제 2 도전성 패턴(143)을 포함한다. 이때, 개구부(144)는 제 2 절연층(141)에 형성된다. 그 외에 다른 구성은 상술한 일례에 따른 전자부품 패키지(100A)와 동일하다. 재배선층(130, 140)은 반드시 두 층으로 구성될 필요는 없으며, 그 이상의 층을 가질 수 있음은 물론이다.
도 8은 전자부품 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100C)는 재배선층(130) 상에 배치되며, 재배선층(130)의 도전성 비아(132) 및 도전성 패턴(133)과 전기적으로 연결된 접속단자(180)를 더 포함한다. 접속단자(185)는 전자부품 패키지(100C)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 접속단자(180)는 개구부(134)에 배치되며, 개구부(134)를 통하여 노출된 도전성 패턴(133)과 연결된다. 이를 통하여 전자부품(110)과도 전기적으로 연결된다. 접속단자(180)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있다. 접속단자(180)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(180)는 다중층 또는 단일층으로 형성될 수 있다.
접속단자(180) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치될 수 있다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 다른 일례에 따른 전자부품 패키지(100C)는 팬-아웃(fan-out) 패키지일 수 있다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
접속단자(185)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(180)의 수는 전자부품(110)의 전극패드(110P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다. 그 외에 다른 구성은 상술한 일례에 따른 전자부품 패키지(100A)와 동일하다.
도 9는 절연필름의 바인더 수지로 사용될 수 있는 다양한 종류의 수지의 리올로지특성의 일례를 나타내는 그래프다.
상술한 바와 같이 절연필름(150)은 가접(Temporary Bonding)을 위해서는, 반경화(Pre-cure) 조건에서, 절연필름(150)을 구성하는 바인더(Binder) 수지의 멜팅(melting)이 시작되는 온셋 포인트(Onset Point) 정도의 온도에서, 압력의 크기와 인가하는 시간을 제어하는 것이 필요하다. 그래프는, 이를 위한 절연필름(150)의 바인더 수지로 사용될 수 있는 다양한 종류의 수지의 리올로지특성(Rheological Property)의 일례를 나타낸다. 그래프에서 A, B, C 등은 시중에 판매되는 다양한 종류의 절연수지를 구분하기 위하여 사용한 것이다. 가접을 위해서는 상술한 조건을 만족할 수 있는 각각의 수지의 특정 공정 구간(Process Window)에서 절연필름(150)을 금속층에 부착하는 것이 필요하다.
도 10은 절연필름이 기판에 가접된 상태의 일례를 나타내는 단면도다.
도면을 참조하면, 기판(200)으로는 시중에 판매되는 DCF가 사용되었는데, 이는 유리 섬유 및 무기 필러가 충진된 에폭시를 기재층으로 하며, 그 양면에 금속층으로 구리막이 형성된 구조이다. 절연필름(150)으로는 시중에 판매되는 xBF가 사용되었으며, 절연필름(150)은 기판(200)의 양면에 가접되어 있다.
본 개시에서 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
100A ~ 100C: 전자부품 패키지 110: 전자부품
110P: 전극패드 120: 봉합재
130, 140: 재배선층 141, 142: 절연층
132, 142: 도전성 비아 133, 143: 도전성 패턴
134, 144: 개구부 150: 절연필름
160: 금속층 180: 접속단자
200: 기판

Claims (10)

  1. 전극패드가 형성된 활성면과 이와 마주보는 비활성면을 갖는 전자부품;
    상기 전자부품의 비활성면과 접하는 절연필름;
    상기 절연필름 상에 배치되어 상기 전자부품을 봉합하는 봉합재; 및
    상기 전자부품의 활성면 측에 배치되며, 상기 전자부품의 전극패드와 전기적으로 연결된 도전성 비아 및 도전성 패턴을 포함하는 재배선층; 을 포함하며,
    상기 전자부품의 일부가 상기 절연필름에 함몰된,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 전자부품의 비활성면이 상기 절연필름의 표면과 단차(H)를 갖는,
    전자부품 패키지.
  3. 제 1 항에 있어서,
    상기 절연필름의 상기 전자부품의 비활성면과 접하는 면의 반대 면과 접하는 금속층; 을 더 포함하는,
    전자부품 패키지.
  4. 제 3 항에 있어서,
    상기 금속층은 동박(Copper Foil)인,
    전자부품 패키지.
  5. 제 1 항에 있어서,
    상기 절연필름은 실리카 충진 에폭시(silica-filled epoxy)를 포함하는,
    전자부품 패키지.
  6. 제 1 항에 있어서,
    상기 재배선층 상에 배치되며, 상기 재배선층의 도전성 비아 및 도전성 패턴과 전기적으로 연결된 접속단자; 를 더 포함하는,
    전자부품 패키지.
  7. 기재층 및 상기 기재층의 적어도 일면에 형성된 금속층을 포함하는 기판을 준비하는 단계;
    상기 금속층 상에 절연필름을 가접(Temporary Bonding)하는 단계;
    상기 절연필름 상에 전극패드가 형성된 활성면과 이와 마주보는 비활성면을 갖는 전자부품을 상기 비활성면이 상기 절연필름과 접하도록 부착하는 단계;
    상기 절연필름 상에 상기 전자부품을 봉합하는 봉합재를 형성하는 단계;
    상기 봉합재 상에 상기 전자부품의 전극패드와 전기적으로 연결되는 도전성 비아 및 도전성 패턴을 포함하는 재배선층을 형성하는 단계; 및
    상기 금속층을 상기 기판에서 분리하는 단계; 를 포함하는,
    전자부품 패키지의 제조방법.
  8. 제 7 항에 있어서,
    상기 전자부품을 부착하는 단계에서,
    상기 전자부품의 일부가 상기 절연필름에 함몰되는,
    전자부품 패키지의 제조방법.
  9. 제 7 항에 있어서,
    상기 금속층을 분리하는 단계 후에,
    상기 금속층을 패터닝하는 단계; 를 더 포함하는,
    전자부품 패키지의 제조방법.
  10. 제 7 항에 있어서,
    상기 금속층을 분리하는 단계 후에,
    상기 재배선층 상에 상기 재배선층의 도전성 비아 및 도전성 패턴과 전기적으로 연결되는 접속단자를 형성하는 단계; 를 더 포함하는,
    전자부품 패키지의 제조방법.
KR1020160001142A 2016-01-05 2016-01-05 전자부품 패키지 및 그 제조방법 KR20170082017A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160001142A KR20170082017A (ko) 2016-01-05 2016-01-05 전자부품 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160001142A KR20170082017A (ko) 2016-01-05 2016-01-05 전자부품 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170082017A true KR20170082017A (ko) 2017-07-13

Family

ID=59352500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160001142A KR20170082017A (ko) 2016-01-05 2016-01-05 전자부품 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20170082017A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190009062A (ko) * 2017-07-18 2019-01-28 삼성전기주식회사 팬-아웃 반도체 패키지 및 패키지 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190009062A (ko) * 2017-07-18 2019-01-28 삼성전기주식회사 팬-아웃 반도체 패키지 및 패키지 기판

Similar Documents

Publication Publication Date Title
US11121066B2 (en) Fan-out semiconductor package
JP6494122B2 (ja) ファン−アウト半導体パッケージ
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
KR101982044B1 (ko) 팬-아웃 반도체 패키지
JP6576383B2 (ja) ファン−アウト半導体パッケージ
US10109541B2 (en) Board for electronic component package, electronic component package, and method of manufacturing board for electronic component package
KR102045235B1 (ko) 전자부품 패키지 및 그 제조방법
JP6443893B2 (ja) ファン−アウト半導体パッケージ
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
US11043441B2 (en) Fan-out semiconductor package
US20170040265A1 (en) Fan-out semiconductor package and method of manufacturing the same
KR20180032148A (ko) 팬-아웃 반도체 패키지
KR101901711B1 (ko) 팬-아웃 반도체 패키지
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR20170067393A (ko) 전자부품 패키지 및 이를 포함하는 전자기기
US10811352B2 (en) Semiconductor package
JP2017175112A (ja) ファン−アウト半導体パッケージ
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR20170061370A (ko) 전자부품 패키지 및 그 제조 방법
KR20190036266A (ko) 팬-아웃 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR20170053313A (ko) 전자부품 패키지 및 그 제조방법
KR20190052598A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application