JP6494122B2 - ファン−アウト半導体パッケージ - Google Patents

ファン−アウト半導体パッケージ Download PDF

Info

Publication number
JP6494122B2
JP6494122B2 JP2017039309A JP2017039309A JP6494122B2 JP 6494122 B2 JP6494122 B2 JP 6494122B2 JP 2017039309 A JP2017039309 A JP 2017039309A JP 2017039309 A JP2017039309 A JP 2017039309A JP 6494122 B2 JP6494122 B2 JP 6494122B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing material
layer
disposed
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017039309A
Other languages
English (en)
Other versions
JP2017175123A (ja
Inventor
シル キム、エウン
シル キム、エウン
ファン リ−、ドゥ
ファン リ−、ドゥ
ジュン ビュン、ダエ
ジュン ビュン、ダエ
ホ− コ−、タエ
ホ− コ−、タエ
ア− キム、イエオン
ア− キム、イエオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160107713A external-priority patent/KR101999625B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017175123A publication Critical patent/JP2017175123A/ja
Application granted granted Critical
Publication of JP6494122B2 publication Critical patent/JP6494122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージ、例えば、接続端子を半導体チップが配置されている領域外にも拡張することができるファン−アウト半導体パッケージに関する。
近年、半導体チップに関する技術開発の主要な傾向の一つは、部品のサイズを縮小することである。そこで、パッケージ分野においても、小型の半導体チップなどの需要の急増に伴い、サイズが小型でありながらも、多数のピンを実現することが要求されている。
これに応えるべく提案されたパッケージ技術の一つがファン−アウトパッケージである。ファン−アウトパッケージは、接続端子を半導体チップが配置されている領域外にも再配線し、サイズが小型でありながらも、多数のピンを実現可能とする。
本発明の様々な目的の一つは、パッケージの構成部材間での熱膨張係数の違いによりパッケージに反りが生じる問題を効果的に解消することができる新しい構造のファン−アウト半導体パッケージを提供することにある。
本発明により提案する様々な解決手段の一つは、半導体チップを封止する封止材上に、パッケージに生じる上記のような反りを制御することができる補強層を付着することである。
例えば、本発明によるファン−アウト半導体パッケージは、貫通孔を有する第１連結部材と、上記第１連結部材の貫通孔に配置され、接続パッドが配置された活性面及び上記活性面の反対側に配置された非活性面を有する半導体チップと、上記第１連結部材及び上記半導体チップの非活性面の少なくとも一部を封止する封止材と、上記第１連結部材及び上記半導体チップの活性面上に配置された第２連結部材と、上記封止材上に配置された補強層と、を含み、上記第１連結部材及び上記第２連結部材は、上記半導体チップの接続パッドと電気的に連結された再配線層をそれぞれ含むことができる。
本発明の様々な効果の一効果として、パッケージの構成部材間での熱膨張係数の違いによりパッケージに反りが生じる問題を効果的に解消することができるファン−アウト半導体パッケージを提供することができる。
電子機器システムの例を概略的に示すブロック図である。 電子機器の一例を概略的に示した斜視図である。 ファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。 ファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。 ファン−イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−アウト半導体パッケージの概略的な形態を示した断面図である。 ファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−アウト半導体パッケージの一例を概略的に示した断面図である。 図９のファン−アウト半導体パッケージの概略的なＩ−Ｉ'切断平面図である。 図９のファン−アウト半導体パッケージの第１連結部材に形成されたビアの様々な形態を概略的に示した断面図である。 図９のファン−アウト半導体パッケージの概略的な一製造例である。 図９のファン−アウト半導体パッケージの概略的な一製造例である。 図９のファン−アウト半導体パッケージの概略的な一製造例である。 図９のファン−アウト半導体パッケージの概略的な一製造例である。 図９のファン−アウト半導体パッケージの概略的な一製造例である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。 ファン−アウト半導体パッケージに反りが発生した場合を概略的に示した図である。 ファン−アウト半導体パッケージの反りを改善した場合を概略的に示した図である。 図２７で発生する付加的な問題を概略的に示した図である。 ファン−アウト半導体パッケージの反り改善効果を比較して示した図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
電子機器
図１は電子機器システムの例を概略的に示すブロック図である。
図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。
チップ関連部品１０２０としては、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサー、マイクロコントローラーなどのアプリケーションプロセッサチップ；アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることはいうまでもない。また、これら部品１０２０が互いに組み合わされてもよいことはいうまでもない。
ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線または有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことはいうまでもない。
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わされてもよいことはいうまでもない。
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に連結されているか連結されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることはいうまでもない。
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことはいうまでもない。
図２は電子機器の一例を概略的に示した斜視図である。
図面を参照すると、半導体パッケージは、上述のような種々の電子機器において様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容されており、メインボード１１１０には種々の部品１１２０が物理的及び／または電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／または電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。部品１１２０の一部はチップ関連部品であることができ、半導体パッケージ１００は、例えば、そのうちアプリケーションプロセッサであることができるが、これに限定されるものではない。電子機器が必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことはいうまでもない。
半導体パッケージ
一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割をすることはできず、外部からの物理的または化学的衝撃により損傷する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。
半導体パッケージングが必要な理由は、電気的連結という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま取り付けることは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が要求される。
このようなパッケージング技術により製造される半導体パッケージは、構造及び用途によって、ファン−イン半導体パッケージ（Ｆａｎ−ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とファン−アウト半導体パッケージ（Ｆａｎ−ｏｕｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とに区分されることができる。
以下では、図面を参照して、ファン−イン半導体パッケージとファン−アウト半導体パッケージについてより詳細に説明する。
（ファン−イン半導体パッケージ）
図３はファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。
図４はファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。
図面を参照すると、半導体チップ２２２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などを含む本体２２２１と、本体２２２１の一面上に形成された、アルミニウム（Ａｌ）などの導電性物質を含む接続パッド２２２２と、本体２２２１の一面上に形成され、接続パッド２２２２の少なくとも一部を覆う酸化膜または窒化膜などのパッシベーション膜２２２３と、を含む、例えば、ベア（Ｂａｒｅ）状態の集積回路（ＩＣ）であることができる。この際、接続パッド２２２２が非常に小さいため、集積回路（ＩＣ）は、回路幅の差が大きい電子機器のメインボードなどはもちろん、回路幅の差がメインボードよりは小さい中間レベルの印刷回路基板（ＰＣＢ）にも実装されにくい。
そのため、接続パッド２２２２を再配線するために、半導体チップ２２２０上に半導体チップ２２２０のサイズに応じて連結部材２２４０を形成する。連結部材２２４０は、半導体チップ２２２０上に感光性絶縁樹脂（ＰＩＤ）などの絶縁物質で絶縁層２２４１を形成し、接続パッド２２２２をオープンさせるビアホール２２４３ｈを形成した後、再配線層２２４２及びビア２２４３を形成することで形成することができる。その後、連結部材２２４０を保護するパッシベーション層２２５０を形成し、開口部２２５１を形成した後、アンダーバンプ金属層２２６０などを形成する。すなわち、一連の過程を経て、例えば、半導体チップ２２２０、連結部材２２４０、パッシベーション層２２５０、及びアンダーバンプ金属層２２６０を含むファン−イン半導体パッケージ２２００が製造される。
このように、ファン−イン半導体パッケージは、半導体チップの接続パッド、例えば、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子の全てを素子の内側に配置したパッケージ形態である。ファン−イン半導体パッケージは、電気的特性に優れており、安価で生産することができる。したがって、スマートフォンに内蔵される多くの素子がファン−イン半導体パッケージの形態で製作されており、具体的には、小型で、且つ速い信号伝達を実現するように開発が行われている。
しかしながら、ファン−イン半導体パッケージは、Ｉ／Ｏ端子の全てを半導体チップの内側に配置しなければならないため、空間的な制約が多い。したがって、このような構造は、多数のＩ／Ｏ端子を有する半導体チップや、サイズが小さい半導体チップに適用するには困難な点がある。また、このような欠点により、電子機器のメインボードにファン−イン半導体パッケージを直接実装して用いることができない。これは再配線工程により半導体チップのＩ／Ｏ端子のサイズ及び間隔を拡大したとしても、電子機器のメインボードに直接実装可能な程度のサイズ及び間隔まで拡大することができるわけではないためである。
図５はファン−イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図６はファン−イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン−イン半導体パッケージ２２００においては、半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がインターポーザ基板２３０１によりさらに再配線され、最終的には、インターポーザ基板２３０１上にファン−イン半導体パッケージ２２００が実装された状態で電子機器のメインボード２５００に実装可能となる。この際、半田ボール２２７０などはアンダーフィル樹脂２２８０などにより固定されることができ、外側はモールディング材２２９０などで覆うことができる。または、ファン−イン半導体パッケージ２２００は、別のインターポーザ基板２３０２内に内蔵（Ｅｍｂｅｄｄｅｄ）されてもよい。その場合、インターポーザ基板２３０２内に内蔵された状態の半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子が、インターポーザ基板２３０２によりさらに再配線されるので、最終的に電子機器のメインボード２５００に実装可能となる。
このように、ファン−イン半導体パッケージは電子機器のメインボードに直接実装されて用いられることが困難であるため、別のインターポーザ基板上に実装された後、さらにパッケージング工程を経て電子機器のメインボードに実装されるか、またはインターポーザ基板内に内蔵された状態で電子機器のメインボードに実装されて用いられている。
（ファン−アウト半導体パッケージ）
図７はファン−アウト半導体パッケージの概略的な形態を示した断面図である。
図面を参照すると、ファン−アウト半導体パッケージ２１００は、例えば、半導体チップ２１２０の外側が封止材２１３０により保護されており、半導体チップ２１２０の接続パッド２１２２が連結部材２１４０により半導体チップ２１２０の外側まで再配線される。この際、連結部材２１４０上にはパッシベーション層２１５０をさらに形成することができ、パッシベーション層２１５０の開口部にはアンダーバンプ金属層２１６０をさらに形成することができる。アンダーバンプ金属層２１６０上には半田ボール２１７０をさらに形成することができる。半導体チップ２１２０は、本体２１２１、接続パッド２１２２、パッシベーション膜（不図示）などを含む集積回路（ＩＣ）であることができる。連結部材２１４０は、絶縁層２１４１と、絶縁層２１４１上に形成された再配線層２１４２と、接続パッド２１２２と再配線層２１４２などを電気的に連結するビア２１４３と、を含むことができる。
このように、ファン−アウト半導体パッケージは、半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態である。上述のように、ファン−イン半導体パッケージは、半導体チップのＩ／Ｏ端子の全てを半導体チップの内側に配置させなければならず、そのため、素子のサイズが小さくなると、ボールのサイズ及びピッチを減少させなければならないため、標準化されたボールレイアウトを用いることができない。これに対し、ファン−アウト半導体パッケージは、このように半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態であるため、半導体チップのサイズが小さくなっても標準化されたボールレイアウトをそのまま用いることができる。したがって、後述のように、上記のような別のインターポーザ基板を用いることなく、電子機器のメインボード上に半導体チップを実装することができる。
図８はファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン−アウト半導体パッケージ２１００は半田ボール２１７０などを介して電子機器のメインボード２５００に実装することができる。すなわち、上述のように、ファン−アウト半導体パッケージ２１００は、半導体チップ２１２０上に半導体チップ２１２０のサイズを超えるファン−アウト領域まで接続パッド２１２２を再配線できる連結部材２１４０を形成するため、標準化されたボールレイアウトをそのまま用いることができる。その結果、上記のような別のインターポーザ基板などがなくても、半導体チップ２１２０を電子機器のメインボード２５００に実装することができる。
このように、ファン−アウト半導体パッケージは、別のインターポーザ基板がなくても電子機器のメインボードに実装することができるため、インターポーザ基板を用いるファン−イン半導体パッケージに比べて厚さがより小さいパッケージ寸法を実現することができ、小型化及び薄型化が可能である。また、熱特性及び電気的特性に優れるため、モバイル製品に特に好適である。また、印刷回路基板（ＰＣＢ）を用いる一般的なＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）タイプに比べて、よりコンパクトに実現することができ、反り現象の発生による問題を解決することができる。
一方、ファン−アウト半導体パッケージは、このように半導体チップを電子機器のメインボードなどに実装するための、そして外部からの衝撃から半導体チップを保護するためのパッケージ技術を意味するものである。他方、ファン−イン半導体パッケージが内蔵されるインターポーザ基板などの印刷回路基板（ＰＣＢ）を用いる実装方式は、ファン−アウト半導体パッケージに基づく実装方式とはスケール、用途などが異なる実装方式である。
以下では、反り問題を効果的に解消することができるファン−アウト半導体パッケージについて図面を参照して説明する。
図９はファン−アウト半導体パッケージの一例を概略的に示した断面図である。
図１０は図９のファン−アウト半導体パッケージをＩ−Ｉ'線に沿って切って見た場合の概略的な断面図である。
図１１は図９のファン−アウト半導体パッケージの第１連結部材に形成されたビアの様々な形態を概略的に示した断面図である。
図面を参照すると、一例によるファン−アウト半導体パッケージ１００Ａは、貫通孔１１０Ｈを有する第１連結部材１１０と、第１連結部材１１０の貫通孔１１０Ｈに配置され、接続パッド１２２が配置された活性面及び活性面の反対側に配置された非活性面を有する半導体チップ１２０と、第１連結部材１１０及び半導体チップ１２０の非活性面の少なくとも一部を封止する封止材１３０と、第１連結部材１１０及び半導体チップ１２０の活性面上に配置された第２連結部材１４０と、封止材１３０上に配置された補強層１８１と、補強層１８１上に配置された樹脂層１８２と、樹脂層１８２、補強層１８１、及び封止材１３０を貫通し、第１連結部材１１０の第３再配線層１１２ｃの少なくとも一部を露出させる開口部１８２Ｈと、を含む。また、一例によるファン−アウト半導体パッケージ１００Ａは、第２連結部材１４０上に配置されたパッシベーション層１５０と、パッシベーション層１５０の開口部１５０Ｈ上に配置されたアンダーバンプ金属層１６０と、アンダーバンプ金属層１６０上に配置された接続端子１７０と、をさらに含む。補強層１８１は、封止材１３０に比べて弾性係数（Ｅｌａｓｔｉｃ Ｍｏｄｕｌｕｓ）が大きく、封止材１３０に比べて熱膨張係数（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）が小さいことができる。
一方、図２６に示したように、第１連結部材５１０、半導体チップ５２０などを封止する封止材５３０を形成するために、これらを強固に固定することができる熱硬化性樹脂フィルムを用いることができる。具体的に、第１連結部材５１０と半導体チップ５２０との間の貫通孔５１０Ｈの空間に樹脂を完全に充填し、且つ密着力を高めるために、通常、樹脂の流動性に優れた、高い熱膨張係数を有する熱硬化性樹脂フィルムを封止材５３０の形成のために用いることができる。しかし、このような熱硬化性樹脂フィルムは、樹脂の熱硬化収縮が大きいため、硬化後にパッケージに著しい反り（Ｗ１）が発生し得る。したがって、後に半導体チップ５２０の活性面上に微細回路パターンを形成することが困難であり得る。
一方、これを改善すべく、図２７に示したように、封止材５４０を形成するために、熱膨張係数の低い熱硬化性樹脂フィルムを用いることが考えられる。この場合、熱膨張係数の高い熱硬化性樹脂フィルムを用いる場合に比べて、反り（Ｗ２）が改善されることができる。しかし、図２８に示すように、通常、熱膨張係数を下げるために無機フィラーの含量を増加させるようになり、この場合、樹脂の流動性が低下して貫通孔５１０Ｈ内の微細な空間が十分に充填されず、封止材５４０を形成すべき貫通孔５１０Ｈの空間内にボイド（Ｖｏｉｄ）などが発生し得る。また、半導体チップ５２０の密着力の低下により、半導体チップ５２０が剥離するデラミネーション（Ｄｅｌａｍｉｎａｔｉｏｎ）などが発生し得る。
これに対し、一例によるファン−アウト半導体パッケージ１００Ａのように、弾性係数が相対的に大きいか、または熱膨張係数が相対的に小さい補強層１８１を導入する場合、封止材１３０として用いられる物質、例えば、熱硬化性樹脂フィルムの硬化収縮を補強層１８１が抑えることで、硬化後に発生する反りを最小化することができる。したがって、封止材１３０として高い熱膨張係数を有する物質を用いてもよく、その結果、貫通孔５１０Ｈの空間内にボイド（Ｖｏｉｄ）が生じる問題や、半導体チップ５２０の密着力低下によるデラミネーション（Ｄｅｌａｍｉｎａｔｉｏｎ）の問題なども発生しない。
一方、一例によるファン−アウト半導体パッケージ１００Ａにおいて、補強層１８１がガラス繊維、無機フィラー及び絶縁樹脂を含むことができ、この場合、補強層１８１に開口部を形成することが容易ではない。しかし、補強層１８１上に樹脂層１８２を配置する場合、それを解決することができる。例えば、樹脂層１８２として、封止材１３０と同一または類似の材料、例えば、無機フィラー及び絶縁樹脂を含み、且つガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材を含まない絶縁物質、すなわち、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）などを用いる場合、開口部１８２Ｈを容易に形成することができる。開口部１８２Ｈを介して露出した配線は、マーキング（Ｍａｒｋｉｎｇ）、パッド（Ｐａｄ）などとして活用されることができる。
以下、一例によるファン−アウト半導体パッケージ１００Ａに含まれるそれぞれの構成についてより詳細に説明する。
第１連結部材１１０は、半導体チップ１２０の接続パッド１２２を再配線させる再配線層１１２ａ、１１２ｂを含むことで、第２連結部材１４０の層数を減少させることができる。必要に応じて、具体的な材料に応じてパッケージ１００Ａの剛性を維持させることができ、封止材１３０の厚さ均一性を確保するなどの役割を担うことができる。場合によっては、第１連結部材１１０により、一例によるファン−アウト半導体パッケージ１００Ａがパッケージオンパッケージ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）の一部として用いられることができる。第１連結部材１１０は貫通孔１１０Ｈを有する。貫通孔１１０Ｈ内には、半導体チップ１２０が第１連結部材１１０と所定距離離隔されるように配置される。半導体チップ１２０の側面の周囲は第１連結部材１１０により囲まれることができる。但し、これは一例に過ぎず、他の形態に多様に変形されることができ、その形態に応じて他の機能を担うことができる。
第１連結部材１１０は、第２連結部材１４０と接する第１絶縁層１１１ａと、第２連結部材１４０と接して第１絶縁層１１１ａに埋め込まれた第１再配線層１１２ａと、第１絶縁層１１１ａの第１再配線層１１２ａが埋め込まれた側の反対側上に配置された第２再配線層１１２ｂと、第１絶縁層１１１ａ上に配置されて第２再配線層１１２ｂを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３再配線層１１２ｃと、を含む。第１〜第３再配線層１１２ａ、１１２ｂ、１１２ｃは接続パッド１２２と電気的に連結される。第１連結部材１１０は、第１及び第２絶縁層１１１ａ、１１１ｂをそれぞれ貫通し、第１及び第２再配線層１１２ａ、１１２ｂ及び第２及び第３再配線層１１２ｂ、１１２ｃをそれぞれ電気的に連結する第１及び第２ビア１１３ａ、１１３ｂを含む。第１再配線層１１２ａが埋め込まれているため、上述のように、第２連結部材１４０の絶縁層１４１ａの絶縁距離が実質的に一定であることができる。第１連結部材１１０が多数の再配線層１１２ａ、１１２ｂ、１１２ｃを含むことで、第２連結部材１４０をさらに簡素化することができる。したがって、第２連結部材１４０の形成過程で発生する不良による収率低下を改善することができる。
図面では、第１連結部材１１０が２つの絶縁層１１１ａ、１１１ｂで構成されていると示したが、第１連結部材１１０を構成する絶縁層の数がこれより多くてもよいことはいうまでもなく、この場合、内部に配置される再配線層の数もより多く、これらを連結する追加的なビアがさらに形成されてもよいことはいうまでもない。
絶縁層１１１ａ、１１１ｂの材料は特に限定されず、例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれら樹脂が無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などが用いられることができる。必要に応じて、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂を用いてもよい。第１絶縁層１１１ａと第２絶縁層１１１ｂは、互いに同一の絶縁物質を含むことができ、その境界が不明確であり得るが、これに限定されるものではない。
再配線層１１２ａ、１１２ｂ、１１２ｃは、半導体チップ１２０の接続パッド１２２を再配線する役割を担うものであって、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。再配線層１１２ａ、１１２ｂ、１１２ｃは、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含む。制限されない一例として、再配線層１１２ａ、１１２ｂ、１１２ｃの全てがグランドパターンを含むことができ、この場合、第２連結部材１４０の再配線層１４２ａ、１４２ｂにグランドパターンを最小化して形成することができるため、配線の設計自由度を向上させることができる。
再配線層１１２ａ、１１２ｂ、１１２ｃのうち、開口部１８２Ｈを介して露出した第３再配線層１１２ｃには、必要に応じて表面処理層（不図示）をさらに形成することができる。表面処理層（不図示）は、公知のものであれば特に限定されず、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成することができる。
ビア１１３ａ、１１３ｂは、互いに異なる層に形成された再配線層１１２ａ、１１２ｂ、１１２ｃを電気的に連結させ、その結果、第１連結部材１１０内に電気的経路を形成させる。ビア１１３ａ、１１３ｂの形成物質としては導電性物質を用いることができる。ビア１１３は、図１１に示したように、導電性物質で完全に充填されていてもよく、または導電性物質がビアホールの壁面に沿って形成されたものであってもよい。また、テーパ状だけでなく、円筒状など公知の全ての形状が適用されることができる。一方、後述の工程から分かるように、第１ビア１１３ａのための孔を形成する時に、第１再配線層１１２ａの一部のパッドがストッパー（ｓｔｏｐｐｅｒ）の役割を担うことができ、第２ビア１１３ｂのための孔を形成する時に、第２再配線層１１２ｂの一部パッドがストッパー（ｓｔｏｐｐｅｒ）の役割を担うことができるため、第１及び第２ビア１１３ａ、１１３ｂは、上面の幅が下面の幅より大きいテーパ状を有することが、工程上有利である。この場合、第１ビア１１３ａは第２再配線層１１２ｂの一部と、第２ビア１１３ｂは第３再配線層１１２ｃの一部とそれぞれ一体化されることができる。
半導体チップ１２０は、数百〜数百万個以上の素子が一つのチップ内に集積化されている集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）であることができる。集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これに限定されるものではない。半導体チップ１２０は、活性ウェハーをベースとして形成することができ、この場合、本体１２１をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。本体１２１には様々な回路が形成されていることができる。接続パッド１２２は、半導体チップ１２０を他の構成要素と電気的に連結させるためのものであって、その形成物質としては、アルミニウム（Ａｌ）などの導電性物質を特に制限せずに用いることができる。本体１２１上には接続パッド１２２を露出させるパッシベーション膜１２３を形成することができる。パッシベーション膜１２３は、酸化膜または窒化膜などであってもよく、または酸化膜と窒化膜の二重層であってもよい。パッシベーション膜１２３により、接続パッド１２２の下面は封止材１３０の下面と段差を有することができ、その結果、封止材１３０が接続パッド１２２の下面へブリードすることをある程度防止することができる。その他の必要な位置に、絶縁膜（不図示）などがさらに配置されてもよい。
半導体チップ１２０の非活性面は、第１連結部材１１０の第３再配線層１１２ｃの上面より下方に位置することができる。例えば、半導体チップ１２０の非活性面は、第１連結部材１１０の第２絶縁層１１１ｂの上面より下方に位置することができる。半導体チップ１２０の非活性面と第１連結部材１１０の第３再配線層１１２ｃの上面との高さの差は２μｍ以上、例えば、５μｍ以上であることができる。この場合、半導体チップ１２０の非活性面の角で発生するクラックを効果的に防止することができる。また、封止材１３０を適用する場合における、半導体チップ１２０の非活性面上の絶縁距離のばらつきを最小化することができる。
第１連結部材１１０の第２再配線層１１２ｂは半導体チップ１２０の活性面と非活性面との間に位置することができる。第１連結部材１１０は半導体チップ１２０の厚さに対応する厚さに形成することができる。したがって、第１連結部材１１０の内部に形成された第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間のレベルに配置されることができる。
封止材１３０は第１連結部材１１０及び／または半導体チップ１２０を保護することができる。封止形態は特に制限されず、第１連結部材１１０及び／または半導体チップ１２０の少なくとも一部を囲む形態であればよい。例えば、封止材１３０は第１連結部材１１０及び半導体チップ１２０の非活性面を覆うことができ、貫通孔１１０Ｈの壁面と半導体チップ１２０の側面との間の空間を満たすことができる。また、封止材１３０は、半導体チップ１２０のパッシベーション膜１２３と第２連結部材１４０との間の空間の少なくとも一部を満たすこともできる。一方、封止材１３０が貫通孔１１０Ｈを満たすことで、具体的な物質に応じて、接着剤の役割を担うとともに、バックリングを減少させることができる。
封止材１３０の具体的な物質としては特に限定されず、例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、同様に、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらに無機フィラーなどの補強材が含まれた樹脂、例えば、ＡＢＦ、ＦＲ−４、ＢＴ、ＰＩＤ樹脂などが用いられることができる。また、ＥＭＣなどの公知のモールディング物質を用いてもよいことはいうまでもない。必要に応じて、熱硬化性樹脂や熱可塑性樹脂が無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂を用いてもよい。
封止材１３０は、複数の物質からなる複数の層で構成されることができる。例えば、貫通孔１１０Ｈ内の空間を第１封止材で満たし、その後、第１連結部材１１０及び半導体チップ１２０を第２封止材で覆うことができる。または、第１封止材を用いて貫通孔１１０Ｈ内の空間を満たすとともに、所定の厚さに第１連結部材１１０及び半導体チップ１２０を覆って、その後、第１封止材上に第２封止材を所定の厚さにさらに覆う形態で用いてもよい。この他にも、様々な形態に応用されることができる。
封止材１３０には、電磁波遮断のために、必要に応じて導電性粒子が含まれることができる。導電性粒子としては、電磁波遮断が可能なものであればいかなるものでも用いることができ、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、特にこれに限定されるものではない。
第２連結部材１４０は半導体チップ１２０の接続パッド１２２を再配線するための構成である。第２連結部材１４０により、様々な機能を有する数十〜数百個の接続パッド１２２が再配線されることができ、後述する接続端子１７０を介して、その機能に応じて外部に物理的及び／または電気的に連結されることができる。第２連結部材１４０は、絶縁層１４１ａ、１４１ｂと、絶縁層１４１ａ、１４１ｂ上に配置された再配線層１４２ａ、１４２ｂと、絶縁層１４１ａ、１４１ｂを貫通して再配線層１４２ａ、１４２ｂを連結するビア１４３ａ、１４３ｂと、を含む。一例によるファン−アウト半導体パッケージ１００Ａでは第２連結部材１４０が複数の再配線層１４２ａ、１４２ｂで構成されているが、これに限定されず、単一層で構成されてもよい。また、その他の数の層数を有してもよいことはいうまでもない。
絶縁層１４１ａ、１４１ｂの物質としては絶縁物質を用いることができる。この際、絶縁物質としては、上述のような絶縁物質の他にも、ＰＩＤ樹脂などの感光性絶縁物質を用いることもできる。この場合、絶縁層１４１ａ、１４１ｂをより薄く形成することができ、ビア１４３ａ、１４３ｂのファインピッチをより容易に達成することができる。絶縁層１４１ａ、１４１ｂの物質は互いに同一であってもよく、必要に応じて互いに異なってもよい。絶縁層１４１ａ、１４１ｂは、工程によって一体化され、その境界が不明確であってもよい。
再配線層１４２ａ、１４２ｂは、実質的に接続パッド１２２を再配線する役割を担うものであって、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。再配線層１４２ａ、１４２ｂは、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含む。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含む。
再配線層１４２ａ、１４２ｂのうち一部の露出した再配線層１４２ｂには、必要に応じて表面処理層（不図示）をさらに形成することができる。表面処理層（不図示）は、当該技術分野において公知のものであれば特に限定されるものではなく、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成することができる。
ビア１４３ａ、１４３ｂは、互いに異なる層に形成された再配線層１４２ａ、１４２ｂ、接続パッド１２２などを電気的に連結させ、その結果、パッケージ１００Ａ内に電気的経路を形成する。ビア１４３ａ、１４３ｂの形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。ビア１４３ａ、１４３ｂは、導電性物質で完全に充填されていてもよく、または導電性物質がビアの壁に沿って形成されたものであってもよい。また、その形状としては、テーパ状、円筒状などの当該技術分野において公知の全ての形状が適用されることができる。
第１連結部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃの厚さは、第２連結部材１４０の再配線層１４２ａ、１４２ｂの厚さより厚いことができる。第１連結部材１１０は、半導体チップ１２０以上の厚さを有することができるため、これに形成される再配線層１１２ａ、１１２ｂ、１１２ｃも、そのスケールに応じてより大きいサイズに形成することができる。これに対し、第２連結部材１４０の薄型化のために、第２連結部材１４０の再配線層１４２ａ、１４２ｂは第１連結部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃに比べて相対的に小さく形成することができる。
補強層１８１は、ファン−アウト半導体パッケージ１００Ａで発生する反りを改善するためのものであって、例えば、封止材１３０として用いられる物質、例えば、熱硬化性樹脂フィルムの硬化収縮を補強層１８１が抑えることで、反りを改善することができる。補強層１８１は、封止材１３０に比べて相対的に弾性係数が大きく、熱膨張係数が小さいことができる。この場合、特に優れた反り改善効果を奏することができる。
補強層１８１は、芯材、無機フィラー、及び絶縁樹脂を含むことができる。例えば、補強層１８１は、アンクラッド銅張積層板（Ｕｎｃｌａｄ ＣＣＬ）、プリプレグ（Ｐｒｅｐｒｅｇ）などであることができる。このように、ガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材を含む場合、相対的に大きい弾性係数を実現することができる。また、無機フィラーを含む場合、無機フィラーの含量を調節して、相対的に小さい熱膨張係数を実現することができる。補強層１８１は硬化状態（ｃ−ｓｔａｇｅ）で付着されることができ、この場合、封止材１３０と補強層１８１との間の境界面が略線形であることができる。一方、無機フィラーはシリカ、アルミナなどであることができ、樹脂はエポキシ樹脂などであることができるが、これに限定されるものではない。
樹脂層１８２は補強層１８１上に配置される。樹脂層１８２は、封止材１３０と同一または類似の材料、例えば、無機フィラー及び絶縁樹脂を含み、且つ芯材は含まない絶縁物質、例えば、ＡＢＦなどを用いて形成することができる。補強層１８１が芯材などを含む場合、補強層１８１自体に開口部１８２Ｈを形成することが困難であるが、樹脂層１８２を付加する場合には、開口部１８２Ｈを容易に形成することができる。開口部１８２Ｈは、封止材１３０、補強層１８１、及び樹脂層１８２を貫通し、第１連結部材１１０の第３再配線層１１２ｃの少なくとも一部を露出させる。開口部１８２Ｈは、マーキング（Ｍａｒｋｉｎｇ）用開口部として活用されることができる。または、パッケージオンパッケージ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造において、パッド（Ｐａｄ）の露出のための開口部として活用されることもできる。または、表面実装（Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｔｅｃｈｎｏｌｏｇｙ：ＳＭＴ）部品が実装されるための開口部として活用されることもできる。樹脂層１８２を配置する場合、より容易に反りを改善することができる。
パッシベーション層１５０は、第２連結部材１４０を外部からの物理的、化学的損傷などから保護するための付加的な構成である。パッシベーション層１５０は、第２連結部材１４０の再配線層１４２ａ、１４２ｂのうち一部の再配線層１４２ｂの少なくとも一部を露出させる開口部１５０Ｈを有することができる。開口部１５０Ｈは、再配線層１４２ｂの一面を完全にまたは一部のみ露出させることができる。パッシベーション層１５０の物質としては、特に限定されず、例えば、感光性絶縁樹脂などの感光性絶縁物質を用いることができる。または、半田レジストを用いてもよい。または、芯材は含まないが、フィラーは含む絶縁樹脂、例えば、無機フィラー及びエポキシ樹脂を含むＡＢＦなどを用いてもよい。無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない絶縁物質、例えば、ＡＢＦなどを用いる場合、樹脂層１８２と対称効果を有することができ、その結果、反りをより効果的に制御することができる。
パッシベーション層１５０として無機フィラー及び絶縁樹脂を含む絶縁物質、例えば、ＡＢＦなどを用いる場合、第２連結部材１４０の絶縁層１４１ａ、１４１ｂも無機フィラー及び絶縁樹脂を含むことができ、この際、パッシベーション層１５０に含まれた無機フィラーの重量パーセントが、第２連結部材１４０の絶縁層１４１ａ、１４１ｂに含まれた無機フィラーの重量パーセントより大きいことができる。この場合、パッシベーション層１５０も相対的に低い熱膨張係数（ＣＴＥ）を有することができ、補強層１８１と同様に反りの制御に活用されることができる。
パッシベーション層１５０としては、必要に応じて、下記式（１）〜式（４）を満たす材料を用いることができる。この場合、ボードレベル（ｂｏａｒｄ ｌｅｖｅｌ）信頼性を改善することができる。弾性係数は、応力と変形との比を意味し、その測定方法としては、例えば、ＪＩＳ Ｃ−６４８１、ＫＳ Ｍ ３００１、ＫＳ Ｍ ５２７−３、ＡＳＴＭ Ｄ８８２などに明示された標準引張試験により測定することができる。また、熱膨張係数は、熱機械分析器（ＴＭＡ）や動的機械分析器（ＤＭＡ）で測定した熱膨張係数値を意味する。また、厚さは、パッシベーション層１５０の硬化後の厚さを意味し、通常の厚さ測定装置を用いて測定することができる。また、表面粗さは、公知の方法、例えば、ＣＺ（キュービックジルコニア）を用いた表面処理により行うことができ、通常の粗さ測定装置を用いて測定することができる。また、水分吸収率も、通常の測定装置を用いて測定することができる。
式（１）：弾性係数ｘ熱膨張係数＝２３０ＧＰａ・ｐｐｍ／℃
式（２）：厚さ＝１０μｍ
式（３）：表面粗さ＝１ｎｍ
式（４）：水分吸収率＝１．５％
アンダーバンプ金属層１６０は、接続端子１７０の接続信頼性を向上させ、ボードレベル信頼性を改善するための付加的な構成である。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部１５０Ｈ内の壁面及び露出した第２連結部材１４０の再配線層１４２ｂ上に配置されることができる。アンダーバンプ金属層１６０は、公知の導電性物質、すなわち、金属を用いて公知のメタル化（Ｍｅｔａｌｌｉｚａｔｉｏｎ）方法により形成することができる。
接続端子１７０は、ファン−アウト半導体パッケージ１００Ａを外部と物理的及び／または電気的に連結させるための付加的な構成である。例えば、ファン−アウト半導体パッケージ１００Ａは接続端子１７０を介して電子機器のメインボードに実装することができる。接続端子１７０は、導電性物質、例えば、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。接続端子１７０は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。接続端子１７０は多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層からなる場合には、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。接続端子１７０の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、接続端子１７０の数は、半導体チップ１２０の接続パッド１２２の数に応じて数十〜数千個であることができ、それ以上またはそれ以下の数を有してもよい。
接続端子１７０の少なくとも一つはファン−アウト（ｆａｎ−ｏｕｔ）領域に配置される。ファン−アウト領域とは、半導体チップ１２０が配置されている領域の外側に広がる再配線領域を意味する。すなわち、一例による半導体パッケージ１００Ａはファン−アウトパッケージである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて優れた信頼性を有し、多数のＩ／Ｏ端子が実現可能であって、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどに比べて、別の基板なしに電子機器に実装可能であるため、製造時において厚さを薄くすることができ、価格競争力に優れる。
図面に示していないが、必要に応じて、第１連結部材１１０の貫通孔１１０Ｈ内に複数の半導体チップ（不図示）が配置されてもよく、第１連結部材１１０の貫通孔１１０Ｈが複数個（不図示）であって、それぞれの貫通孔内に半導体チップ（不図示）が配置されてもよい。また、半導体チップの他に、別の受動部品（不図示）、例えば、コンデンサー、インダクターなどがともに貫通孔１１０Ｈ内に封止されることができる。また、パッシベーション層１５０上に表面実装部品（不図示）が実装されてもよい。
図１２から図１６は図９のファン−アウト半導体パッケージの概略的な一製造例である。
図１２を参照すると、先ず、キャリアフィルム３０１を準備する。キャリアフィルム３０１の一面または両面には金属膜３０２、３０３を形成することができる。金属膜３０２、３０３の間の接合面には、後続の分離工程で容易に分離されるように表面処理が施されていることができる。または、金属膜３０２、３０３の間に離型層（Ｒｅｌｅａｓｅ ｌａｙｅｒ）を備えることで、後続工程での分離を容易にすることもできる。キャリアフィルム３０１は公知の絶縁基板であることができ、その材質はいかなるものであってもよい。金属膜３０２、３０３は、通常の銅箔（Ｃｕ ｆｏｉｌ）であることができるが、これに限定されるものではなく、他の導電性物質からなる薄い薄膜であってもよい。次に、ドライフィルム３０４を用いて第１再配線層１１２ａの形成のためのパターニングを行う。これは、公知のフォトリソグラフィ工法を用いて形成することができる。ドライフィルム３０４は、感光性材料からなる公知のドライフィルムであることができる。次に、ドライフィルム３０４のパターニングされた空間を導電性物質で満たすことで、第１再配線層１１２ａを形成する。めっき工程を用いることができ、この際、金属膜３０３がシード層の役割を担うことができる。めっき工程としては、電解めっきまたは無電解めっき、具体的には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）、アディティブ（Ａｄｄｉｔｉｖｅ）、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などを用いることができるが、これに限定されるものではない。次に、ドライフィルム３０４を除去する。これは、公知の方法、例えば、エッチング工程などを用いて行うことができる。
図１３を参照すると、次に、金属膜３０３上に再配線層１１２ａの少なくとも一部を埋め込む第１絶縁層１１１ａを形成する。その後、第１絶縁層１１１ａを貫通する第１ビア１１３ａを形成する。また、第１絶縁層１１１ａ上に第２再配線層１１２ｂを形成する。第１絶縁層１１１ａは、その前駆体を公知のラミネート方法によりラミネートしてから硬化する方法、または公知の塗布方法により前駆体物質を塗布してから硬化する方法などによって形成することができる。第１ビア１１３ａ及び第２再配線層１１２ｂは、フォトリソグラフィ法、機械的ドリル、及び／またはレーザードリルなどを用いて第１絶縁層１１１ａにビアホールを形成した後、ドライフィルムなどでパターニングし、めっき工程などによりビアホール及びパターニングされた空間を満たす方法によって形成することができる。次に、第１絶縁層１１１ａ上に第２再配線層１１２ｂを覆う第２絶縁層１１１ｂを形成する。その後、第２絶縁層１１１ｂを貫通する第２ビア１１３ｂを形成する。また、第２絶縁層１１１ｂ上に第３再配線層１１２ｃを形成する。これらの形成方法は上述のとおりである。次に、キャリアフィルム３０１を剥離する。この際、剥離は金属膜３０２、３０３が分離されることを指すことができる。分離にはブレードを用いることができるが、これに限定されず、公知の全ての方法を用いることができる。一方、一連の過程は、キャリアフィルム３０１を剥離する前に第１連結部材１１０を形成すると説明したが、これに限定されるものではなく、キャリアフィルム３０１を先に剥離してから上述の工程により第１連結部材１１０を形成してもよいことはいうまでもない。すなわち、その順序が必ずしも上述の順序に限定されるものではない。
図１４を参照すると、次に、残っている金属膜３０３を公知のエッチング方法などにより除去し、また、第１連結部材１１０に貫通孔１１０Ｈを形成する。貫通孔１１０Ｈは機械的ドリル及び／またはレーザードリルで形成することができる。但し、これに限定されるものではなく、研磨用粒子を用いるサンドブラスト法、プラズマを用いるドライエッチング法などにより行うこともできる。機械的ドリル及び／またはレーザードリルを用いて形成した場合は、過マンガン酸塩法などのデスミア処理を行うことで、貫通孔１１０Ｈ内の樹脂スミアを除去する。次に、第１連結部材１１０の一側に粘着フィルム３０５を付着する。粘着フィルム３０５としては、第１連結部材１１０を固定できるものであれば何れも使用可能であって、制限されない一例として、公知のテープなどを用いることができる。公知のテープの例としては、熱処理により付着力が弱くなる熱処理硬化性接着テープ、紫外線の照射により付着力が弱くなる紫外線硬化性接着テープなどが挙げられる。次に、第１連結部材１１０の貫通孔１１０Ｈ内に半導体チップ１２０を配置する。例えば、貫通孔１１０Ｈ内の粘着フィルム３０５上に半導体チップ１２０を付着する方法によりこれを配置する。半導体チップ１２０は、接続パッド１２２が粘着フィルム３０５に付着されるようにフェイス−ダウン（ｆａｃｅ−ｄｏｗｎ）形態で配置する。
図１５を参照すると、次に、封止材１３０を用いて半導体チップ１２０を封止する。封止材１３０は、第１連結部材１１０及び半導体チップ１２０の非活性面を覆うとともに、貫通孔１１０Ｈ内の空間を満たす。封止材１３０は、公知の方法により形成することができ、例えば、封止材１３０を形成するための樹脂を未硬化状態でラミネートした後、硬化することで形成することができる。または、粘着フィルム３０５上に第１連結部材及び半導体チップ１２０を封止できるように封止材１３０を形成するための樹脂を未硬化状態で塗布した後、硬化することで形成することもできる。硬化により半導体チップ１２０が固定される。ラミネート方法としては、例えば、高温で所定時間加圧した後、減圧し、室温まで冷やすホットプレス工程を行った後、コールドプレス工程で冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。次に、封止材１３０上に補強層１８１を形成する。補強層１８１は、アンクラッド銅張積層板などのように、硬化状態（ｃ−ｓｔａｇｅ）で封止材１３０に付着することができる。したがって、付着後における封止材１３０と補強層１８１との間の境界面が略線形であることができる。封止材１３０の硬化は、補強層１８１を付着してから行うことができ、この場合、封止材１３０の硬化収縮による反りを補強層１８１によって制御することができる。また、この場合、補強層１８１と封止材１３０との密着力が高いことができる。次に、粘着フィルム３０５を剥離する。剥離方法は特に制限されず、公知の方法により行うことができる。例えば、粘着フィルム３０５として、熱処理により付着力が弱くなる熱処理硬化性接着テープ、紫外線の照射により付着力が弱くなる紫外線硬化性接着テープなどを用いた場合には、粘着フィルム３０５を熱処理して付着力を弱くしてから行うか、または粘着フィルム３０５に紫外線を照射して付着力を弱くしてから行うことができる。次に、粘着フィルム３０５を除去した第１連結部材１１０及び半導体チップ１２０の活性面上に第２連結部材１４０を形成する。第２連結部材１４０は、絶縁層１４１ａ、１４１ｂを順に形成し、この際、それぞれの絶縁層１４１ａ、１４１ｂを形成した後、該当層にそれぞれ再配線層１４２ａ、１４２ｂ及びビア１４３ａ、１４３ｂを上述のようなめっき工程などにより形成することで形成することができる。また、補強層１８１上に樹脂層１８２を形成する。また、第２連結部材１４０上にパッシベーション層１５０を形成する。樹脂層１８２及びパッシベーション層１５０は、同様に、それぞれそれらの前駆体をラミネートしてから硬化させる方法、それぞれそれらの形成物質を塗布してから硬化させる方法などにより形成することができる。
図１６を参照すると、次に、パッシベーション層１５０に第２連結部材１４０の再配線層１４２ｂの少なくとも一部が露出するように開口部１５０Ｈを形成し、その上に、公知のメタル化方法によりアンダーバンプ金属層１６０を形成する。また、封止材１３０、補強層１８１、及び樹脂層１８２を貫通し、第１連結部材１１０の第３再配線層１１２ｃの少なくとも一部を露出させる開口部１８２Ｈを形成する。開口部１８２Ｈは、機械的ドリル及び／またはレーザードリル、及び／または研磨用粒子を用いるサンドブラスト法、及び／またはプラズマを用いたドライエッチング法などにより形成することができる。次に、アンダーバンプ金属層１６０上に接続端子１７０を形成する。接続端子１７０の形成方法は特に限定されず、その構造や形態に応じて当該技術分野における公知の方法により形成することができる。接続端子１７０はリフロー（ｒｅｆｌｏｗ）により固定することができ、固定力を強化するために、接続端子１７０の一部はパッシベーション層１５０に埋め込まれ、残りの部分は外部に露出するようにすることで、信頼度を向上させることができる。
一方、一連の過程は、大量生産が容易であるように、大型サイズのキャリアフィルム３０１を準備した後、複数のファン−アウト半導体パッケージ１００Ａを製造し、その後、ソーイング（Ｓａｗｉｎｇ）工程により個別的なファン−アウト半導体パッケージ１００Ａにシンギュレーションすることにより行ってもよい。この場合、生産性に優れるという利点がある。
図１７はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｂは、封止材１３０上に補強層１８１のみが付着されている。このように、補強層１８１上に別の樹脂層１８２などが付着されていない場合にも、反りが制御可能である。補強層１８１は、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、アンクラッド銅張積層板、プリプレグなどであることができる。補強層１８１は、封止材１３０に比べて相対的に弾性係数が大きく、熱膨張係数が小さいことができる。この場合、特に優れた反り改善効果を奏することができる。補強層１８１は硬化状態（ｃ−ｓｔａｇｅ）で付着されることができ、この場合、封止材１３０と補強層１８１との間の境界面が略線形であることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成しないことを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図１８はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｃは、封止材１３０上に補強層１８１のみが付着されており、この際、補強層１８１には、封止材１３０及び補強層１８１を貫通し、第１連結部材１１０の第３再配線層１１２ｃの少なくとも一部を露出させる開口部１８１Ｈが形成されている。このように、補強層１８１上に別の樹脂層１８２などが付着されていない場合にも、補強層１８１に開口部１８１Ｈを形成することができる。但し、この場合、芯材を含む補強層１８１の材料的な特性のため、樹脂層１８２がある場合に比べて開口部１８１Ｈの形成が困難であり得る。また、補強層１８１の芯材が開口部１８１Ｈの壁面に露出し得るため、これを除去するための追加工程が必要である。補強層１８１は硬化状態（ｃ−ｓｔａｇｅ）で付着されることができ、この場合、封止材１３０と補強層１８１との間の境界面が略線形であることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成しないことを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図１９はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｄは、補強層１８３が、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグなどであることができ、封止材１３０が、無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない、例えば、ＡＢＦなどであることができる。この際、封止材１３０に含まれた無機フィラーの重量パーセントをａ１、補強層１８３に含まれた無機フィラーの重量パーセントをａ２としたときに、ａ１＜ａ２を満たすことができる。例えば、１．１０＜ａ２／ａ１＜１．９５程度であることができる。すなわち、無機フィラーの濃度が相対的に高い補強層１８３は、熱膨張係数が相対的に低く、無機フィラーの濃度が相対的に低い封止材１３０は、熱膨張係数が相対的に高いことができる。したがって、封止材１３０は優れた樹脂の流動性を有し、補強層１８３は反りの制御において有利である。また、補強層１８１の厚さをｔ１、封止材１３０の第１連結部材１１０を覆う厚さをｔ２、封止材１３０の半導体チップ１２０の非活性面を覆う厚さをｔ３としたときに、ｔ２＜ｔ１及びｔ３＜ｔ１を満たすことができる。例えば、０．２＜ｔ２／ｔ１＜０．６及び０．２＜ｔ３／ｔ１＜０．６程度であることができる。すなわち、補強層１８３の厚さが、封止材１３０の第１連結部材１１０及び半導体チップ１２０の非活性面を覆う厚さより厚く、この場合、反りを制御する上で有利である。
一方、補強層１８３は、未硬化状態で封止材１３０に付着されてから硬化されることができる。したがって、互いに接する異種材料間の混合または境界面の移動により、熱膨張係数が相対的に小さい補強層１８３の材料が貫通孔１１０Ｈ内に浸透することができる。例えば、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグなどが未硬化状態（ｂ−ｓｔａｇｅ）で半硬化状態の封止材１３０に付着された後、後続工程によりプリプレグなどが硬化（ｃ−ｓｔａｇｅ）されることで補強層１８３を形成することができ、この際、補強層１８３と封止材１３０との無機フィラーの濃度差により、材料間の混合または境界面の移動を行わうことができる。その結果、封止材１３０と補強層１８３との間の境界面が非線形となるようにすることができる。例えば、封止材１３０と補強層１８３との間の境界面は曲部１８３Ｐを有することができ、曲部１８３Ｐは、第１連結部材１１０の貫通孔１１０Ｈの壁面と半導体チップ１２０との間の空間に向かって曲がった形態となるように形成することができる。この場合、補強層１８３と封止材１３０との間の接触面積が広くなるため、密着力をさらに向上させることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成せず、材料及び硬化状態が異なる補強層１８３を用いることを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図２０はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｅは、補強層１８４が、芯材、無機フィラー、及び絶縁樹脂を含み、この際、芯材１８４ｃを基準として、補強層１８４の封止材１３０と接する側１８４ａに含まれた無機フィラーの重量パーセントと、反対側１８４ｂに含まれた無機フィラーの重量パーセントとが異なる、例えば、非対称プリプレグなどであることができる。封止材１３０は、無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない、例えば、ＡＢＦなどであることができる。この際、封止材１３０に含まれた無機フィラーの重量パーセントをａ１、補強層１８４の封止材１３０と接する側１８４ａに含まれた無機フィラーの重量パーセントをａ２、補強層１８４の反対側１８４ｂに含まれた無機フィラーの重量パーセントをａ３としたときに、ａ１＜ａ２＜ａ３を満たすことができる。例えば、１．１０＜ａ３／ａ１＜１．９５程度であることができる。すなわち、補強層１８４の他側１８４ｂが相対的に最も低い熱膨張係数を有し、補強層１８４の一側１８４ａが中間程度の熱膨張係数を有し、封止材１３０が相対的に最も高い熱膨張係数を有することができる。したがって、封止材１３０は優れた樹脂の流動性を有し、補強層１８４の一側１８４ａは、封止材１３０との優れた密着力を確保することができ、補強層１８４の他側１８４ｂは、反りを効果的に制御することができる。また、補強層１８４の厚さをｔ１、封止材１３０の第１連結部材１１０を覆う厚さをｔ２、封止材１３０の半導体チップ１２０の非活性面を覆う厚さをｔ３としたときに、ｔ２＜ｔ１及びｔ３＜ｔ１を満たすことができる。例えば、０．２＜ｔ２／ｔ１＜０．６及び０．２＜ｔ３／ｔ１＜０．６程度であることができる。この場合、反りを制御する上で有利である。
一方、補強層１８４は、未硬化状態で半分硬化状態の封止材１３０に付着されてから硬化されることができる。したがって、互いに接する異種材料間の混合または境界面の移動により、熱膨張係数が相対的に小さい補強層１８４の材料が貫通孔１１０Ｈ内に浸透することができる。すなわち、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、非対称プリプレグなどが未硬化状態（ｂ−ｓｔａｇｅ）で封止材１３０に付着された後、後続工程により非対称プリプレグなどが硬化（ｃ−ｓｔａｇｅ）されることで補強層１８４を形成することができ、この際、補強層１８４の一側１８４ａと封止材１３０との無機フィラーの重量パーセントの差により、材料間の混合または境界面の移動が行われることができる。その結果、封止材１３０と補強層１８４との間の境界面が非線形となるようにすることができる。例えば、補強層１８４の一方の側１８４ａの一部が曲部１８４Ｐを有するように形成することができ、曲部１８４Ｐは、第１連結部材１１０の貫通孔１１０Ｈ内で第１連結部材１１０と半導体チップ１２０との間の空間を満たす封止材１３０に向かって曲がった形態となるように形成することができる。この場合、補強層１８４と封止材１３０との間の接触面積が広くなるため、密着力をさらに向上させることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成せず、材料及び硬化状態が異なる補強層１８４を用いることを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図２１はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｆは、封止材１３０上に補強層１８５のみが付着されている。この際、補強層１８５は、無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない、例えば、ＡＢＦなどであることができる。また、封止材１３０も、無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない、例えば、ＡＢＦなどであることができる。しかし、補強層１８５の弾性係数が封止材１３０より大きいか、または熱膨張係数が封止材１３０より小さいため、反りが改善可能である。補強層１８５は硬化状態（ｃ−ｓｔａｇｅ）で付着されることができ、この場合、封止材１３０と補強層１８１との間の境界面が略線形であることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成せず、材料及び硬化状態が異なる補強層１８５を用いることを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図２２はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｇは、封止材１３０上に補強層１８５のみが付着されており、この際、補強層１８５には、補強層１８５を貫通し、第１連結部材１１０の第３再配線層１１２ｃの少なくとも一部を露出させる開口部１８５Ｈが形成されている。補強層１８５が芯材を含まない場合には、開口部１８５Ｈを容易に形成することができる。補強層１８５は硬化状態（ｃ−ｓｔａｇｅ）で付着されるため、封止材１３０と補強層１８５との間の境界面が略線形であることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成せず、材料及び硬化状態が異なる補強層１８５を用いることを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図２３はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｈは、補強層１８６が、無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない、例えば、ＡＢＦなどであることができる。また、封止材１３０も、無機フィラー及び絶縁樹脂を含み、且つ芯材を含まない、例えば、ＡＢＦなどであることができる。この際、封止材１３０に含まれた無機フィラーの重量パーセントをａ１、補強層１８６に含まれた無機フィラーの重量パーセントをａ２としたときに、ａ１＜ａ２を満たすことができる。例えば、１．１０＜ａ２／ａ１＜１．９５程度であることができる。すなわち、無機フィラーの濃度が相対的に高い補強層１８６は、相対的に低い熱膨張係数を有し、無機フィラーの濃度が相対的に低い封止材１３０は、相対的に高い熱膨張係数を有することができる。したがって、封止材１３０は優れた樹脂の流動性を有し、補強層１８６は反りの制御において有利である。また、補強層１８６の厚さをｔ１、封止材１３０の第１連結部材１１０を覆う厚さをｔ２、封止材１３０の半導体チップ１２０の非活性面を覆う厚さをｔ３としたときに、ｔ２＜ｔ１及びｔ３＜ｔ１を満たすことができる。例えば、０．２＜ｔ２／ｔ１＜０．６及び０．２＜ｔ３／ｔ１＜０．６程度であることができる。すなわち、補強層１８６の厚さが、封止材１３０の第１連結部材１１０及び半導体チップ１２０の非活性面を覆う厚さより厚く、この場合、反りを制御する上で有利である。
一方、補強層１８６は、未硬化状態で半硬化状態の封止材１３０に付着されてから硬化されることができる。したがって、互いに接する異種材料間の混合または境界面の移動により、熱膨張係数が相対的に小さい補強層１８６の材料が貫通孔１１０Ｈ内に浸透することができる。すなわち、無機フィラー及び絶縁樹脂を含み、且つガラス繊維を含まない、例えば、ＡＢＦなどが未硬化状態（ｂ−ｓｔａｇｅ）で封止材１３０に付着された後、後続工程によりＡＢＦなどが硬化（ｃ−ｓｔａｇｅ）されることで補強層１８６を形成することができ、この際、補強層１８６と封止材１３０との無機フィラーの重量パーセントの差により、材料間の混合または境界面の移動が行われることができる。その結果、封止材１３０と補強層１８６との間の境界面が非線形となるようにすることができる。例えば、補強層１８６の一部が曲部１８６Ｐを有するように形成することができ、曲部１８６Ｐは、第１連結部材１１０の貫通孔１１０Ｈ内で第１連結部材１１０と半導体チップ１２０との間の空間を満たす封止材１３０に向かって曲がった形態となるように形成することができる。この場合、補強層１８６と封止材１３０との間の接触面積が広くなるため、密着力をさらに向上させることができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、樹脂層１８２をさらに形成せず、材料及び硬化状態が異なる補強層１８６を用いることを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。
図２４はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｉは、第１再配線層１１２ａが第１絶縁層の内部に入り込むことで、第１絶縁層１１１ａの下面と第１再配線層１１２ａの下面とが段差を有する。その結果、封止材１３０を形成する時に、封止材１３０の形成物質がブリードして第１再配線層１１２ａを汚染させることを防止することができる。一方、このように第１再配線層１１２ａが第１絶縁層１１１ａの内部に入り込むことで、第１連結部材１１０の第１再配線層１１２ａの下面が、半導体チップ１２０の接続パッド１２２の下面より上側に位置することができる。また、第２連結部材１４０の再配線層１４２と第１連結部材１１０の第１再配線層１１２ａとの間の距離は、第２連結部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離より大きいことができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、金属膜３０３を除去する時に、第１再配線層１１２ａの一部も除去して段差を有するようにすることを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。一方、他の一例によるファン−アウト半導体パッケージ１００Ｂ〜１００Ｈの特徴が、他の一例によるファン−アウト半導体パッケージ１００Ｉにも適用され得ることはいうまでもない。
図２５はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｊは、第１連結部材１１０が、第１絶縁層１１１ａと、第１絶縁層１１１ａの両面に配置された第１再配線層１１２ａ及び第２再配線層１１２ｂと、第１絶縁層１１１ａ上に配置され、第１再配線層１１２ａを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３再配線層１１２ｃと、第１絶縁層１１１ａ上に配置され、第２再配線層１１２ｂを覆う第３絶縁層１１１ｃと、第３絶縁層１１１ｃ上に配置された第４再配線層１１２ｄと、を含む。第１〜第４再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは接続パッド１２２と電気的に連結される。第１連結部材１１０がさらに多数の再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄを含むことで、第２連結部材１４０をさらに簡素化することができる。したがって、第２連結部材１４０の形成過程で発生する不良による収率低下を改善することができる。一方、図面には示していないが、第１〜第４再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、第１〜第３絶縁層１１１ａ、１１１ｂ、１１１ｃを貫通する第１〜第３ビアを介して電気的に連結されることができる。
第１絶縁層１１１ａは第２絶縁層１１１ｂ及び第３絶縁層１１１ｃより厚さが厚いことができる。第１絶縁層１１１ａは、基本的に剛性を維持するために相対的に厚いことができ、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、より多数の再配線層１１２ｃ、１１２ｄを形成するために導入したものであることができる。第１絶縁層１１１ａは、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃと異なる絶縁物質を含むことができる。例えば、第１絶縁層１１１ａは、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグであり、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、無機フィラー及び絶縁樹脂を含むＡＢＦまたは感光性絶縁フィルムであることができるが、これに限定されるものではない。
第１連結部材１１０の第３再配線層１１２ｃの下面は、半導体チップ１２０の接続パッド１２２の下面より下側に位置することができる。また、第２連結部材１４０の再配線層１４２と第１連結部材１１０の第３再配線層１１２ｃとの間の距離は、第２連結部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離より小さいことができる。これは、第３再配線層１１２ｃが第２絶縁層１１１ｂ上に突出した形態で配置されることができ、その結果、第２連結部材１４０と接することができるためである。第１連結部材１１０の第１再配線層１１２ａ及び第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間に位置することができる。第１連結部材１１０は半導体チップ１２０の厚さに対応する厚さに形成することができ、これにより、第１連結部材１１０の内部に形成された第１再配線層１１２ａ及び第２再配線層１１２ｂが、半導体チップ１２０の活性面と非活性面との間のレベルに配置されることができる。
第１連結部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄの厚さは、第２連結部材１４０の再配線層１４２の厚さより厚いことができる。第１連結部材１１０は半導体チップ１２０以上の厚さを有することができるため、再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄもより大きいサイズに形成することができる。これに対し、第２連結部材１４０の再配線層１４２は、薄型化のために相対的に小さいサイズに形成することができる。
説明していないその他の構成については、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。また、第１連結部材１１０を変形して形成することを除き、その製造工程が一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため、詳細な説明は省略する。一方、他の一例によるファン−アウト半導体パッケージ１００Ｂ〜１００Ｉの特徴が、他の一例によるファン−アウト半導体パッケージ１００Ｊにも適用され得ることはいうまでもない。
図２６はファン−アウト半導体パッケージに反りが発生した場合を概略的に示した図である。
図面を参照すると、絶縁層５１１、再配線層５１２ａ、５１２ｂ、ビア５１３などで構成される第１連結部材５１０と、本体５２１、電極パッド５２２などで構成される半導体チップ５２０と、を封止する封止材５３０として、これらを強固に固定することができる熱硬化性樹脂フィルムを用いることができる。具体的に、第１連結部材５１０と半導体チップ５２０との間の貫通孔５１０Ｈの空間に樹脂を完全に充填し、且つ密着力を高めるために、通常、樹脂の流動性に優れた、高い熱膨張係数を有する熱硬化性樹脂フィルムを封止材５３０の形成のために用いることができる。しかし、このような熱硬化性樹脂フィルムは、樹脂の熱硬化収縮が大きいため、硬化後にパッケージに反り（Ｗ１）が激しく発生することが分かる。したがって、後に微細回路パターンを形成することが困難であり得る。
図２７はファン−アウト半導体パッケージの反りを改善した場合を概略的に示した図である。
図２８は図２７で発生する付加的な問題を概略的に示した図である。
図面を参照すると、絶縁層５１１、再配線層５１２ａ、５１２ｂ、ビア５１３などで構成される第１連結部材５１０と、本体５２１、電極パッド５２２などで構成される半導体チップ５２０と、を封止する封止材５４０として、熱膨張係数の低い熱硬化性樹脂フィルムを用いることが考えられる。この場合、熱膨張係数の高い熱硬化性樹脂フィルムを用いる場合に比べて、反り（Ｗ２）が改善されることが分かる。しかし、通常、熱膨張係数を下げるために無機フィラーの含量を増加させるようになり、この場合、樹脂の流動性が低下して貫通孔５１０Ｈ内の微細な空間が十分に充填されず、封止材５４０を形成すべき貫通孔５１０Ｈの空間内にボイドが発生し得ることが分かる。また、半導体チップ５２０の密着力の低下により、半導体チップ５２０が剥離するデラミネーションが発生し得ることが分かる。
図２９はファン−アウト半導体パッケージの反り改善効果を比較して示した図である。
図面を参照すると、実施例１は、図２６に示すような、樹脂の流動性に優れて高い熱膨張係数を有する熱硬化性樹脂フィルムを封止材として用いた場合である。実施例１の場合、封止材の高い熱硬化収縮により、反りが激しく発生することが分かる。実施例２は、図２７に示すような、反りを改善するために低い熱膨張係数を有する熱硬化性樹脂フィルムを封止材として用いた場合である。実施例２の場合、封止材の低い熱硬化収縮により、反りは改善できたものの、付加的に上述のようなボイドやデラミネーションの問題などが発生した。実施例３は、本発明のように、樹脂の流動性に優れて高い熱膨張係数を有する熱硬化性樹脂フィルムを封止材として用い、封止材上にこれより弾性係数が高いか、熱膨張係数が小さい補強層を導入した場合である。実施例３の場合、貫通孔５１０Ｈの空間内にボイドが生じる問題や半導体チップ５２０の密着力の低下により半導体チップ５２０が剥離するデラミネーションの問題が発生することなく、実施例２と同等の水準で反りを改善することができた。
本発明で用いられた「一例」または「変更例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかし、上記提示された一例または変更例は、他の一例または変更例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。
本発明において「連結される」というのは、直接的に連結された場合だけでなく、間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。なお、第１、第２等の表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／または重要度等を限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
本発明において、「上部、下部、上側、下側、上面、下面」等は、添付の図面に基づいて判断する。例えば、第１接続部材は、再配線層よりも上部に位置する。但し、特許請求の範囲がこれに限定されるものではない。また、垂直方向とは上述した上部及び下部の方向を意味し、水平方向とはこれと垂直な方向を意味する。このとき、垂直断面とは垂直方向の平面で切断した場合を意味するもので、図面に示した断面図をその例として挙げることができる。また、水平断面とは水平方向の平面で切断した場合を意味するもので、図面で示す平面図をその例として挙げることができる。
なお、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。
１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ 電池
１０９０ 信号ライン
１１００ スマートフォン
１１０１ 本体
１１１０ メインボード
１１２０ 部品
１１３０ カメラ
２２００ ファン−イン半導体パッケージ
２２２０ 半導体チップ
２２２１ 本体
２２２２ 接続パッド
２２２３ パッシベーション膜
２２４０ 連結部材
２２４１ 絶縁層
２２４２ 再配線層
２２４３ ビア
２２５０ パッシベーション層
２２６０ アンダーバンプ金属層
２２７０ 半田ボール
２２８０ アンダーフィル樹脂
２２９０ モールディング材
２５００ メインボード
２３０１ インターポーザ基板
２３０２ インターポーザ基板
２１００ ファン−アウト半導体パッケージ
２１２０ 半導体チップ
２１２１ 本体
２１２２ 接続パッド
２１４０ 連結部材
２１４１ 絶縁層
２１４２ 再配線層
２１４３ ビア
２１５０ パッシベーション層
２１６０ アンダーバンプ金属層
２１７０ 半田ボール
１００ 半導体パッケージ
１００Ａ〜１００Ｊ ファン−アウト半導体パッケージ
１１０ 第１連結部材
１１１、１１１ａ、１１１ｂ、１１１ｃ 絶縁層
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ 再配線層
１１３ ビア
１２０ 半導体チップ
１２１ 本体
１２２ 接続パッド
１２３ パッシベーション膜
１３０ 封止材
１４０ 第２連結部材
１４１ａ、１４１ｂ絶縁層
１４２ａ、１４２ｂ 再配線層
１４３ａ、１４３ｂ ビア
１５０ パッシベーション層
１５０Ｈ 開口部
１６０ アンダーバンプ金属層
１７０ 接続端子
１８１、１８３、１８４、１８５、１８６ 補強層
１８２ 樹脂層
１８１Ｈ、１８２Ｈ、１８５Ｈ 開口部

Claims (20)

  1. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、を含み、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記補強層上に配置された樹脂層をさらに含み、
    前記樹脂層、前記補強層、及び前記封止材を貫通する開口部をさらに含み、
    前記封止材は、無機フィラー及び絶縁樹脂を含み、前記補強層に含まれた無機フィラーの重量パーセントが、前記封止材に含まれた無機フィラーの重量パーセントより大きい、
    ファン−アウト半導体パッケージ。
  2. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、
    貫通孔を有する絶縁部材を含み、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記半導体チップは前記貫通孔に配置され、
    前記補強層と前記封止材との間の境界面は、前記貫通孔の内壁と前記半導体チップとの間の空間に向かって曲がった曲部を有する、
    ファン−アウト半導体パッケージ。
  3. 貫通孔を有する絶縁部材をさらに含み、
    前記半導体チップは前記貫通孔に配置され、
    前記補強層と前記封止材との間の境界面は、前記貫通孔の内壁と前記半導体チップとの間の空間に向かって曲がった曲部を有する、請求項１に記載のファン−アウト半導体パッケージ。
  4. 前記補強層は前記封止材より弾性係数が大きい、請求項１から請求項３の何れか一項に記載のファン−アウト半導体パッケージ。
  5. 前記補強層は前記封止材より熱膨張係数が小さい、請求項１から請求項４の何れか一項に記載のファン−アウト半導体パッケージ。
  6. 前記補強層は、芯材、無機フィラー、及び絶縁樹脂を含む、請求項１から請求項５の何れか一項に記載のファン−アウト半導体パッケージ。
  7. 前記補強層上に配置された樹脂層をさらに含み、
    前記樹脂層は無機フィラー及び絶縁樹脂を含む、請求項１から請求項６の何れか一項に記載のファン−アウト半導体パッケージ。
  8. 前記第１連結部材上に配置されたパッシベーション層をさらに含み、
    前記パッシベーション層は無機フィラー及び絶縁樹脂を含む、請求項１から請求項７の何れか一項に記載のファン−アウト半導体パッケージ。
  9. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、を含み、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記封止材は、無機フィラー及び絶縁樹脂を含み、前記補強層に含まれた無機フィラーの重量パーセントが、前記封止材に含まれた無機フィラーの重量パーセントより大きく、
    前記補強層は、芯材を基準として、前記封止材と接する側に含まれた無機フィラーの重量パーセントと、反対側に含まれた無機フィラーの重量パーセントとが異なる、
    ファン−アウト半導体パッケージ。
  10. 前記封止材に含まれた無機フィラーの重量パーセントをａ１、前記補強層の前記封止材と接する側に含まれた無機フィラーの重量パーセントをａ２、前記補強層の反対側に含まれた無機フィラーの重量パーセントをａ３としたときに、ａ１＜ａ２＜ａ３を満たす、請求項１から請求項９の何れか一項に記載のファン−アウト半導体パッケージ。
  11. 前記補強層は無機フィラー及び絶縁樹脂を含み、芯材は含まない、請求項１から請求項１０の何れか一項に記載のファン−アウト半導体パッケージ。
  12. 前記封止材は無機フィラー及び絶縁樹脂を含み、前記補強層に含まれた無機フィラーの重量パーセントが、前記封止材に含まれた無機フィラーの重量パーセントより大きい、請求項１から請求項１１の何れか一項に記載のファン−アウト半導体パッケージ。
  13. 前記第１連結部材上に配置されたパッシベーション層をさらに含み、
    前記パッシベーション層は無機フィラー及び絶縁樹脂を含む、請求項１から請求項１２の何れか一項に記載のファン−アウト半導体パッケージ。
  14. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、を含み、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記封止材は、無機フィラー及び絶縁樹脂を含み、前記補強層に含まれた無機フィラーの重量パーセントが、前記封止材に含まれた無機フィラーの重量パーセントより大きく、
    前記第１連結部材上に配置されたパッシベーション層をさらに含み、
    前記パッシベーション層は無機フィラー及び絶縁樹脂を含み、
    前記第１連結部材は、無機フィラー及び絶縁樹脂を含む絶縁層を含み、前記パッシベーション層に含まれた無機フィラーの重量パーセントが、前記第１連結部材の絶縁層に含まれた無機フィラーの重量パーセントより大きい、
    ファン−アウト半導体パッケージ。
  15. 前記補強層の厚さが、前記封止材の前記絶縁部材を覆う厚さ及び前記半導体チップの非活性面を覆う厚さより厚い、請求項２又は請求項３、及び請求項２に直接又は間接に従属する場合の請求項４から請求項１４の何れか一項に記載のファン−アウト半導体パッケージ。
  16. 前記封止材と前記補強層との間の境界面は略線形である、請求項１から請求項１５の何れか一項に記載のファン−アウト半導体パッケージ。
  17. 貫通孔を有する絶縁部材をさらに含み、
    前記半導体チップは前記貫通孔に配置される、請求項１から請求項１６の何れか一項に記載のファン−アウト半導体パッケージ。
  18. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、
    貫通孔を有する第２連結部材を含み、
    前記半導体チップは前記貫通孔に配置され、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記第２連結部材は、絶縁層と、前記絶縁層の第１面上に配置された第１再配線層と、前記絶縁層の第１面と向かい合う第２面上に配置された第２再配線層と、を含み、
    前記第１及び第２再配線層は前記接続パッドと電気的に連結されていて、
    前記補強層の厚さが、前記封止材の前記絶縁層を覆う厚さ及び前記半導体チップの非活性面を覆う厚さより厚い、
    ファン−アウト半導体パッケージ。
  19. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、を含み、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記封止材は、無機フィラー及び絶縁樹脂を含み、前記補強層に含まれた無機フィラーの重量パーセントが、前記封止材に含まれた無機フィラーの重量パーセントより大きく、
    貫通孔を有する絶縁部材をさらに含み、
    前記半導体チップは前記貫通孔に配置され、
    前記補強層と前記封止材との間の境界面は、前記貫通孔の内壁と前記半導体チップとの間の空間に向かって曲がった曲部を有する、
    ファン−アウト半導体パッケージ。
  20. 接続パッドが配置された活性面及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
    前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
    前記半導体チップの活性面上に配置された第１連結部材と、
    前記封止材上に配置された補強層と、を含み、
    前記第１連結部材は、前記半導体チップの接続パッドと電気的に連結された再配線層を含み、
    前記封止材は、無機フィラー及び絶縁樹脂を含み、前記補強層に含まれた無機フィラーの重量パーセントが、前記封止材に含まれた無機フィラーの重量パーセントより大きく、
    前記封止材に含まれた無機フィラーの重量パーセントをａ１、前記補強層の前記封止材と接する側に含まれた無機フィラーの重量パーセントをａ２、前記補強層の反対側に含まれた無機フィラーの重量パーセントをａ３としたときに、ａ１＜ａ２＜ａ３を満たす、
    ファン−アウト半導体パッケージ。
JP2017039309A 2016-03-25 2017-03-02 ファン−アウト半導体パッケージ Active JP6494122B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20160036258 2016-03-25
KR10-2016-0036258 2016-03-25
KR10-2016-0083565 2016-07-01
KR20160083565 2016-07-01
KR10-2016-0107713 2016-08-24
KR1020160107713A KR101999625B1 (ko) 2016-03-25 2016-08-24 팬-아웃 반도체 패키지

Publications (2)

Publication Number Publication Date
JP2017175123A JP2017175123A (ja) 2017-09-28
JP6494122B2 true JP6494122B2 (ja) 2019-04-03

Family

ID=59898203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017039309A Active JP6494122B2 (ja) 2016-03-25 2017-03-02 ファン−アウト半導体パッケージ

Country Status (3)

Country Link
US (1) US10276467B2 (ja)
JP (1) JP6494122B2 (ja)
CN (1) CN107230666B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
KR101933421B1 (ko) * 2017-10-27 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지 모듈
KR101963293B1 (ko) 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102019355B1 (ko) 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10741404B2 (en) * 2017-11-08 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
KR101933423B1 (ko) * 2017-11-28 2018-12-28 삼성전기 주식회사 팬-아웃 센서 패키지
JP6826088B2 (ja) * 2017-11-28 2021-02-03 旭化成エレクトロニクス株式会社 半導体パッケージ及びカメラモジュール
US10790328B2 (en) * 2017-11-28 2020-09-29 Asahi Kasei Microdevices Corporation Semiconductor package and camera module
KR101982061B1 (ko) * 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지
KR102029101B1 (ko) 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
KR20190082604A (ko) 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
KR102061850B1 (ko) * 2018-02-26 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10727212B2 (en) * 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
US11296038B2 (en) 2018-04-03 2022-04-05 Corning Incorporated Precision structured glass article having EMI shielding and methods for making the same
KR20190121560A (ko) * 2018-04-18 2019-10-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102086363B1 (ko) * 2018-07-03 2020-03-09 삼성전자주식회사 반도체 패키지
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
KR102138012B1 (ko) * 2018-08-28 2020-07-27 삼성전자주식회사 팬-아웃 반도체 패키지
KR102164795B1 (ko) * 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
KR102427643B1 (ko) * 2018-09-27 2022-08-01 삼성전자주식회사 팬-아웃 반도체 패키지
KR102554016B1 (ko) * 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
JP7211757B2 (ja) * 2018-10-22 2023-01-24 新光電気工業株式会社 配線基板
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
KR102499040B1 (ko) * 2018-11-23 2023-02-13 삼성전자주식회사 반도체 패키지
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN112574668A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 用于牺牲膜的组合物
US11798857B2 (en) * 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package
CN112582283B (zh) * 2019-09-29 2023-11-21 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
US11688668B2 (en) 2019-12-31 2023-06-27 At&S (China) Co. Ltd. Component carrier with low shrinkage dielectric material
KR20210087751A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 반도체 패키지
KR20210137275A (ko) 2020-05-07 2021-11-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11183446B1 (en) 2020-08-17 2021-11-23 Qualcomm Incorporated X.5 layer substrate
US11830821B2 (en) * 2020-10-19 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
KR20230007769A (ko) * 2021-07-06 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4752825B2 (ja) 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
JPWO2009118950A1 (ja) 2008-03-27 2011-07-21 イビデン株式会社 多層プリント配線板の製造方法
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
WO2011016555A1 (ja) 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
JP5844252B2 (ja) 2010-04-02 2016-01-13 株式会社カネカ 硬化性樹脂組成物、硬化性樹脂組成物タブレット、成形体、半導体のパッケージ、半導体部品及び発光ダイオード
JP5749543B2 (ja) 2010-06-18 2015-07-15 株式会社カネカ 熱硬化性樹脂組成物タブレットおよびそれを用いた半導体のパッケージ
JP5826532B2 (ja) 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
US10204879B2 (en) * 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
WO2012133839A1 (ja) 2011-03-30 2012-10-04 日本電気株式会社 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法
JP2013089745A (ja) 2011-10-18 2013-05-13 Panasonic Corp 多層プリント配線基板とその製造方法
JP5851211B2 (ja) 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR20130115410A (ko) 2012-04-12 2013-10-22 삼성전기주식회사 프리프레그 및 이를 포함하는 인쇄회로기판 및 인쇄회로기판의 제조방법
JP5935186B2 (ja) 2012-07-27 2016-06-15 京セラ株式会社 配線基板
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP6478309B2 (ja) 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
KR20150047879A (ko) 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9184128B2 (en) * 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
JP2015135869A (ja) * 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
KR20150099995A (ko) 2014-02-24 2015-09-02 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20150104467A (ko) * 2014-03-05 2015-09-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6139457B2 (ja) 2014-04-22 2017-05-31 京セラ株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
US20170278766A1 (en) 2017-09-28
CN107230666A (zh) 2017-10-03
US10276467B2 (en) 2019-04-30
JP2017175123A (ja) 2017-09-28
CN107230666B (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
JP6494122B2 (ja) ファン−アウト半導体パッケージ
JP6576383B2 (ja) ファン−アウト半導体パッケージ
JP6497684B2 (ja) ファン−アウト半導体パッケージ
JP6443893B2 (ja) ファン−アウト半導体パッケージ
KR102012443B1 (ko) 팬-아웃 반도체 패키지
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
KR102052900B1 (ko) 팬-아웃 반도체 패키지
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
US10818621B2 (en) Fan-out semiconductor package
KR102065943B1 (ko) 팬-아웃 반도체 패키지 및 그 제조 방법
JP2018198333A (ja) ファンアウト半導体パッケージ及びその製造方法
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR101999625B1 (ko) 팬-아웃 반도체 패키지
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR102045236B1 (ko) 팬-아웃 반도체 패키지
KR20200130925A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6494122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190705

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250