JP5935186B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5935186B2
JP5935186B2 JP2012167570A JP2012167570A JP5935186B2 JP 5935186 B2 JP5935186 B2 JP 5935186B2 JP 2012167570 A JP2012167570 A JP 2012167570A JP 2012167570 A JP2012167570 A JP 2012167570A JP 5935186 B2 JP5935186 B2 JP 5935186B2
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor element
insulating layer
element connection
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012167570A
Other languages
English (en)
Other versions
JP2014027172A (ja
Inventor
細井 義博
義博 細井
貴之 田口
貴之 田口
湯川 英敏
英敏 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012167570A priority Critical patent/JP5935186B2/ja
Publication of JP2014027172A publication Critical patent/JP2014027172A/ja
Application granted granted Critical
Publication of JP5935186B2 publication Critical patent/JP5935186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子を搭載するための配線基板に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、複数の絶縁層を積層して成る絶縁基板の上面に、半導体素子の電極がフリップチップ接続される半導体素子接続パッドと、外部の電気回路に接続するためのリード端子が接続されるリード接続パッドとを備えた配線基板がある。
このような配線基板の従来例を図3に示す。図3に示すように、従来の配線基板20は、絶縁層11と12とが積層されて成る絶縁基板の上面側に半導体素子Eの電極Tがフリップチップ接続される半導体素子接続パッド13と、外部の電気回路に接続するためのリード端子Lが接続されるリード接続パッド14とを備えている。
絶縁層11、12は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させたガラス強化樹脂材料や、エポキシ樹脂等の熱硬化性樹脂に酸化ケイ素粉末等の無機絶縁フィラーを分散させたフィラー強化樹脂材料から成る。
半導体素子接続パッド13は、絶縁層11の上面に形成されており、絶縁層12に設けた開口部15から露出している。また、リード接続パッド14は、絶縁層12の上面に形成されており、絶縁層12に設けたビアホール16を介して絶縁層11上の導体パターンに接続されている。これらの半導体素子接続パッド13およびリード接続パッド14は、例えば銅めっき層から成り、その表面にニッケルめっき層17が被着されている。
そして、半導体素子接続パッド13には、半導体素子Eの電極Tが半田S1を介して接続され、リード接続パッド14には、外部の電気回路と接続するためのリード端子Lが半田S2を介して接続される。
ところで、このような従来の配線基板20は、以下のようにして製造されている。まず、絶縁層11の上面に半導体素子接続パッド13を含む銅めっき層から成る導体パターンを周知のセミアディティブ法を採用して形成する。次に、半導体素子接続パッド13を含む導体パターンの表面を化学的に粗化して粗化面を形成する。次に、その上に絶縁層12を積層するとともに開口部15およびビアホール16をレーザ加工により形成する。次に、絶縁層12の表面およびビアホール16に、リード接続用パッド14を含む銅めっきから成る導体パターンをセミアディティブ法で形成する。そして最後に、開口部15から露出する半導体素子接続パッド13の表面および絶縁層12上のリード接続パッド14の表面に無電解めっき法によりニッケルめっき層17を被着させる。なお、絶縁層11上の半導体素子接続パッド13を含む導体パターンの表面に粗化面を形成するのは、その上に積層される絶縁層12との密着力を強めるためである。
しかしながら、この従来の配線基板20によると、開口部15から露出する半導体素子接続パッド13の表面に無電解めっき法によりニッケルめっき層17を被着させる際に、半導体素子接続パッド13とニッケルめっき層17との界面に微小なボイドが発生しやすい。ボイドが発生しやすいのは、開口部15内では供給されるニッケルめっき液の流れが遅くなり、めっき時に発生するガスが半導体素子接続パッド13表面の微小な凹凸の間から外部に抜けにくいためである。そのようなボイドが発生すると、半導体素子接続パッド15と半導体素子Eの電極Tとを半田S1を介した接続信頼性が低下してしまう。
特許第2574510号公報
本発明は、半導体素子接続パッドとニッケルめっき層との間にボイドが発生することを抑制し、半導体素子接続パッドと半導体素子の電極との接続信頼性に優れるとともに、リード接続パッドとリード端子とを強固に接続することが可能な配線基板を提供することを課題とする。
本発明の配線基板は、第1の絶縁層と、該第1の絶縁層上に形成された銅から成る半導体素子接続パッドと、前記第1の絶縁層上に積層されており、前記半導体素子接続パッドを露出させる直径が15〜40μmの円形の開口部を有する第2の絶縁層と、前記第2の絶縁層上に形成された銅めっき層から成るリード接続パッドとを具備して成る配線基板であって、前記半導体素子接続パッドの表面および前記リード接続パッドの表面にニッケルめっき層が被着されているとともに、前記半導体素子接続パッドの前記ニッケルめっき層との界面の算術平均粗さRaが20〜80nmであり、前記リード接続パッドの前記ニッケルめっき層との界面の算術平均粗さRaが100〜200nmであることを特徴とするものである。
本発明の配線基板によれば、半導体素子接続パッドのニッケルめっき層との界面の算術平均粗さRaが20〜80nmと小さいことから、半導体素子接続パッドにニッケルめっき層を被着させる際に、半導体素子接続パッドを露出させる開口部内のめっき液の流れが遅かったとしても、めっき時に発生するガスは半導体素子接続パッドの表面から外部に良好に抜けるので、半導体素子接続パッドとニッケルめっき層との界面にボイドが発生することを有効に防止することができる。また、リード接続パッドのニッケルめっき層との界面の算術平均粗さRaが100〜200nmと大きいことから、リード接続パッドとニッケルめっき層とが、アンカー効果により強固に密着し、それによりリード接続パッドとリード端子とを強固に接続することが可能となる。
図1は、本発明の配線基板の実施形態の一例を説明するための概略断面図である。 図2は、図1に示す配線基板の製造方法を説明するための工程毎の概略断面図である。 図3は、従来の配線基板を示す概略断面図である。
次に、本発明の実施形態の一例を図1、2を基に説明する。図1に示すように、本例の配線基板10は、絶縁層1と2とが積層されて成る絶縁基板の上面側に半導体素子Eの電極Tがフリップチップ接続される半導体体素子接続パッド3と、外部の電気回路に接続するためのリード端子Lが接続されるリード接続パッド4とを備えている。
絶縁層1、2は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させたガラス強化樹脂材料や、エポキシ樹脂等の熱硬化性樹脂に酸化ケイ素粉末等の無機絶縁フィラーを分散させたフィラー強化樹脂材料、ポリイミド系樹脂とエポキシ樹脂系の接着剤からなる2層構造の樹脂材料等から成る。絶縁層1、2の厚みは、それぞれ10〜30μm程度である。
絶縁層1の上面には、半導体素子接続パッド3を含む導体パターンが形成されている。これら半導体素子接続パッド3を含む導体パターンは、主として厚みが5〜15μm程度の銅めっき層から成り、周知のセミアディティブ法により形成されている。
絶縁層2には、その上面にリード接続パッド4が形成されているとともに、半導体素子接続パッド3の上に開口部5とリード接続パッド4の下にビアホール6が形成されている。リード接続パッド4は、半導体素子接続パッド3と同様に主として厚みが5〜15μm程度の銅めっき層から成り、周知のセミアディティブ法により形成されている。リード接続パッド4は、例えば短辺が50〜200μm、長辺が500〜2000μmの長方形である。また、開口部5およびビアホール6は直径が15〜40μm程度の円形であり、レーザ加工により形成されている。
開口部5から露出する半導体素子接続パッド3の表面および絶縁層2上のリード端子4の表面には、ニッケルめっき層7が被着されている。ニッケルめっき層7は、半導体素子接続パッド3およびリード接続パッド4の酸化腐食を防止するとともに、半導体素子接続パッド3と半導体素子Eの電極Tとの接続およびリード接続パッド4とリード端子Lとの接続を良好とするためのものである。ニッケルめっき層7は、厚みが3〜10μm程度であり、無電解めっき法により形成される。なお、ニッケルめっき層7の上に図示しない金めっき層を0.1〜1μm程度の厚みに被着させても良い。
そして、半導体素子接続パッド3には、半導体素子Eの電極Tが半田S1を介して接続され、リード接続パッド4には、外部の電気回路と接続するためのリード端子Lが半田S2を介して接続される。
ところで、本発明においては、半導体素子接続パッド3は、ニッケルめっき層7との界面の算術平均粗さRaが20〜80nmとなっているとともに、リード接続パッド4は、ニッケルめっき層7との界面の算術平均粗さRaが100〜200nmとなっている。このように、半導体素子接続パッド3のニッケルめっき層7との界面の算術平均粗さRaが20〜80nmと小さいことから、半導体素子接続パッド3にニッケルめっき層7を被着させる際に、半導体素子接続パッド3を露出させる開口部5内のめっき液の流れが遅かったとしても、めっき時に発生するガスは半導体素子接続パッド3の表面から外部に良好に抜けるので、半導体素子接続パッド3とニッケルめっき層7との界面にボイドが発生することを有効に防止することができる。また、リード接続パッド4のニッケルめっき層7との界面の算術平均粗さRaが100〜200nmと大きいことから、リード接続パッド4とニッケルめっき層7とが、アンカー効果により強固に密着し、それによりリード接続パッド4とリード端子Lとを強固に接続することが可能となる。
ここで、本例の配線基板10の製造方法について説明する。先ず、図2(a)に示すように、絶縁層1の上面に半導体素子接続パッド3を含む導体パターンを形成するとともにその上に絶縁層2を積層する。半導体素子接続パッド3を含む導体パターンは、セミアディティブ法により形成する。具体的には、例えばニッケル−クロム合金から成る厚みが30〜100nmの密着金属層および銅からなる厚みが0.1〜1.0μmの下地金属層を絶縁層1の上面にスパッタ法等の薄膜形成技術を採用して被着させた後、その下地金属層上に半導体素子接続パッド3を含む導体パターンに対応する開口パターンを有するめっきレジスト層を形成し、しかる後、めっきレジスト層の開口パターン内に露出する下地金属層上に電解銅めっき層を5〜15μmの厚みに析出させ、最後に下地金属層上からめっきレジスト層を除去するとともに電解銅めっき層から露出する下地金属層をエッチング除去することにより形成される。このとき、半導体素子接続パッド3を含む導体パターンの露出面における算術平均粗さRaは、電解銅めっき層の結晶の大きさの影響を受けて100〜200nm程度となる。そして、必要に応じエッチング液を用いて露出面における算術平均粗さRaが150〜1000nm程度となるように粗化する。この粗化により半導体素子接続パッド3を含む導体パターンと絶縁層2との密着が強固となる。
次に、図2(b)に示すように、絶縁層2にビアホール6を形成する。ビアホール6の形成には、例えばパルス状のレーザ光をビアホール6の形成位置に複数回照射して絶縁層2を部分的に除去するレーザ加工法を用いる。ビアホール6を形成した後は、ビアホール6内およびその周辺に付着したスミアを除去するためにプラズマ処理を行なう。
次に、図2(c)に示すように、絶縁層2の表面にリード接続パッド4を形成するとともにリード接続パッド4と一体化されたビア導体によりビアホール6内を充填する。これらのリード接続パッド4およびビア導体は、半導体素子接続パッド3と同様のセミアディティブ法により形成される。この場合も、半導体素子接続パッド3の場合と同様に、リード接続パッド4の露出面における算術平均粗さRaは、電解銅めっき層の結晶の大きさの影響を受けて100〜200nm程度となる。
次に、図2(d)に示すように、絶縁層2に開口部5を形成する。開口部5の形成にはビアホール6の形成と同様のレーザ加工法を用いる。このとき、開口部5に露出する半導体素子接続パッド3の表面を溶融させる程度の出力のレーザ光を用いる。それにより、開口部5から露出する半導体素子接続パッド3の算術平均粗さRaを20〜80nmの範囲となるように平坦化する。開口部5を形成した後は、開口部5内およびその周辺に付着したスミアを除去するためにプラズマ処理を行なう。
最後に図2(e)に示すように、開口部5内に露出する半導体素子接続パッド3の表面および絶縁層2上のリード接続パッド4の表面にニッケルめっき層7を無電解めっき法により被着させる。このとき、半導体素子接続パッド3の露出表面の算術平均粗さRaが20〜80nmと小さいことから、半導体素子接続パッド3にニッケルめっき層7を被着させる際に、半導体素子接続パッド3を露出させる開口部5内のめっき液の流れが遅かったとしても、めっき時に発生するガスは半導体素子接続パッド3の表面から外部に良好に抜けるので、半導体素子接続パッド3とニッケルめっき層7との界面にボイドが発生することを有効に防止することができる。また、リード接続パッド4においては、露出表面の算術平均粗さRaが100〜200nmであるものの、リード接続パッド4は、絶縁層2の外側に突出して形成されていることからリード接続パッド4周辺におけるめっき液の流れは十分に速いものとなり、めっき時に発生するガスはリード接続パッド4の表面から良好に抜ける。
次に、本発明の実施例1について説明する。先ず、縦横がそれぞれ150mmで厚みが15μmの第1の絶縁層の上面中央部に直径が50μmの半導体素子接続パッドを70μmのピッチで1000個含む導体パターン形成した。絶縁層としては、厚みが5μmのエポキシ系の接着剤層と厚みが5μmのポリイミド系樹脂を貼り合わせたものを用いた。導体パターンの形成には、セミアディティブ法を用いた。セミアディティブ法における下地金属としては、厚みが30〜130nmのニッケル−クロム合金から成る密着金属層に厚みが0.25〜0.75μmの銅薄膜をスパッタにより形成した。また、セミアディティブ法における電解銅めっき層としては5〜8μmの厚みを被着させた。電解銅めっき液としては、荏原ユージライト社製のVF−IVを用い、30℃の温度で1.0A/dmの電流密度で30分間めっきを行なった。形成された導体パターンの露出面の算術平均粗さRaは100〜200nmであった。
次に、導体パターンの露出表面を低粗化タイプのナノ黒化処理液でエッチング処理した。このエッチング処理により半導体素子接続パッドの露出面の算術平均粗さRaは、150〜1000nmとなった。
次に、半導体素子接続パッドが形成された第1の絶縁層の上面に第2の絶縁層を積層した。第2の絶縁層としては、第1の絶縁層と実質的に同様のものを用いた。積層には、第2の絶縁層用の接着剤層を含む樹脂シートを絶縁層1の上に真空プレスにより貼り付けた後、150〜180℃の温度で100分間加熱して熱硬化させる方法を採用した。
次に、第2の絶縁層にレーザ加工法を用いてビアホールを形成した。ビアホールは、その下に導体パターンが位置するように、リード接続パッドに対応する位置にそれぞれ1〜3個ずつ形成した。レーザとしては、355nmYAGレーザを用い、出力が0.5W、周波数40KHzのレーザパルスを120ショット照射することにより各ビアホールを穿孔した。ビアホールの直径は、底面側で23〜27μm、開口部側で30〜35μmであった。
続いて、ビアホール内および第2の絶縁層の表面にプラズマを照射し、デスミア処理を行なった後、第2の絶縁層の表面に幅が100μmで長さが1000μmのリード接続パッドを150μmのピッチで100個形成した。また、これと同時に各リード接続パッドの下のビアホール内をビア導体で充填した。リード接続パッドの形成には、上述した半導体素子接続パッドの場合と実質的に同様のセミアディティブ法を実質的に同様の条件で用いた。形成されたリード接続パッドの露出面の算術平均粗さRaは100〜200nmであった。 次に、第2の絶縁層における各半導体素子接続パッドに対応する位置にレーザ加工法を用いて開口部を形成した。レーザとしては、355nmYAGレーザを用い、出力が0.5W、周波数40KHzのレーザパルスを120ショット照射することにより各開口部を穿孔した。開口部の直径は、底面側で23〜27μm、開口部側で30〜35μmであった。また、開口部内に露出する半導体素子接続パッドの算術平均粗さRaがレーザパルスの照射により60〜80nmとなった。
続いて、開口部内および第2の絶縁層の表面にプラズマを照射し、デスミア処理を行なった後、開口部内に露出する半導体素子接続パッドの表面および第2の絶縁層上のリード接続パッドの表面に厚みが6〜8μmの無電解ニッケルめっき層を被着させた。無電解ニッケルめっき液としては、上村工業社製のNPR4を用い、85℃の温度でエア攪拌を行ないながら35分間めっきを行い、実施例1の試料を作成した。
開口部を形成する際のレーザ加工における出力を0.35W、周波数40KHzのレーザパルスを170ショットとした以外は、上述の実施例1と同様にして実施例2の試料を作成した。実施例2の試料において開口部の直径は、底面側で23〜27μm、開口部側で30〜35μmであった。また、開口部内に露出する半導体素子接続パッドの算術平均粗さRaは20〜40nmであった。
また、比較例として、上述の実施例1と同様にしてリード接続パッドを形成後、リード接続パッドの表面を硫酸−過酸化水素系エッチング液で30秒間処理することによりリード接続パッドの表面を平滑化するとともに、開口部を形成する際のレーザ加工における出力を0.75W、周波数40KHzのレーザパルスを80ショットとした以外は、上述の実施例1と同様にして比較のための試料を作成した。この比較のための試料では、開口部内に露出する半導体素子接続パッドの算術平均粗さRaは90〜110nmであった。また、リード接続パッドの算術平均粗さRaは、70〜90nmであった。
次に、実施例1の試料および実施例2の試料および比較のための試料について、リード接続パッドの各々に銅系の合金よりなる、平板型タイプの、幅50μm厚み50μmのリード端子をSn−Ag−Cu合金系の半田で接続した後、リード端子を基板の上面に対して90度の角度で引っ張り、リード端子がリード接続パッドから剥がれたときの力を測定し、それをリード端子の接続強度とした。また、クロスセクションを行い半導体素子接続パッドとニッケルめっき層との界面およびリード接続パッドとニッケルめっき層との界面におけるボイドの有無を確認した。その結果を表1に示す。
Figure 0005935186
表1から分かるように、本発明の実施例1,2の試料では半導体素子接続パッドとニッケルめっき層との界面およびリード接続パッドとニッケルめっき層との界面におけるボイドの発生はなかった。これに対し、比較のための試料では、半導体素子接続パッドとニッケルめっき層との界面に微小なボイドが観察された。また、本発明の実施例1,2の試料ではリード接続強度が0.40〜0.52kN/mであり大きな強度を有していた。これに対し、比較のための試料では、リード接続強度が0.15〜0.33kN/mと小さかった。したがって、本発明による配線基板は、半導体素子接続パッドとニッケルめっき層との間にボイドが発生することがなく、半導体素子接続パッドと半導体素子の電極との接続信頼性に優れるとともに、リード接続パッドとリード端子とを強固に接続することができる。
1 第1の絶縁層
2 第2の絶縁層
3 半導体素子接続パッド
4 リード接続パッド
5 開口部
7 ニッケルめっき層

Claims (1)

  1. 第1の絶縁層と、該第1の絶縁層上に形成された銅から成る半導体素子接続パッドと、前記第1の絶縁層上に積層されており、前記半導体素子接続パッドを露出させる直径が15〜40μmの円形の開口部を有する第2の絶縁層と、前記第2の絶縁層上に形成された銅めっき層から成るリード接続パッドとを具備して成る配線基板であって、前記半導体素子接続パッドの表面および前記リード接続パッドの表面にニッケルめっき層が被着されているとともに、前記半導体素子接続パッドの前記ニッケルめっき層との界面の算術平均粗さRa20〜80nmであり、前記リード接続パッドの前記ニッケルめっき層との界面の算術平均粗さRaが100〜200nmであることを特徴とする配線基板。
JP2012167570A 2012-07-27 2012-07-27 配線基板 Expired - Fee Related JP5935186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012167570A JP5935186B2 (ja) 2012-07-27 2012-07-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012167570A JP5935186B2 (ja) 2012-07-27 2012-07-27 配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016039307A Division JP2016105512A (ja) 2016-03-01 2016-03-01 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014027172A JP2014027172A (ja) 2014-02-06
JP5935186B2 true JP5935186B2 (ja) 2016-06-15

Family

ID=50200548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012167570A Expired - Fee Related JP5935186B2 (ja) 2012-07-27 2012-07-27 配線基板

Country Status (1)

Country Link
JP (1) JP5935186B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051665A (ja) * 2001-05-31 2003-02-21 Fujikura Ltd 電子部品の実装方法
JP2004087826A (ja) * 2002-08-27 2004-03-18 Kyocera Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2014027172A (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI482542B (zh) 多層配線基板
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
JP2016201424A (ja) プリント配線板およびその製造方法
JP2017069524A (ja) 配線基板及びその製造方法
JP2010123829A (ja) プリント配線板とその製造方法
JP5935186B2 (ja) 配線基板
JP2016105512A (ja) 配線基板の製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP2018010931A (ja) 配線基板及びその製造方法
JP2015090980A (ja) 複合金属フィルムおよびこれを用いるプリント回路基板の回路パターン形成方法
JP5797612B2 (ja) 配線基板
JP2016100352A (ja) プリント配線板およびその製造方法
JP4891578B2 (ja) 配線基板およびその製造方法
JP2015204379A (ja) プリント配線板
JP5493020B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP2012099586A (ja) 配線基板およびその製造方法
JP5409519B2 (ja) 配線基板およびその製造方法
JP2016082151A (ja) プリント配線板およびその製造方法
JP2021129048A (ja) 配線基板の製造方法及び配線基板
JP2004179526A (ja) 配線基板およびその製造方法
JP2022108637A (ja) 配線基板及び配線基板の製造方法
JP2012160558A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160421

R150 Certificate of patent or registration of utility model

Ref document number: 5935186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R150 Certificate of patent or registration of utility model

Ref document number: 5935186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees