JP2022108637A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2022108637A
JP2022108637A JP2021003743A JP2021003743A JP2022108637A JP 2022108637 A JP2022108637 A JP 2022108637A JP 2021003743 A JP2021003743 A JP 2021003743A JP 2021003743 A JP2021003743 A JP 2021003743A JP 2022108637 A JP2022108637 A JP 2022108637A
Authority
JP
Japan
Prior art keywords
layer
opening
insulating layer
wiring
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021003743A
Other languages
English (en)
Inventor
輝 田中
Teru Tanaka
崇志 春日
Takashi Kasuga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021003743A priority Critical patent/JP2022108637A/ja
Priority to CN202210025571.5A priority patent/CN114765921A/zh
Priority to US17/573,152 priority patent/US20220225503A1/en
Publication of JP2022108637A publication Critical patent/JP2022108637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

【課題】接続信頼性を向上すること。【解決手段】配線基板は、配線層と、前記配線層上に積層される絶縁層と、前記絶縁層を前記配線層まで貫通する開口部と、前記絶縁層の開口部に形成される導体膜とを有し、前記絶縁層の表面は、前記導体膜から露出する平滑部と、前記導体膜に被覆される前記開口部の内壁面を含み、前記平滑部よりも表面粗度が大きい粗化部とを有する。【選択図】図２

Description

本発明は、配線基板及び配線基板の製造方法に関する。
従来、例えば半導体チップが搭載される配線基板には、例えばセミアディティブ法を利用して形成される多層配線構造を有するものがある。具体的には、絶縁層上に無電解めっき及び電解めっきにより配線層が形成され、さらにこの配線層を被覆する絶縁層が形成される。このように、絶縁層及び配線層の積層を繰り返すことにより、多層配線構造を有する配線基板が形成される。
このような配線基板では、必要に応じて絶縁層を貫通するビアが設けられ、異なる配線層の配線パターンが電気的に接続される。また、多層配線構造の最外層にある配線層は、絶縁性のソルダーレジスト層によって被覆される。そして、必要に応じてソルダーレジスト層を貫通する接続端子が設けられることにより、最外層にある配線層とソルダーレジスト層上に搭載される半導体チップなどの電子部品とが電気的に接続可能となっている。
これらのビアや接続端子は、絶縁層又はソルダーレジスト層に開口部を形成し、この開口部の内壁面を含む絶縁層又はソルダーレジスト層の表面に無電解めっきによってシード層を形成し、シード層上に電解めっきを施すことにより形成される。電解めっきは、ビアや接続端子が形成される部分以外を例えばドライフィルムレジスト（ＤＦＲ）によってマスクすることによって行われる。電解めっきが施された後、ＤＦＲは除去され、不要部分に露出するシード層は、エッチングによって除去される。
特開２０１９－１２５７０９号公報 特開２０１９－１８６２４３号公報
しかしながら、上述した配線基板においては、ビア及び接続端子の接続信頼性が十分ではないという問題がある。具体的には、不要部分のシード層がエッチングにより除去される際、サイドエッチングによってビア及び接続端子の基部のシード層が側方からエッチングされ、アンダーカットが発生する。これは、シード層のエッチングに用いられるエッチング液が等方性であり、不要部分のシード層が厚さ方向にエッチングされると同時に、面に沿った方向にもエッチングされ、ビア及び接続端子の根本付近が側方から溶解されるためである。
アンダーカットの量は、エッチング時間によって変化するため、エッチング時間を短くしてアンダーカットを小さくすることも考えられる。しかし、この場合、不要部分のシード層が十分に除去されず、配線パターンのショートが発生する恐れがある。したがって、エッチング時間は、不要部分のシード層を厚さ方向にすべて除去するための時間よりも長くして、配線パターンのショートを確実に防止するのが一般的である。結果として、サイドエッチングが増加し、アンダーカットが大きくなる。
そして、アンダーカットが大きくなるとビア及び接続端子の可動域が大きくなり、ビア及び接続端子と配線層との電気的接続が不安定になる。すなわち、配線基板の配線層との接続信頼性が低下してしまう。
開示の技術は、かかる点に鑑みてなされたものであって、接続信頼性を向上することができる配線基板及び配線基板の製造方法を提供することを目的とする。
本願が開示する配線基板は、１つの態様において、配線層と、前記配線層上に積層される絶縁層と、前記絶縁層を前記配線層まで貫通する開口部と、前記絶縁層の開口部に形成される導体膜とを有し、前記絶縁層の表面は、前記導体膜から露出する平滑部と、前記導体膜に被覆される前記開口部の内壁面を含み、前記平滑部よりも表面粗度が大きい粗化部とを有する。
本願が開示する配線基板及び配線基板の製造方法の１つの態様によれば、接続信頼性を向上することができるという効果を奏する。
図１は、一実施の形態に係る配線基板の構成を示す図である。 図２は、接続端子の一部を拡大して示す図である。 図３は、ビア周辺を拡大して示す図である。 図４は、一実施の形態に係る半導体装置の製造方法を示すフロー図である。 図５は、コア基板形成工程の具体例を示す図である。 図６は、絶縁層形成工程の具体例を示す図である。 図７は、開口部形成工程の具体例を示す図である。 図８は、配線層形成工程の具体例を示す図である。 図９は、多層配線構造の具体例を示す図である。 図１０は、ソルダーレジスト層形成工程の具体例を示す図である。 図１１は、接続端子形成工程の具体例を示す図である。 図１２は、半導体チップ搭載工程の具体例を示す図である。 図１３は、接続端子形成工程を示すフロー図である。 図１４は、ソルダーレジスト層の一部を拡大して示す図である。 図１５は、開口部形成工程の具体例を示す図である。 図１６は、デスミア処理工程の具体例を示す図である。 図１７は、無電解めっき工程の具体例を示す図である。 図１８は、シード層表面の外観を示す図である。 図１９は、ＤＦＲ層形成工程の具体例を示す図である。 図２０は、電解めっき工程の具体例を示す図である。 図２１は、ＤＦＲ層除去工程の具体例を示す図である。 図２２は、エッチング工程の具体例を示す図である。 図２３は、マスク工程の具体例を示す図である。 図２４は、ドライデスミア処理工程の具体例を示す図である。 図２５は、マスク除去処理工程の具体例を示す図である。
以下、本願が開示する配線基板及び配線基板の製造方法の一実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
図１は、一実施の形態に係る配線基板１００の構成を示す図である。図１においては、配線基板１００の断面を模式的に示している。図１に示す配線基板１００は、例えば半導体チップを搭載する半導体装置の基板として利用することが可能である。
配線基板１００は、積層構造となっており、コア基板１１０、多層配線構造１２０及びソルダーレジスト層１３０、１４０を有する。以下においては、図１に示すように、ソルダーレジスト層１４０が最下層であり、ソルダーレジスト層１３０が最上層であるものとして説明するが、配線基板１００は、例えば上下反転して用いられても良く、任意の姿勢で用いられて良い。
コア基板１１０は、板状の絶縁体である基材１１１の両面に、金属のめっきにより配線層１１３が形成されたものである。両面の配線層１１３は、必要に応じて基材１１１を貫通する貫通配線１１２によって接続される。
多層配線構造１２０は、絶縁性の絶縁層１２１と導電性の配線層１２２とを備える層が積層されたものである。絶縁層１２１は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂を用いて形成される。また、配線層１２２は、例えば銅や銅合金などの金属を用いて形成される。図１においては、コア基板１１０の上方の多層配線構造１２０内に２層が積層され、コア基板１１０の下方の多層配線構造１２０内に２層が積層されているが、積層される層の数は１層又は３層以上であっても良い。絶縁層１２１を介して隣接する配線層１１３、１２２は、必要に応じて絶縁層１２１を貫通するビア１２３によって接続される。絶縁層１２１が非感光性の熱硬化性樹脂を用いて形成されるため、ビア１２３を形成するための開口部をレーザ加工により形成することが可能である。そして、後述するように、ビア１２３が形成される開口部の内壁面及びビア１２３の付近においては、絶縁層１２１の表面が粗化されている。
ソルダーレジスト層１３０は、多層配線構造１２０の最上層の配線層１２２を被覆し、配線を保護する層である。ソルダーレジスト層１３０は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂からなる層であり、絶縁層の１つである。
配線基板１００のソルダーレジスト層１３０側は、例えば半導体チップなどの電子部品が搭載される面である。半導体チップが搭載される位置においては、ソルダーレジスト層１３０に開口部１３１が形成される。ソルダーレジスト層１３０は、非感光性の熱硬化性樹脂を用いて形成されるため、レーザ加工により開口部１３１を形成することが可能である。そして、開口部１３１には、多層配線構造１２０の配線層１２２と半導体チップの電極とを接続する接続端子１５０が形成される。後述するように、開口部１３１の内壁面及び接続端子１５０の付近においては、ソルダーレジスト層１３０の表面が粗化されている。
ソルダーレジスト層１４０は、ソルダーレジスト層１３０と同様に、多層配線構造１２０の表面の配線層１２２を被覆し、配線を保護する層である。ソルダーレジスト層１４０は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の絶縁樹脂からなる層であり、絶縁層の１つである。
配線基板１００のソルダーレジスト層１４０側は、外部の部品や機器などに接続される面である。外部の部品や機器と電気的に接続する外部接続端子が形成される位置においては、ソルダーレジスト層１４０に開口部１４１が形成され、開口部１４１から多層配線構造１２０の配線層１２２が露出する。開口部１４１には、例えばはんだボールなどの外部接続端子が形成される。ソルダーレジスト層１４０は、非感光性の熱硬化性樹脂を用いて形成されるため、レーザ加工により開口部１４１を形成することが可能である。
図２は、図１のＡの部分を拡大して示す図である。同図においては、接続端子１５０とソルダーレジスト層１３０との境界付近が拡大して示されている。
図２に示すように、接続端子１５０は、無電解めっきによって形成される無電解めっき膜であるシード層１５１と、シード層１５１上に電解めっきによって形成される電解めっき膜であるポスト１５２とを有する。また、接続端子１５０が形成される位置付近においては、ソルダーレジスト層１３０の表面が粗化され粗化部１３０ａが形成されている。他の位置においては、ソルダーレジスト層１３０の表面は平滑であり平滑部１３０ｂとなっている。接続端子１５０を形成するシード層１５１は、無電解めっきによって粗化部１３０ａに形成されている。粗化部１３０ａは、平滑部１３０ｂと比較して、ソルダーレジスト層１３０の表面に平行な方向の単位長さ当たりの沿面距離が長いため、シード層１５１のサイドエッチング量が小さくなり、ポスト１５２の周囲におけるアンダーカットも小さくなる。
すなわち、不要部分のシード層は、平滑部１３０ｂに形成されており、このシード層がエッチングによって除去される際、接続端子１５０を形成するシード層１５１がサイドエッチングされる。このとき、シード層１５１が形成される粗化部１３０ａの沿面距離が長いため、ソルダーレジスト層１３０の表面に平行な方向のサイドエッチングの進行は比較的遅く、ポスト１５２の下部及びシード層１５１が溶解される量は少なくて済む。結果として、接続端子１５０のアンダーカットが小さく、接続端子１５０と配線層１２２との接続信頼性を向上することができる。
なお、ここでは、接続端子１５０の構造について説明したが、絶縁層１２１を貫通するビア１２３及び周辺の配線層１２２も接続端子１５０と同様に、シード層と電解めっき層からなる。具体的には、例えば図３に示すように、ビア１２３が形成される位置において、配線層１２２は、シード層１２２ａと電解めっき層１２２ｂとからなる。ビア１２３は、絶縁層１２１の開口部内においてシード層１２２ａ上に電解めっきが充填されることにより形成されている。このような配線層１２２及びビア１２３は、例えばセミアディティブ法により形成される。
そして、ビア１２３が形成される位置付近においては、絶縁層１２１の表面に粗化部が形成されている。すなわち、ビア１２３が形成される絶縁層１２１の開口部の内壁面付近が粗化され、シード層１２２ａは、粗化部を被覆するように形成される。ビア１２３は、このシード層１２２ａに電解めっきが施されて形成されるため、ビア１２３のアンダーカットを小さくして、ビア１２３と配線層１１３（又は下層の配線層１２２）との接続信頼性を向上することができる。
次いで、上記のように構成された配線基板１００を有する半導体装置の製造方法について、具体的に例を挙げながら、図４のフロー図を参照して説明する。
まず、配線基板１００の支持部材となるコア基板１１０が形成される（ステップＳ１０１）。具体的には、例えば図５に示すように、板状の絶縁体である基材１１１に、基材１１１を貫通する貫通配線１１２が形成されるとともに、基材１１１の両面に例えば銅や銅合金などの金属の配線層１１３が例えば銅箔又は銅めっきにより形成される。基材１１１の両面の配線層１１３は、必要に応じて、例えば銅や銅合金などの金属のめっきによって形成された貫通配線１１２によって接続されている。基材１１１としては、例えばガラス織布等の補強材にエポキシ樹脂等の絶縁樹脂を含浸させたものを用いることが可能である。補強材としては、ガラス織布の他にも、ガラス不織布、アラミド織布又はアラミド不織布などを用いることができる。また、絶縁樹脂としては、エポキシ樹脂の他にも、ポリイミド樹脂又はシアネート樹脂などを用いることができる。
そして、コア基板１１０の上面及び下面にビルドアップ法によって多層配線構造１２０が形成される。具体的には、例えば図６に示すように、まずコア基板１１０の上面及び下面に絶縁層１２１が形成される（ステップＳ１０２）。すなわち、コア基板１１０の配線層１１３に、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂からなる絶縁層１２１が積層される。
絶縁層１２１のビア１２３が形成される位置には、開口部が形成される（ステップＳ１０３）。すなわち、例えば図７に示すように、絶縁層１２１を貫通し、底面に配線層１１３を露出させる開口部１２１ａが形成される。このとき、絶縁層１２１が非感光性樹脂によって形成されているため、レーザ加工によって開口部１２１ａが形成される。レーザ加工には、例えばＣＯ2レーザ又はＵＶレーザなどが用いられ、絶縁層１２１の表面温度が少なくとも絶縁層１２１を構成する樹脂のガラス転移温度以上となるように絶縁層１２１の表面にレーザが照射される。つまり、開口部１２１ａが形成される際には、開口部１２１ａの内壁面及び周辺に絶縁層１２１の材料を変質させるエネルギーを有するレーザが照射され、開口部１２１ａの内壁面及び周辺が脆化する。
絶縁層１２１に開口部１２１ａが形成されると、樹脂残渣を除去するためにデスミア処理が行われる。すなわち、例えば過マンガン酸カリウム溶液を用いて、開口部１２１ａ内及び周辺に残留する樹脂残渣が除去される。このとき、開口部１２１ａの内壁面及び周辺が脆化しているため、これらの部分がデスミア処理に用いられる薬液に浸漬されると、絶縁層１２１の表面が粗化されて表面粗度が大きくなる。開口部１２１ａの内壁面及び周辺の表面粗度は、レーザ照射によって脆化されていない部分の表面粗度と比較して、例えば３～１０倍程度の大きさとなる。
そして、開口部１２１ａが形成された絶縁層１２１上に配線層１２２が形成される（ステップＳ１０４）。配線層１２２は、例えばセミアディティブ法により形成される。この場合、開口部１２１ａの内壁面を含む絶縁層１２１の表面に、例えば無電解銅めっきによってシード層を形成する。次いで、シード層上に配線パターン形成部分に開口を設けためっきレジスト層を形成する。次いで、めっきレジスト層の開口から露出するシード層上に例えば電解銅めっきを施し、電解めっき層を形成する。次いで、めっきレジスト層を除去する。この後、電解めっき層から露出するシード層をエッチングで除去することにより、所望の配線パターンを有する配線層１２２が形成される。
このとき、例えば図８に示すように、絶縁層１２１の開口部１２１ａには、電解銅めっきが充填されることで絶縁層１２１を貫通するビア１２３が形成され、コア基板１１０の配線層１１３と配線層１２２とが電気的に接続される。また、電解銅めっきによって配線パターンが形成された後、配線パターンが形成されない不要部分のシード層がエッチングによって除去されるが、ビア１２３の周辺では絶縁層１２１の表面が粗化されているため、ビア１２３を形成するシード層のサイドエッチング量は小さい。このため、ビア１２３の周囲におけるアンダーカットが小さくなり、ビア１２３による接続信頼性を向上することができる。なお、シード層は、銅等の金属のスパッタにより形成しても良い。無電解めっきやスパッタによるシード層や、電解めっき層が、導体膜の一例である。
以上のような絶縁層１２１形成、開口部１２１ａ形成及び配線層１２２形成が所望回数繰り返されることにより、絶縁層１２１及び配線層１２２が順次積層され、多層配線構造１２０が形成される。以下では、例えば図９に示すように、コア基板１１０の上下面にそれぞれ２層の絶縁層１２１及び配線層１２２が形成されるものとして説明を続ける。図９に示す各ビア１２３の周辺では、絶縁層１２１の表面が粗化されているため、ビア１２３の周囲におけるアンダーカットが小さく接続信頼性が向上している。
ビルドアップ法によって多層配線構造１２０が形成されると、多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１３０、１４０によって被覆される（ステップＳ１０５）。すなわち、コア基板１１０の上面に積層された多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１３０によって被覆され、コア基板１１０の下面に積層された多層配線構造１２０の表面の配線層１２２がソルダーレジスト層１４０によって被覆される。ソルダーレジスト層１３０、１４０は、例えばエポキシ樹脂、ポリイミド樹脂及びシアネート樹脂等の耐熱性を有し、非感光性及び熱硬化性の樹脂を材料として形成される。
そして、例えば図１０に示すように、半導体チップが搭載される側のソルダーレジスト層１３０には、半導体チップとの接続端子１５０が設けられる位置に開口部１３１が形成される（ステップＳ１０６）。開口部１３１の底面には、多層配線構造１２０の最上層の配線層１２２が露出する。一方、外部の部品や機器と接続される側のソルダーレジスト層１４０には、外部接続端子が設けられる位置に開口部１４１が形成される。開口部１４１の底面には、多層配線構造１２０の最下層の配線層１２２が露出する。
ソルダーレジスト層１３０、１４０が非感光性樹脂によって形成されているため、開口部１３１、１４１は、レーザ加工によって形成される。レーザ加工には、例えばＣＯ2レーザ又はＵＶレーザなどが用いられ、ソルダーレジスト層１３０、１４０の表面温度が少なくともソルダーレジスト層１３０、１４０を構成する樹脂のガラス転移温度以上となるようにソルダーレジスト層１３０、１４０の表面にレーザが照射される。つまり、開口部１３１、１４１が形成される際には、開口部１３１、１４１の内壁面及び周辺にソルダーレジスト層１３０、１４０の材料を変質させるエネルギーを有するレーザが照射され、開口部１３１、１４１の内壁面及び周辺が脆化する。
ソルダーレジスト層１３０、１４０に開口部１３１、１４１が形成されると、樹脂残渣を除去するためにデスミア処理が行われる。すなわち、例えば過マンガン酸カリウム溶液を用いて、開口部１３１、１４１内及び周辺に残留する樹脂残渣が除去される。このとき、開口部１３１、１４１の内壁面及び周辺が脆化しているため、これらの部分がデスミア処理に用いられる薬液に浸漬されると、ソルダーレジスト層１３０、１４０の表面が粗化されて表面粗度が大きくなる。開口部１３１、１４１の内壁面及び周辺の表面粗度は、レーザ照射によって脆化されていない部分の表面粗度と比較して、例えば３～１０倍程度の大きさとなる。
そして、ソルダーレジスト層１３０の開口部１３１に接続端子１５０が形成される（ステップＳ１０７）。すなわち、ソルダーレジスト層１３０の表面に、例えば無電解銅めっきによってシード層が形成され、開口部１３１の位置においてシード層上に例えば電解銅めっきが施されることにより、シード層１５１とポスト１５２からなる接続端子１５０が形成される。接続端子１５０は、例えば図１１に示すように、ソルダーレジスト層１３０の開口部１３１の位置において、多層配線構造１２０の最上層の配線層１２２に接続する。なお、シード層は、銅等の金属のスパッタにより形成しても良い。無電解めっきやスパッタによるシード層や、電解めっき層が、導体膜の一例である。
接続端子１５０の形成時には、シード層１５１上に電解銅めっきによってポスト１５２が形成された後、不要部分のシード層がエッチングによって除去されるが、開口部１３１の周辺ではソルダーレジスト層１３０の表面が粗化されているため、シード層１５１のサイドエッチング量は小さい。このため、接続端子１５０の周囲におけるアンダーカットが小さくなり、接続端子１５０による接続信頼性を向上することができる。なお、接続端子１５０の形成については、後に詳述する。
接続端子１５０が形成されることにより、配線基板１００が完成する。そして、配線基板１００のソルダーレジスト層１３０側には半導体チップが搭載され（ステップＳ１０８）、接続端子１５０と半導体チップの電極とが接続される。
具体的には、例えば図１２に示すように、半導体チップ１８０が接続端子１５０の上方に搭載される。半導体チップ１８０は、電極１８１が例えばはんだなどによって接続端子１５０に接合されるとともに、電極１８１と接続端子１５０との接合部がアンダーフィル樹脂１８２によって封止されることにより、配線基板１００に実装される。次いで、ソルダーレジスト層１４０の開口部１４１に、はんだボール１７０などの外部接続端子が形成される（ステップ１０９）。なお、上述した半導体チップ１８０を搭載する工程と外部接続端子を形成する工程とは順序が逆であっても良い。また、はんだボール１７０を設けずに、ソルダーレジスト層１４０の開口部１４１から露出する配線層１２２部分を外部接続端子としても良い。
次に、接続端子１５０の形成工程について、より具体的に図１３に示すフロー図を参照しながら説明する。ここでは、例えば図１４に示すように、多層配線構造１２０の最上層の配線層１２２を被覆するソルダーレジスト層１３０に接続端子１５０を形成する方法について説明する。ただし、同様の方法は、絶縁層１２１にビア１２３を形成する場合にも適用することが可能である。
非感光性の絶縁樹脂を用いてソルダーレジスト層１３０が形成されると、ソルダーレジスト層１３０に開口部１３１が形成される（ステップＳ２０１）。具体的には、例えば図１５に示すように、配線層１２２の配線パターンが配置される位置において、例えばＣＯ2レーザやＵＶレーザなどのレーザが照射されることにより、ソルダーレジスト層１３０に開口部１３１が形成される。このとき、ソルダーレジスト層１３０の表面温度が少なくともソルダーレジスト層１３０を構成する樹脂のガラス転移温度以上となるように、比較的高エネルギーのレーザが照射されるため、開口部１３１の内壁面１３１ａ及びその周辺の樹脂が変質し脆化する。図１５においては、樹脂が変質する部分を太線で示している。
そして、開口部１３１の底面や内壁面１３１ａ及びその周辺に残留する樹脂残渣を除去するため、デスミア処理が行われる（ステップＳ２０２）。すなわち、例えば過マンガン酸カリウム溶液などの薬液によって開口部１３１内及びその周辺が洗浄される。開口部１３１の内壁面１３１ａ及びその周辺は、レーザ照射によって脆化しているため、例えば図１６に示すように、薬液に浸漬されると粗化される。つまり、開口部１３１の周辺においては、ソルダーレジスト層１３０の表面に粗化部１３０ａが形成され、その他の平滑部１３０ｂと比較すると、表面粗度が大きくなる。
具体的には、平滑部１３０ｂの表面粗度を表す算術平均粗さＲａは、例えば６０～１００ｎｍ程度であるのに対し、粗化部１３０ａ算術平均粗さＲａは、例えば３００～６００ｎｍ程度である。したがって、粗化部１３０ａの表面粗度は、平滑部１３０ｂの表面粗度と比較して、例えば３～１０倍程度の大きさとなる。このような粗化部１３０ａ及び平滑部１３０ｂの表面粗度の比率は一例であるが、粗化部１３０ａの表面粗度は、平滑部１３０ｂの表面粗度の１．５～５０倍程度の範囲にあるのが好ましい。粗化部１３０ａの表面粗度が大きくなることにより、粗化部１３０ａにおいては、ソルダーレジスト層１３０の表面に平行な方向の単位長さ当たりの沿面距離が長くなる。すなわち、粗化部１３０ａにおける単位長さ当たりの沿面距離は、平滑部１３０ｂにおける単位長さ当たりの沿面距離の例えば３～１０倍となる。
このようにして開口部１３１の周辺に粗化部１３０ａが形成されると、無電解めっきによってシード層１５１が形成される（ステップＳ２０３）。具体的には、例えば図１７に示すように、粗化部１３０ａ及び平滑部１３０ｂを含むソルダーレジスト層１３０の表面に例えば無電解銅めっきが施されることにより、シード層１５１が形成される。シード層１５１の厚さは、例えば０．５～１．５μｍ程度である。
シード層１５１は、配線層１２２の上面、粗化部１３０ａ及び平滑部１３０ｂを被覆する。このシード層１５１を上方から見る場合の外観は、例えば図１８に示すようになっている。すなわち、中央の配線層１２２の上面を被覆する部分の周囲には、開口部１３１の内壁面を含む粗化部１３０ａを被覆する部分が広がり、さらにその周囲には、平滑部１３０ｂを被覆する部分が広がっている。なお、シード層１５１は、銅等の金属のスパッタにより形成しても良い。
シード層１５１が形成されると、電解めっきのマスクとなるドライフィルムレジスト（ＤＦＲ）層が形成される（ステップＳ２０４）。すなわち、シード層１５１上にＤＦＲが積層され、接続端子１５０の位置に応じた露光及び現像が行われることにより、例えば図１９に示すように、接続端子１５０が形成される位置を除く部分のシード層１５１上にＤＦＲ２１０が形成される。
そして、電解めっきが施されることによって、シード層１５１上にポスト１５２が形成される（ステップＳ２０５）。具体的には、例えば硫酸銅めっき液を用いて電解銅めっきが施されることにより、ＤＦＲ２１０が形成されていない部分に銅が析出し、例えば図２０に示すように、シード層１５１上にポスト１５２が形成される。この際、開口部１３１内は電解めっきにより充填される。
ポスト１５２が形成されると、ＤＦＲ２１０が除去される（ステップＳ２０６）。ＤＦＲ２１０の除去には、例えば苛性ソーダやアミン系のアルカリ剥離液が用いられる。ＤＦＲ２１０の除去により、例えば図２１に示すように、ポスト１５２がソルダーレジスト層１３０から突出し、シード層１５１を介して配線層１２２に接続する状態となる。この段階では、シード層１５１が全面に残存しており、ポスト１５２が他のポストと短絡しているため、ポスト１５２と重ならない不要部分のシード層１５１を除去する必要がある。
そこで、ポスト１５２をマスクとしてシード層１５１のエッチングが行われる（ステップＳ２０７）。具体的には、ソルダーレジスト層１３０の上面に形成されたシード層１５１が例えば銅を選択的に溶解するエッチング液に浸漬され、例えば図２２に示すように、ポスト１５２と重ならない不要部分のシード層１５１が除去される。これにより、配線層１２２に接続し、シード層１５１とポスト１５２からなる接続端子１５０が形成される。
シード層１５１のエッチングにおいては、不要部分のシード層１５１が溶解されると同時に、サイドエッチングが進行してポスト１５２と重なるシード層１５１が側方から溶解される。しかし、ポスト１５２と重なる領域において、シード層１５１は、ソルダーレジスト層１３０の表面の粗化部１３０ａに形成されているため、サイドエッチングの進行は比較的遅い。すなわち、粗化部１３０ａの沿面距離が長いため、粗化部１３０ａ上のシード層１５１へのエッチング液の進入が阻害され、シード層１５１のサイドエッチング量は小さくなる。この結果、ポスト１５２と重なるシード層１５１が溶解される量は少なくて済み、接続端子１５０のアンダーカットが小さくなる。このため、接続端子１５０は、ソルダーレジスト層１３０の表面に確実に固定され、接続端子１５０と配線層１２２との接続信頼性を向上することができる。
以上のように、本実施の形態によれば、樹脂から形成される絶縁層にレーザ加工によって開口部を形成する際に、レーザ照射によって開口部周辺の樹脂を変質させ、デスミア処理によって樹脂残渣を除去する際に、変質した開口部周辺を粗化させる。そして、開口部周辺を含む絶縁層の表面にシード層を形成し、シード層上に電解めっきを施して接続端子又はビアを形成し、不要部分のシード層をエッチングにより除去する。このため、不要部分のシード層がエッチングされる際、粗化された開口部周辺へのエッチング液の進入が阻害され、電解めっきと重なる部分のシード層のサイドエッチング量を小さくすることができる。結果として、接続端子又はビアを確実に絶縁層の表面に固定し、接続端子又はビアの接続信頼性を向上することができる。
なお、上記一実施の形態においては、レーザ照射によって絶縁層の開口部周辺の樹脂を変質させ、変質した開口部周辺のデスミア処理によって絶縁層の表面を粗化するものとした。しかしながら、絶縁層の表面を粗化する方法は、上記の方法に限定されない。例えば、絶縁層に開口部を形成した後、開口部周辺以外の平滑部とする部分を例えばＤＦＲなどによってマスクし、マスクされない開口部周辺に例えばドライデスミア処理を施すことにより、開口部周辺を粗化しても良い。
この場合、例えば絶縁樹脂を用いてソルダーレジスト層１３０が形成されると、ソルダーレジスト層１３０に開口部１３１が形成され、開口部１３１の周辺に例えばＤＦＲによってマスクが形成される。すなわち、例えば図２３に示すように、開口部１３１の内壁面１３１ａ及びその周辺を除くソルダーレジスト層１３０の表面が、ＤＦＲ２２０によってマスクされる。
そして、開口部１３１の底面や内壁面１３１ａ及びその周辺に残留する樹脂残渣を除去するため、ドライデスミア処理が行われる。ドライデスミア処理は、プラズマ処理の一種であり、例えばＣＦ4（四フッ化炭素）ガスを用いることにより、絶縁層の表面の樹脂を微小エッチングするものである。このため、ドライデスミア処理によって、例えば図２４に示すように、ＤＦＲ２２０から露出する開口部１３１の内壁面１３１ａ及びその周辺において、ソルダーレジスト層１３０の表面が粗化される。
その後、例えば図２５に示すように、ＤＦＲ２２０によるマスクが除去されると、ソルダーレジスト層１３０の表面には、粗化部１３０ａと平滑部１３０ｂとが形成されることになる。つまり、開口部１３１の周辺においては、ソルダーレジスト層１３０の表面に粗化部１３０ａが形成され、その他の平滑部１３０ｂと比較すると、表面粗度が大きくなる。
このような方法によれば、ＤＦＲによるマスク及びマスクの除去という工程が増加するものの、露光及び現像により絶縁層に開口部を形成する場合でも、開口部周辺を粗化することが可能となり、絶縁層の材料として感光性の樹脂を用いることができる。
また、上記一実施の形態においては、接続端子１５０がシード層１５１及びポスト１５２からなるものとしたが、接続端子１５０の上面に、例えばニッケル／パラジウム／金めっき等の表面処理層が形成されても良い。接続端子１５０の上面に表面処理層が形成されることにより、例えば半導体チップ１８０の電極１８１がはんだによって接続端子１５０に接合される際、はんだの濡れ性を向上することができる。
また、上記一実施の形態においては、コア基板１１０上にビルドアップ法で多層配線構造１２０を形成した配線基板１００を例に説明した。しかし、本発明は、コア基板１１０を有さない、コアレス配線基板に適用しても良い。
１１０ コア基板
１１１ 基材
１１２ 貫通配線
１１３、１２２ 配線層
１２０ 多層配線構造
１２１ 絶縁層
１２１ａ、１３１、１４１ 開口部
１２３ ビア
１３０、１４０ ソルダーレジスト層
１３０ａ 粗化部
１３０ｂ 平滑部
１５０ 接続端子
１５１ シード層
１５２ ポスト
１８０ 半導体チップ

Claims (10)

  1. 配線層と、
    前記配線層上に積層される絶縁層と、
    前記絶縁層を前記配線層まで貫通する開口部と、
    前記絶縁層の開口部に形成される導体膜とを有し、
    前記絶縁層の表面は、
    前記導体膜から露出する平滑部と、
    前記導体膜に被覆される前記開口部の内壁面を含み、前記平滑部よりも表面粗度が大きい粗化部と
    を有することを特徴とする配線基板。
  2. 前記導体膜は、
    前記開口部の内壁面と、前記開口部から露出する前記配線層の表面とを被覆する第１の導体膜と、
    前記第１の導体膜上に積層される第２の導体膜と
    を有することを特徴とする請求項１記載の配線基板。
  3. 前記第１の導体膜の側面は、
    前記第２の導体膜の側面よりも内方に位置することを特徴とする請求項２記載の配線基板。
  4. 前記粗化部は、
    前記平滑部の表面粗度の１．５～５０倍の大きさの表面粗度を有することを特徴とする請求項１記載の配線基板。
  5. 前記粗化部は、
    前記開口部周囲の前記絶縁層の表面と、前記開口部の内壁とに設けられ、
    前記導体膜に被覆される
    ことを特徴とする請求項１記載の配線基板。
  6. 前記導体膜は、
    前記配線層に接続するとともに前記絶縁層の開口部から突出し、接続端子を形成することを特徴とする請求項１記載の配線基板。
  7. 前記導体膜は、
    前記絶縁層上に形成される他の配線層と前記配線層とを接続するビアを形成することを特徴とする請求項１記載の配線基板。
  8. 配線層上に絶縁層を積層する工程と、
    前記絶縁層に、前記配線層まで貫通する開口部を形成する工程と、
    前記開口部の内壁面を含む前記絶縁層の表面の一部を粗化する工程と、
    前記絶縁層の表面に導体膜を形成する工程と、
    前記導体膜の不要部分をエッチングにより除去する工程と
    を有することを特徴とする配線基板の製造方法。
  9. 前記開口部を形成する工程は、
    前記絶縁層にレーザを照射することにより前記開口部を形成するとともに、前記開口部の内壁面を含む前記絶縁層の表面の一部を変質させ、
    前記粗化する工程は、
    薬液を用いるデスミア処理により、変質した前記絶縁層の表面の一部を粗化する
    ことを特徴とする請求項８記載の配線基板の製造方法。
  10. 前記粗化する工程は、
    前記一部を除く前記絶縁層の表面にマスクを形成する工程と、
    プラズマを用いるドライデスミア処理により前記絶縁層の表面を微小エッチングして、前記一部を粗化する工程と、
    前記マスクを除去する工程と
    を有することを特徴とする請求項８記載の配線基板の製造方法。
JP2021003743A 2021-01-13 2021-01-13 配線基板及び配線基板の製造方法 Pending JP2022108637A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021003743A JP2022108637A (ja) 2021-01-13 2021-01-13 配線基板及び配線基板の製造方法
CN202210025571.5A CN114765921A (zh) 2021-01-13 2022-01-11 电路板及电路板的制造方法
US17/573,152 US20220225503A1 (en) 2021-01-13 2022-01-11 Wiring substrate and method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021003743A JP2022108637A (ja) 2021-01-13 2021-01-13 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2022108637A true JP2022108637A (ja) 2022-07-26

Family

ID=82322552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021003743A Pending JP2022108637A (ja) 2021-01-13 2021-01-13 配線基板及び配線基板の製造方法

Country Status (3)

Country Link
US (1) US20220225503A1 (ja)
JP (1) JP2022108637A (ja)
CN (1) CN114765921A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4028863B2 (ja) * 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
JP6228785B2 (ja) * 2013-09-02 2017-11-08 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10636730B2 (en) * 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process

Also Published As

Publication number Publication date
US20220225503A1 (en) 2022-07-14
CN114765921A (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
TWI336220B (en) A method of forming a high density printed wiring board for mounting a semiconductor
JP2000349435A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
US20230089948A1 (en) Wiring board and manufacturing method of wiring board
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
JP3942535B2 (ja) 多層配線基板の製造方法
WO1999026458A1 (fr) Carte de cablage imprime multicouche et son procede de fabrication
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP2022108637A (ja) 配線基板及び配線基板の製造方法
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2004152935A (ja) 印刷配線板
JP2021027224A (ja) プリント配線板の製造方法
JP2004095582A (ja) コア基板およびその製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
JP4279089B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP2013197416A (ja) 半導体パッケージの製造方法及び半導体パッケージ
TWI690249B (zh) 微細層間線路結構及其製法
JP2008091385A (ja) 多層回路配線板及び半導体装置
JP2016105512A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230915