JP2008091385A - 多層回路配線板及び半導体装置 - Google Patents

多層回路配線板及び半導体装置 Download PDF

Info

Publication number
JP2008091385A
JP2008091385A JP2006267313A JP2006267313A JP2008091385A JP 2008091385 A JP2008091385 A JP 2008091385A JP 2006267313 A JP2006267313 A JP 2006267313A JP 2006267313 A JP2006267313 A JP 2006267313A JP 2008091385 A JP2008091385 A JP 2008091385A
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer circuit
filled via
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006267313A
Other languages
English (en)
Inventor
Asaaki Yanaka
雅顕 谷中
Masataka Maehara
正孝 前原
Isato Ida
勇人 井田
Yutaka Kato
裕 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006267313A priority Critical patent/JP2008091385A/ja
Publication of JP2008091385A publication Critical patent/JP2008091385A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】本発明の目的とするところは、半導体チップを搭載する多層回路配線板において、その内部のフィルドビア近傍で発生する熱変型を抑え、信頼性の高い多層回路配線板を提供することである。
【解決手段】上記課題を解決するため、本発明の多層回路配線板は、第１絶縁層と、第１絶縁層上に形成された第１配線層と、第１配線層上に接着剤層を介して積層された絶縁基材とを備え、第１配線層の周囲の第１絶縁層に掘り込みが形成され、掘り込みには接着剤が充填されているものとする。
【選択図】図１

Description

本発明は、多層回路配線板及びこれに半導体チップを搭載した半導体装置に関するものである。
半導体大規模集積回路（ＬＳＩ）等の半導体素子には、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることもある。
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント基板の間には多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。多層回路配線板は、高密度化された半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。
現在広く実用化されている多層回路配線板としては、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等が挙げられる（非特許文献１参照）。
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線層を形成したものを積層して多層回路配線板全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。
図３（ａ）は、ＢＧＡ対応の４層構成の多層回路配線板の一例を示す部分模式構成断面図であり、図３（ｂ）、（ｃ）と図４（ｄ）、（ｅ）は、それぞれ１層目から４層目の導電層の上面図である。
多層回路配線板４００は、絶縁基材４１０の両面に配線パターン４１１、４１２、フィルドビアパッド４１６、４１７、４１８とダミーパターン４１３、４１４が形成されている。さらに、接着剤層４２０、絶縁基材４３０を介して一方の面には半導体チップを接続するための半田バンプ接続用電極パッド４３１、４３２、配線パターン４３３、４３４、フィルドビアパッド４３５、４３６、およびダミーパターン４３８が形成されている。さらに他方の面には、接着剤層４４０、絶縁基材４５０を介してプリント配線板と接続するための半田ボール用電極パッド４５１、４５２、配線パターン４５３、４５４とダミーパターン４５５が形成されている。配線パターン４３３と４１２は、２段スタックビア４７０、４７１で接続されており、配線パターン４３４と４１１は単独フィルドビア４６０で接続されている。また、配線パターン４５３、４５４もフィルドビア（不図示）を介して配線パターン４１２と同層の配線パターン（不図示）に接続されている。
図３及び図４に示した配線パターン、フィルドビアパッド、半田バンプ接続用電極パッド、半田ボール用電極パッドと、同じ階層に設けられているダミーパターンとは、お互いの外縁を一定距離隔てて形成されている（以下、クリア領域と呼称する）。一般的にクリア領域はフィルドビアパッドを中心とした半径１５０μｍ以上の円であることが多い。ぞれぞれ独立する導体パターンの外縁間の距離は通常１００μｍから４００μｍに設定される。また、半田バンプ接続用電極パッド４３１、４３２及び半田ボール用電極パッド４５１、４５２以外の領域にはソルダーレジスト層４９１、４９２が形成されている。
次に、上記多層回路配線板を用いた一般的な実装構成例を図６に示す。多層回路配線板４００の上面には、半導体チップ２３０が半田バンプ２２０によって実装される。また、多層回路配線板４００は薄くて反りやすいため、半導体チップ２３０の周囲にはスティフナと呼ばれる枠状の板２１０が取り付けられることが多い。さらにチップの上面にはリッドと呼ばれる放熱板２５０が貼り付けられる（例えば特許文献１参照）。多層回路配線板４００の下面は、多数の半田ボール２６０がアレイ状に形成されており、この状態で最終的に半田ボール２６０を介してプリント配線板２７０に実装され、半導体装置３００となる。
このような多層回路配線板における問題として、半導体チップやプリント基板に実装した際、配線板の厚さが薄いために配線板と半導体チップ、プリント基板との熱変形差によって反りや変型が発生しやすいと共に、多層回路配線板内部においても、絶縁基材，接着剤層などの有機材料と、配線，フィルドビアなどの金属材料との熱膨張差によって変形が発生する。こういった熱変形による応力は、多層回路配線板内部において層間の電気的接続を担っているフィルドビア近辺に集中しやすく、回路接続の信頼性上問題となる場合がある。
特開２００１−１１０９２６号公報 春日壽夫 編、超小型パッケージＣＳＰ／ＢＧＡ技術 日刊工業新聞社（１９９９） ｐ３５
本発明は、以上の事情に鑑みて考えられたものであり、その目的とするところは半導体チップを搭載する多層回路配線板において、その内部のフィルドビア近傍で発生する熱変型を抑え、信頼性の高い多層回路配線板を提供することである。
上記課題を解決するための第一の発明は、第１絶縁層と、第１絶縁層上に形成された第１配線層と、第１配線層上に接着剤層を介して積層された絶縁基材とを備え、第１配線層の周囲の第１絶縁層に掘り込みが形成され、掘り込みには接着剤が充填されていることを特徴とする多層回路配線板である。
本発明の構成とするとで、配線層周囲の掘り込みに接着剤が流れ込み、接着剤層が薄くなるので、接着剤層と絶縁基板など他の有機材、または接着剤層と金属材料との熱膨張差の影響を抑えることができる。そのため、多層回路配線板の変形を抑えることができる。
上記課題を解決するための第二の発明は、さらに、前記第１配線層の上層または下層にさらに第２配線層を備え、前記第１配線層と第２配線層とはフィルドビアで接続され、前記第１配線層は前記第２配線層と接続するフィルドビアのためのパッドを備え、前記掘り込みはフィルドビアのためのパッドの周囲に形成されていることを特徴とする多層回路配線板である。
フィルドビアパッド上の接着剤層の厚みが薄くなるので、フィルドビアに対する接着剤層の熱膨張の影響を抑えることができる。
上記課題を解決するための第三の発明は、さらに、前記第２配線層は前記第１配線層の上層に備わっていることを特徴とする多層回路配線板である。
さらに、接着剤層の厚みが薄くなることで、第１配線層と第２配線層との間の絶縁層の厚みが薄くなるので、フィルドビアの長さを短くすることができる。そのため、フィルドビアの剛性が増し、接続信頼性が向上する。
さらに、本発明の多層回路配線板について、前記掘り込みの深さをｄ、前記掘り込みの面積をＳｃ、前記フィルドビアパッドの面積をＳｐ、積層前の前記接着剤層の厚さをｔａとしたとき、
（０．２ｔａＳｐ／Ｓｃ）＜ｄ＜（０．７ｔａＳｐ／Ｓｃ）
を満たすと、掘り込みを設ける効果を最も好ましく発揮することができる。
さらに、本発明の多層回路配線板は、一方の面に半導体チップと接続されるための電極パッドを、他方の面にプリント配線板と接続されるための電極パッドを備えている。
本発明の半導体装置は、さらに、前記多層回路配線板の一方の面に半導体チップを搭載した半導体装置である。
従って、本発明の多層回路配線基板においては、以上のような手段を講じることにより、配線基板内部のフィルドビアへの応力集中を抑え、信頼性の高い多層回路配線基板を提供することが可能となる。
本発明によれば、導体パターン周囲の掘り込みに接着剤が流れ込むため、接着剤層の厚みが薄くなる。そのため、接着剤層と絶縁基板などの他の有機材、または接着剤層と金属材料との熱膨張差による変形が低減される。また、接着剤層の厚みが薄くなるということは、同じ材料を用いた場合に絶縁層の厚みが薄くなるということであるので、当該導電層とその上層との導通を図るビアの長さを短くすることができる。
特に、フィルドビア周囲に掘り込みが設けられているので、フィルドビア上面の接着剤層の厚みが薄くなり、フィルドビア周囲での接着剤層の熱膨張が抑えられるとともに、スタックビアとする場合はビアの信頼性が向上する。
さらに、掘り込みの深さを所定の範囲とすることで、基板の変形を抑え、フィルドビアの信頼性を向上させる効果を最も得ることができる。
このような多層回路配線板に半導体チップを実装した半導体装置は、特にリフロー等加熱時のゆがみが少なく、信頼性が高い半導体装置とすることができる。
以下、図１を用いて本発明の多層回路配線基板の一例について説明を行う。なお、図１（ａ）は、本発明のＢＧＡ型多層回路配線板の一実施例を示す部分模式構成断面図であり、図１（ｂ）、（ｃ）及び図２（ｄ）、（ｅ）は、それぞれ１層目〜４層目の導電層の上面図である。
本発明の多層回路配線板１００は、絶縁基材１１０の両面に配線パターン１１１，１１２、フィルドビアパッド１１６，１１７，１１８とダミーパターン１１３，１１４が形成されている。さらに、接着剤層１２０，絶縁基材１３０を介して一方の面には半導体チップを接続するための半田バンプ接続用電極パッド１３１，１３２、配線パターン１３３、１３４、フィルドビアパッド１３５，１３６，およびダミーパターン１３８が形成されている。さらに、接着剤層１４０、絶縁基材１５０を介して他方の面にはプリント配線板と接続するための半田ボール用電極パッド１５１，１５２、配線パターン１５３、１５４が形成されている。各階層は絶縁層により隔てられており、フィルドビアによって電気的に接続されている。絶縁層は絶縁基材、あるいは絶縁基材と接着剤層から構成されている。
図１及び図２に示した配線パターン、フィルドビアパッド、半田バンプ接続用電極パッド、半田ボール接続用電極パッドと、同じ階層に設けられているダミーパターンとの間には、クリア領域が設けられ、お互いの外縁を一定距離隔てる構造になっている。
図１（ｃ）では、絶縁基材１１０の上にフィルドビアパッド１１６，１１７、配線パターン１１１、ダミーパターン１１３が形成されている。スタック構造フィルドビア１７１のフィルドビアパッド１１６とダミーパターン１１３との間にクリア領域１８１が、単独フィルドビア１６０のパッド１１７とダミーパターン１１３との間にクリア領域１８０が、配線パターン１１１とダミーパターン１１３との間にクリア領域１２０が設けられている。
ここで、フィルドビアパッドとダミーパターンとの間に設けられたクリア領域１８１、１８０が位置する絶縁基材１１０には掘り込みが形成されている。これにより、各層を貼り合わせて多層回路配線板を作製する際、貼り合わせ時の圧力によってパッド上に位置していた接着剤が、隣接する掘り込み部分へ回り込み、その結果、パッドに隣接したクリア領域部分の接着剤層は掘り込み深さ分厚く、パッド上の接着剤層は薄くなる。
パッド上も含め全体としては接着剤層が薄くなるため、隣り合う階層の配線パターンを隔てる絶縁層厚みを薄くすることができ、これら配線パターンを接続するビアの長さを短くすることができる。フィルドビア自体の長さが短くなることにより剛性が高まる。さらに、ビア周囲の接着剤層の厚みが減ることにより、接着剤層と他の有機材、あるいは金属材料との熱膨張差による変形も低減される。その結果信頼性の高い多層回路配線板を提供することができる。
本発明で掘り込みはフィルドビアパッドのクリア領域に形成されるが、フィルドビアパッドの上に積層される接着剤の体積Ｖｐは、フィルドビアパッドの面積をＳｐ、接着に用いられる接着剤層の厚みをｔａとすると、
Ｖｐ＝ｔａＳｐ …（１）
で求めることができる。
ここで、クリア領域１８１、１８０に設ける掘り込みの体積をＶｃとすると、この接着剤体積Ｖｐと、掘り込み体積Ｖｃとの関係が
０．２Ｖｐ＜Ｖｃ＜０．７Ｖｐ …（２）
の範囲であると、本発明の効果がより好ましく得られることが判明した。掘り込みの体積Ｖｃは掘り込み深さをｄ、クリア領域面積をＳｃとすると
Ｖｃ＝ｄＳｃ …（３）
で求めることができるので、式（１）、（２）、（３）から、以下の式を導くことができる。
（０．２ｔａＳｐ／Ｓｃ）＜ｄ＜（０．７ｔａＳｐ／Ｓｃ） …（４）
絶縁基材１１０、１３０、１５０の材料としては、例えばポリイミド樹脂、エポキシ樹脂を用いることができるが、ガラスエポキシやＢＴレジンなど、他の絶縁材料を用いてもよい。絶縁基材の厚さは例えば１０〜１００μｍとすることができる。接着剤層となる接着剤としては、例えばエポキシ樹脂を用いることができるが、他の絶縁樹脂を用いてもよい。また、厚さは例えば１０〜１００μｍとすることができる。
配線パターン１１１、１１２、１３３、１３４、１５３、１５４及びフィルドビアパッド１１６，１１７，１１８，１３５，１３６、半田バンプ接続用電極パッド１３１，１３２、半田ボール接続用電極パッド１５１，１５２は、例えば銅によって構成されており、この厚みは例えば１５μｍである。これらは、例えば絶縁基材となるポリイミド等の絶縁フィルムの上に一面に銅箔を積層し、これをエッチングすることによって形成することができる。
フィルドビア１６０、１７０、１７１は、例えば銅箔などの導体層が所定の絶縁層の上に形成された後、例えばレーザー加工により導体層および絶縁層を貫通し隣接する階層のフィルドビアパッドに到達する貫通孔を形成し、この貫通孔内にさらにメッキ処理を施して導電材料を充填して形成することができる。充填する材料としては、例えば配線パターンと同じく銅を用いることができる。フィルドビア形成後、導体層をエッチングすることで配線パターン及びフィルドビアパッドを形成できる。
ダミーパターン１３８、１１３、１１４、１５５は、例えば配線パターンと同じ材質で構成されており、この厚みも配線パターンと同じくすることができる。これらは、例えば絶縁基材となるポリイミド等の絶縁フィルムの上に一面に銅箔を積層し、これをエッチングすることによって配線パターンと同時に形成することができる。
クリア領域１８０、１８１が位置する絶縁基板の掘り込みは、例えば、対応する階層の導体層をパターニングして配線パターン、フィルドビアパッド、ダミーパターンを形成した後、例えば絶縁基板に紫外線レーザーや炭酸ガスレーザー光線を一定深さになるまで照射して形成することができる。
外側に近い階層のＬ１（図１（ｂ））及びＬ４（図２（ｅ））は、半田バンプ接続用電極パッド、半田ボール接続用電極パッド以外の表面をソルダーレジスト層１９０、１９１によって被覆されている。半田バンプ接続用電極パッド１３１、１３２、および半田ボール用電極パッド１５１、１５２は、配線パターンの一部であり、表面に例えば厚さ３μｍのニッケル層と厚さ０．５μｍの金層を有している。
以下、本発明の多層回路配線板７００の製造方法の一例について図７及び図８を用いて説明を行う。
まず、絶縁基材７１０の両面に金属箔を一面に貼り付け、化学研磨および脱脂処理を施し２層目（Ｌ２）の導電層７０１と３層目（Ｌ３）の導電層７０２を形成後（図７（ａ））、レーザー加工により、フィルドビア７７０の位置に対応する場所に、２層目の導電層７０１および絶縁基材７１０を貫通するビアホールを形成する（図７（ｂ））。その後、形成したビアホールにデスミア処理を施した後、無電解銅メッキ処理及び電解銅メッキ処理を施してビアホールを銅材で充填することにより、フィルドビア７７０を形成する（図７（ｃ））。
次に、硫酸と過酸化水素水との混合液により化学研磨をすることにより、２層目と３層目の導電層の厚さを整え、その表面に感光性液状レジスト７０４、７０５を塗布する（図７（ｄ））。その後、フォトリソグラフィー技術を用いた露光、現像、およびエッチング処理を施すことで、２層目と３層目の導電層をパターン加工し、配線パターン７１１、７１２、フィルドビアパッド７１６、７１７、７１８、およびダミーパターン７１３、７１４を形成する（図７（ｅ））。こうして両面に配線を備えた両面配線板を得た。ダミーパターンとフィルドビアパッド及び配線パターンとの間は絶縁基材７１０が露出しクリア領域となっている。
次に、両面配線板のクリア領域のうちフィルドビアパッドの周囲に設けられたクリア領域７８０、７８１が位置する絶縁基材７１０をレーザー照射により、一定深さまで削って掘り込み７８２、７８３を形成する（図８（ｆ））。
次に、２層目の配線パターンを被覆するように、接着剤層７２０を介し、表面に銅箔が貼り付けられた絶縁性のフィルムを加熱加圧しながら貼り合わせて絶縁基材７３０と１層目（Ｌ１）の導体層７０６を形成する。同様に３層目の配線パターンを被覆するように、接着剤層７４０を介し、表面に銅箔が貼り付けられた絶縁性のフィルムを貼り合わせて絶縁基材７５０と４層目（Ｌ４）の導体層７０７を形成する（図８（ｇ））。
その後、上述と同様に、レーザー加工により所定の箇所にビアホールを形成し、フィルドビアメッキ処理を施すことにより、フィルドビア７６０、７７１を形成する。さらに、フォトリソグラフィー技術および、エッチング処理を施すことにより、配線パターン７３３、７３４、７５３、７５４、フィルドビアパッド７３５、７３６、半田バンプ接続用電極パッド７３１、７３２、半田ボール接続用電極パッド７５１、７５２、およびダミーパターン７３８、７５５を形成する（図８（ｈ））。
次に、感光性のソルダーレジスト樹脂を１層目の導電層と４層目の導電層とをそれぞれ被覆するように塗布し、パターン露光、現像、加熱硬化を行うことで、ソルダーレジスト層７９０、７９１を形成した。半田バンプ接続用電極パッド７３１、７３２および半田ボール接続用電極パッド７５１、７５２はソルダーレジスト層で被覆されておらず、それ以外の以外の導電性パターンは被覆されている。
必要に応じて半田バンプ接続用電極パッド７３１、７３２および半田ボール接続用電極パッド７５１、７５２の表面に、厚さ３μｍのニッケルめっき層と厚さ０．５μｍの金めっき層（図示せず）を形成し、多層回路配線板７００を形成する（図８（ｉ））。
＜実施例１＞
まず、２５．４μｍ厚のポリイミドフィルムからなる絶縁基材１１０の両面に導体層として１２μｍ厚の銅箔が積層された両面銅張り積層板の一方の銅箔と絶縁基材とを貫通するビアホールを開けた。デスミア処理、フィルドビア銅メッキを行ってフィルドビア１７０を形成した後、両面の導体層上に感光性レジストを積層し、パターン露光、現像を行いパターン状のエッチングレジストを形成した。露出している導体層を塩化第二鉄溶液でエッチングし、一方の導体層を配線パターン１１１、フィルドビアパッド１１６、１１７及びダミーパターン１１３に、他方の面の導体層を配線パターン１１２、フィルドビアパッド１１８及びダミーパターン１１４に形成した。フィルドビアパッド１１６及び１１７は直径１００μｍの円であり、その面積はそれぞれ７．９×１０３μｍ２である。
こうして一方の面に第２層の配線パターンを、他方の面に第3層の配線パターンを備え、第２層の配線パターンと第3層の配線パターンはフィルドビア１７０で接続されている両面配線板を作製した。フィルドビアパッド１１６、１１７の外縁はダミーパターン１１３の外縁と１００μｍ離れている。
次に、両面配線板のクリア領域１８０、１８１に当たる部分、すなわちフィルドビアパッド１１６、１１７の外縁から１００μｍの範囲にわたり、炭酸ガスレーザーを１．０Ｊ／ｃｍ２照射して絶縁基材が掘り込まれ、深さ０．９μｍの掘り込みが形成された。クリア領域１８０、１８１は外径１５０μｍ、内径１００μｍ（＝フィルドビアパッド）のドーナツ形状であり、その面積はクリア領域１８１では６．３×１０４μｍ２、クリア領域１８０では配線パターンの占める面積を考慮して５．８×１０４μｍ２である。
次に、両面配線板の両面に接着剤層１２０、１４０として厚さｔａが１０μｍのエポキシ系樹脂フィルムを介し、片面銅張り積層板を加熱加圧して積層した。絶縁基材１３０、１５０として１３μｍ厚のポリイミド樹脂フィルムを用い、配線パターン等となる導体層には厚さ１２μｍの圧延銅箔を用いた。所定の場所に第2層、第３層と導通を図るためのフィルドビアを形成し、その後セミアデティブプロセスにより、第1層となる一方の面に半導体チップを接続するための半田バンプ接続用電極パッド１３１，１３２、配線パターン１３３、１３４、フィルドビアパッド１３５，１３６，ダミーパターン１３８を、他方の面に半田ボール接続用電極パッド１５１，１５２、配線パターン１５３、１５４、ダミーパターン１５５を形成した。第２層と第１層とはフィルドビア１７１及び１６０で、第3層と第４層とは図示しないフィルドビアでそれぞれ接続されている。
さらに、ソルダーペーストをスクリーン印刷して、ソルダーレジスト層１９０及び１９１を形成して、４層構成の本発明のＢＧＡ型多層回路配線板１００を作製した（図１（ａ）参照）。
こうして得られた多層回路配線板の接着剤層１２０の厚みは、フィルドビアパッド上で３μｍであった。
こうして得られた多層回路配線板１００の実装について、図５を用いて説明する。
多層回路配線板１００の上面にソルダーペーストをスクリーン印刷し、半田リフロープロセスを施すことにより、鉛フリー半田バンプ２２０を形成した。そして、厚さ０．５ｍｍのスティフナ２１０を貼り付けた後、鉛フリー半田バンプ２２０を介して、一辺の長さが１５ｍｍ角の半導体チップ２３０を実装し、半導体チップ２３０と多層回路配線板１００の間には樹脂を充填しアンダーフィル２４０を形成し、半導体チップ２３０上面にリッド２５０を貼り付けた。こうして一次実装を行った。
次に、多層回路配線板１００の下面の半田ボール接続用電極パッドに直径５００μｍの鉛フリー半田ボール２６０を形成し、最後に、厚さ２ｍｍの多層プリント配線板２７０上に半田ボール実装して二次実装を完了し、半導体装置２００を作製した（図５参照）。
ここで、半導体装置２００では、プリント配線板２７０の最表面の配線、半田ボール、多層回路配線板１００の内部配線により、半田ボール接続面（二次実装）側の最外層フィルドビアを含む直列のデイジーチェーン回路が形成され、プリント配線板２７０表面の電極（図示せず）から、その回路の導通状態が確認可能とした。
次に、製作した半導体装置２００の冷熱サイクル試験を行った。半導体装置２００を熱サイクル試験機（エスペック社製、商品名：ＴＳＡ−１０１Ｓ−Ｗ）に投入し、１２５℃と−４０℃の間での冷熱サイクル試験を行い、試験中、デイジーチェーン回路にて導通モニターを行った。試験結果を表１に示す。
＜実施例２＞
実施例１と同様に多層回路配線基板を作製し、冷熱サイクル試験を行った。ただし、クリア領域の絶縁基材の掘り込み深さを０．３μｍとした。こうして製造した多層回路配線板の接着剤層１２０の厚みは、フィルドビアパッド上で７．６μｍであった。試験結果を表１に示す。
＜実施例３＞
実施例１と同様に多層回路配線基板を作製し、冷熱サイクル試験を行った。ただし、クリア領域の絶縁基材の掘り込み深さを０．２μｍとした。こうして製造した多層回路配線板の接着剤層１２０の厚みは、フィルドビアパッド上で８．４μｍであった。試験結果を表１に示す。
＜比較例１＞
実施例１と同様に多層回路配線基板を作製し、冷熱サイクル試験を行った。ただし、クリア領域の絶縁基材に掘り込みを形成しない多層回路配線板とした。こうして製造した多層回路配線板の接着剤層４２０の厚みは、フィルドビアパッド上で１０μｍであった。接着剤が掘り込みに逃げないので積層前と同じである。試験結果を表１に示す。
＜評価＞
実施例１、実施例２、実施例３、比較例１で得られた結果を表１に示す。
表１より、従来構成であるクリア領域の絶縁基材に掘り込みを形成しない場合（比較例１）に比べて、掘り込みを設けた実施例１、２、３では、いずれも冷熱サイクル試験において破断サイクル数が増加し、電気的導通に対する信頼性が向上していることが確認された。
これは、導体パターン周囲の掘り込みに接着剤が流れ込むため、接着剤層の厚みが薄くなる。そのため、接着剤層と絶縁基板などの他の有機材、または接着剤層と金属材料との熱膨張差による変形が低減される。また、接着剤層の厚みが薄くなるということは、同じ材料を用いた場合に絶縁層の厚みが薄くなるということであるので、当該導電層とその上層との導通を図るビアの長さを短くすることができる。特に、フィルドビア周囲に掘り込みが設けられているので、フィルドビア上面の接着剤層の厚みが薄くなり、フィルドビア周囲での接着剤層の熱膨張が抑えられるとともに、スタックビアとする場合はビアの信頼性が向上する。
また、掘り込み深さが０．２μｍ、すなわちｄ＜０．２ｔａＳｐ／Ｓｃの実施例３では、比較例１からの破断サイクル数の増加率は１０％以内であったが、掘り込み深さが０．３μｍ以上、すなわちｄ＞０．２ｔａＳｐ／Ｓｃである実施例１、２では、比較例１からの破断サイクル数の増加率は約２０％以上と大幅に大きくなった。
なお、掘り込み深さが１μｍ以上、すなわちｄ＞０．７ｔａＳｐ／Ｓｃの場合、フィルドビアパッド上部の接着剤層不均一や、掘り込み部分に隙間が発生するなどの問題が発生することが分かった。
以上より、本発明の多層回路配線基板は、フィルドビアに隣接するクリア領域の絶縁基材に掘り込みを形成することにより、フィルドビア自体の長さが短くなることによりビア自体の剛性が高まるとともに、ビア周囲の接着剤体積が減り、接着剤層の厚みも減ることにより、接着剤層とその他の有機材、また接着剤層と金属材料との熱膨張差による変形も低減される。その結果電気的接続信頼性が改善されることが確認された。
本発明のの多層回路配線板の一実施例を示す部分模式図であり、（ａ）は垂直断面図、（ｂ）は１層目の、（ｃ）は２層目の導電層形状を示す水平断面図である。 従来の多層回路配線板の一実施例を示す部分模式図であり、（ｄ）は３層目の、（ｅ）は４層目の導電層形状を示す水平断面図である。 従来の多層回路配線板の一実施例を示す部分模式図であり、（ａ）は垂直断面図、（ｂ）は１層目の、（ｃ）は２層目の導電層形状を示す水平断面図である。 従来の多層回路配線板の一実施例を示す部分模式図であり、（ｄ）は３層目の、（ｅ）は４層目の導電層形状を示す水平断面図である。 本発明の多層回路配線板を実装して半導体装置とした一例を示す模式構成断面図である。 従来の多層回路配線板を実装して半導体装置とした一例を示す模式構成断面図である。 本発明の多層回路配線板の製造工程を示す説明図である。 本発明の多層回路配線板の製造工程を示す説明図である。
符号の説明
１００、４００、７００…多層回路配線板
１１０、１３０、１５０、４１０、４３０、４５０、７１０、７３０、７５０…絶縁基材
１２０、１４０、４２０、４４０、７２０、７４０…接着剤層
１９０、１９１、４９０、４９１、７９０、７９１…ソルダーレジスト層
１１１、１１２、１３３、１３４、１５３、１５４、４１１、４１２、４３３、４３４、４５３、４５４、７１１、７１２、７３３、７３４、７５３、７５４…配線パターン
１１３、１１４、１３８、１５５、４１３、４１４、４３８、４５５、７１３、７１４、７３８、７５５…ダミーパターン
１６０、１７０、１７１、４６０、４７０、４７１、７６０、７７０、７７１…フィルドビア
１１６、１１７、１１８、１３５、１３６、４１６、４１７、４１８、４３５、４３６、７１６、７１７、７１８、７３５、７３６…フィルドビアパッド
１３１、１３２、４３１、４３２、７３１、７３２…半田バンプ接続用電極パッド
１５１、１５２、４５１、４５２、７５１、７５２…半田ボール接続用電極パッド
１２２、１２３、１３７、１５６、１５７、１８０、１８１、４２１、４２２、４２３、４３７、４５６、４５７、７２３、７８０、７８１…クリア領域
７８２、７８３…掘り込み
２００、３００…半導体装置
２１０…スティフナ
２２０…半田バンプ
２３０…半導体チップ
２４０…アンダーフィル
２５０…リッド
２６０…半田ボール
２７０…プリント配線板
７０１、７０２、７０６、７０７…導体層
７０３…貫通孔
７０４、７０５…感光性液状レジスト

Claims (6)

  1. 第１絶縁層と、第１絶縁層上に形成された第１配線層と、第１配線層上に接着剤層を介して積層された絶縁基材とを備え、
    第１配線層の周囲の第１絶縁層に掘り込みが形成され、掘り込みには接着剤が充填されていることを特徴とする多層回路配線板。
  2. 前記第１配線層の上層または下層にさらに第２配線層を備え、前記第１配線層と第２配線層とはフィルドビアで接続され、前記第１配線層は前記第２配線層と接続するフィルドビアのためのパッドを備え、前記掘り込みはフィルドビアのためのパッドの周囲に形成されていることを特徴とする請求項１記載の多層回路配線板。
  3. 前記第２配線層は前記第１配線層の上層に備わっていることを特徴とする請求項２記載の多層回路配線板。
  4. 前記掘り込みの深さをｄ、前記掘り込みの面積をＳｃ、前記フィルドビアパッドの面積をＳｐ、積層前の前記接着剤層の厚さをｔａとしたとき、
    （０．２ｔａＳｐ／Ｓｃ）＜ｄ＜（０．７ｔａＳｐ／Ｓｃ）
    を満たすことを特徴とする請求項２または３記載の多層回路配線板。
  5. 一方の面に半導体チップと接続されるための電極パッドを、他方の面にプリント配線板と接続されるための電極パッドを備えたことを特徴とする請求項１乃至４のいずれかに記載の多層回路配線板。
  6. 請求項５記載の一方の面に半導体チップを搭載したことを特徴とする半導体装置。
JP2006267313A 2006-09-29 2006-09-29 多層回路配線板及び半導体装置 Pending JP2008091385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006267313A JP2008091385A (ja) 2006-09-29 2006-09-29 多層回路配線板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267313A JP2008091385A (ja) 2006-09-29 2006-09-29 多層回路配線板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2008091385A true JP2008091385A (ja) 2008-04-17

Family

ID=39375280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267313A Pending JP2008091385A (ja) 2006-09-29 2006-09-29 多層回路配線板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2008091385A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222686A (ja) * 2013-05-13 2014-11-27 株式会社村田製作所 樹脂多層基板
JP2014222721A (ja) * 2013-05-14 2014-11-27 株式会社村田製作所 樹脂多層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222686A (ja) * 2013-05-13 2014-11-27 株式会社村田製作所 樹脂多層基板
JP2014222721A (ja) * 2013-05-14 2014-11-27 株式会社村田製作所 樹脂多層基板

Similar Documents

Publication Publication Date Title
JP4876272B2 (ja) 印刷回路基板及びその製造方法
TWI328992B (ja)
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JPWO2008053833A1 (ja) 多層プリント配線板
JP2010258468A (ja) 半導体パッケージ基板の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015207580A (ja) 配線基板およびその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP4945919B2 (ja) Ｂｇａ型多層回路配線板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2001217550A (ja) 多層回路基板および半導体装置
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JPWO2004073370A1 (ja) 多層基板およびその製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP4717316B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008091385A (ja) 多層回路配線板及び半導体装置
JP4779619B2 (ja) 支持板、多層回路配線基板及びそれを用いた半導体パッケージ
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP2001257476A (ja) 多層配線基板及びその製造方法
JP4279089B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板